一种扫描驱动电路的制作方法
【技术领域】
[0001]本发明涉及显示驱动领域，特别是涉及一种扫描驱动电路。
【背景技术】
[0002]Gate Driver On Array，简称GOA，S卩在现有薄膜晶体管液晶显示器的阵列基板上制作扫描驱动电路，实现对扫描线逐行扫描的驱动方式。
[0003]但是现有的扫描驱动电路均需要使用时钟信号CK和时钟信号XCK进行驱动，其中时钟信号CK和时钟信号XCK互为反相信号。因此现有的扫描驱动电路需要对级联的每一级的扫描驱动电路的时钟信号CK进行反相处理，以获取时钟信号XCK，造成整个扫描驱动电路的动态功耗较大。
[0004]故，有必要提供一种扫描驱动电路，以解决现有技术所存在的问题。
【发明内容】
[0005]本发明的目的在于提供一种结构简单且功耗较小的扫描驱动电路，以解决现有的扫描驱动电路的动态功耗较大的技术问题。
[0006]为解决上述问题，本发明提供的技术方案如下:
[0007]本发明实施例提供一种扫描驱动电路，用于对级联的扫描线进行驱动操作，其包括:
[0008]输入控制模块，用于输入本级的第一时钟信号以及上一级的级联信号，并根据本级的所述第一时钟信号以及上一级的所述级联信号产生控制信号；
[0009]锁存模块，用于对所述控制信号进行锁存操作；
[0010]驱动信号产生模块，用于根据所述控制信号以及本级的第二时钟信号产生驱动信号;
[0011]输出控制模块，用于根据所述驱动信号输出本级的扫描信号以及本级的级联信号;
[0012]恒压高电平源，用于提供高电平电压；以及
[0013]恒压低电平源，用于提供低电平电压。
[0014]在本发明所述的扫描驱动电路中，所述级联信号包括第一级联信号以及第二级联信号，所述第一级联信号和所述第二级联信号的相位相反；
[0015]所述输入控制模块包括第一开关管、第二开关管、第三开关管以及第四开关管；
[0016]所述第一开关管的控制端输入上一级的所述第一级联信号，所述第一开关管的输入端与所述恒压高电平源连接，所述第一开关管的输出端与所述第二开关管的输入端连接;
[0017]所述第二开关管的控制端输入本级的所述第一时钟信号，所述第二开关管的输出端分别与所述第三开关管的输入端以及控制信号输出端连接；
[0018]所述第三开关管的控制端输入本级的所述第一时钟信号，所述第三开关管的输出端与所述第四开关管的输出端连接；
[0019]所述第四开关管的控制端输入上一级的所述第二级联信号，所述第四开关管的输入端与所述恒压低电平源连接。
[0020]在本发明所述的扫描驱动电路中，第一级的所述扫描驱动电路输入的上一级的所述第一级联信号为启动信号，第一级的所述扫描驱动电路输入的上一级的所述第二级联信号为所述启动信号的反相信号。
[0021]在本发明所述的扫描驱动电路中，所述锁存模块包括第五开关管、第六开关管、第七开关管以及第八开关管；
[0022]所述第五开关管的输入端与所述恒压高电平源连接，所述第五开关管的输出端与所述控制信号输出端连接；
[0023]所述第六开关管的控制端与所述第五开关管的控制端连接，所述第六开关管的输入端与所述恒压低电平源连接，所述第六开关管的输出端与所述控制信号输出端连接；
[0024]所述第七开关管的控制端与所述控制信号输出端连接，所述第七开关管的输入端与所述恒压高电平源连接，所述第七开关管的输出端与所述第五开关管的控制端连接；
[0025]所述第八开关管的控制端与所述控制信号输出端连接，所述第八开关管的输入端与所述恒压低电平源连接，所述第八开关管的输出端与所述第五开关管的控制端连接；
[0026]其中所述第五开关管和所述第七开关管为PMOS管，所述第六开关管和第八开关管为NMOS管。
[0027]在本发明所述的扫描驱动电路中，所述驱动信号产生模块包括第九开关管、第十开关管、第十一开关管以及第十二开关管；
[0028]所述第九开关管的控制端与所述锁存模块的输出端连接，所述第九开关管的输入端与所述恒压高电平源连接，所述第九开关管的输出端与所述驱动信号产生模块的输出端连接；
[0029]所述第十开关管的控制端输入本级的第二时钟信号，所述第十开关管的输入端与所述恒压高电平源连接，所述第十开关管的输出端与所述驱动信号产生模块的输出端连接;
[0030]所述第十一开关管的控制端与所述锁存模块的输出端连接，所述第十一开关管的输入端与所述第十二开关管的输出端连接，所述第十一开关管的输出端与所述驱动信号产生模块的输出端连接；
[0031]所述第十二开关管的控制端输入本级的第二时钟信号，所述第十二开关管的输入端与所述恒压低电平源连接；
[0032]其中所述第九开关管和所述第十开关管为PMOS管，所述第十一开关管和第十二开关管为NMOS管。
[0033]在本发明所述的扫描驱动电路中，所述驱动信号产生模块的输出端输出本级的驱动信号，所述驱动信号也为本级的第二级联信号。
[0034]在本发明所述的扫描驱动电路中，所述输出控制模块包括第十三开关管、第十四开关管、第十五开关管、第十六开关管、第十七开关管以及第十八开关管；
[0035]所述第十三开关管的控制端与所述驱动信号产生模块的输出端连接，所述第十三开关管的输入端与所述恒压高电平源连接，所述第十三开关管的输出端分别与所述第十五开关管的控制端和所述第十六开关管的控制端连接；
[0036]所述第十四开关管的控制端与所述驱动信号产生模块的输出端连接，所述第十四开关管的输入端与所述恒压低电平源连接，所述第十四开关管的输出端分别与所述十五开关管的控制端和所述第十六开关管的控制端连接；
[0037]所述第十五开关管的输入端与所述恒压高电平源连接，所述第十五开关管的输出端分别与所述第十七开关管的控制端和所述第十八开关管的控制端连接；
[0038]所述第十六开关管的输入端与所述恒压低电平源连接，所述第十六开关管的输出端分别与所述第十七开关管的控制端和所述第十八开关管的控制端连接；
[0039]所述第十七开关管的输入端与所述恒压高电平源连接，所述第十七开关管的输出端与所述输出控制模块的输出端连接；
[0040]所述第十八开关管的输入端与所述恒压低电平源连接，所述第十八开关管的输出端与所述输出控制模块的输出端连接；
[0041]其中所述第十三开关管、所述第十五开关管以及所述第十七开关管为PMOS管，所述第十四开关管、所述第十六开关管以及所述第十八开关管为NMOS管。
[0042]在本发明所述的扫描驱动电路中，所述第十三开关管的输出端输出本级的第一级联信号。
[0043]在本发明所述的扫描驱动电路中，所述第一开关管、所述第二开关管、所述第三开关管以及所述第四开关管均为NMOS管或PMOS管。
[0044]在本发明所述的扫描驱动电路中，所述第一开关管和所述第四开关管为NMOS管，所述第二开关管和所述第三开关管的PMOS管；或所述第一开关管和所述第四开关管为PMOS管，所述第二开关管和所述第三开关管为NMOS管。
[0045]相较于现有的扫描驱动电路，本发明的扫描驱动电路通过反相的第一级联信号