发光信号驱动电路的制作方法
【技术领域】
[0001]本发明主要是关于显示器领域，更确切地说，是涉及到一种用于控制有机发光二极管像素电路的发光信号驱动电路。
【背景技术】
[0002]在平板显示器领域，由于有机发光二极管器件不需要另外的光源就能够发光，其视角和对比度较之常规的例如液晶显示器要优秀很多。有机发光二极管器件能够用较低的直流电驱动，并且具有快速响应的特点。在控制像素电路的发光程序中，除了要产生像素电路阵列的行选通控制信号之外，为了更精准的定义流入有机发光二极管的驱动电流，设计人员在进行像素电路设计时就会考虑加入对驱动电流进行控制的发光控制单元，期望能够有效避免在数据写入像素电路过程中可能造成的像素电流不稳定的负面因素，从而不至于引起像素电路中因为流经发光二极管的纹波电流造成的闪烁感。本发明的发光信号驱动电路正是基于这一考虑，同时还希望采用最少量的薄膜晶体管总数量来极力缩减版图面积，减小除了像素阵列以外的附加电路占据的空间以增大显示器的有源区面积，因为诸多手持设备的显示器所要求的窄边框设计是业界的主流趋势。
【发明内容】
[0003]在一个可选实施例中，本发明提供了一种发光信号驱动电路，包括串联在第一、第二参考电压源之间的皆具有控制端的第一、第二输出管，所述第一、第二输出管在导通和关断之间切换，以便在所述第一、第二输出管互连处的输出节点将所述第一或第二参考电压源输出；还包括第一电容，通过调整与所述第一电容的一端相连的一个第三节点处所存储的电压数据，用以在所述第三节点处产生一个动态调节信号；还包括第一控制模块，该第一控制模块根据与所述第二输出管的控制端相连的第二节点处所产生的第二逻辑信号和所述动态调节信号的逻辑状态，来确定与所述第一输出管的控制端相连的第一节点处产生的第一逻辑信号的逻辑状态，从而控制所述第一输出管在导通和关断间切换；还包括第二控制模块，第二控制模块根据第一、第二时钟信号和所述动态调节信号的逻辑状态，来确定所述第二逻辑信号的逻辑状态，从而控制所述第二输出管在导通和关断间切换。
[0004]上述的发光信号驱动电路，所述第一控制模块包括第一、第二薄膜晶体管，所述第一、第二薄膜晶体管各自皆具有控制端和第一、第二端；所述第一电容的与所述第三节点相连的一端连接到所述第一薄膜晶体管的控制端，从而通过所述动态调节信号驱动所述第一薄膜晶体管，以及所述第一电容的相对另一端则连接到所述第一薄膜晶体管的第二端；所述第一薄膜晶体管的第一端输入所述第二时钟信号而第二端则与所述第二薄膜晶体管的第一端互连于所述第一节点处；所述第二薄膜晶体管的第二端连接到所述第一参考电压源以及所述第二薄膜晶体管的控制端连接到所述第二节点处，从而通过所述第二逻辑信号驱动所述第二薄膜晶体管。
[0005]上述的发光信号驱动电路，还包括与所述第二薄膜晶体管并联的第二电容，其中在所述动态调节信号关断所述第一薄膜晶体管的时刻，所述第二电容连接于所述第一节点的一端用于保持所述第一薄膜晶体管被关断前所述第一节点具有的电压水准；或者在所述第一逻辑信号关断所述第二薄膜晶体管的时刻，所述第二电容连接于所述第一节点的一端用于保持所述第二薄膜晶体管被关断前所述第一节点具有的电压水准。
[0006]上述的发光信号驱动电路，在所述动态调节信号驱动所述第一薄膜晶体管接通的阶段所述第二逻辑信号关断所述第二薄膜晶体管，以及在所述第二逻辑信号驱动所述第二薄膜晶体管接通的阶段所述动态调节信号关断所述第一薄膜晶体管。
[0007]上述的发光信号驱动电路，在第一控制模块中，当所述动态调节信号具有一个第一逻辑状态(例如低电平)并接通所述第一薄膜晶体管时，将所述第二时钟信号具有的第一逻辑状态(例如低电平)或第二逻辑状态(例如高电平)通过所述第一薄膜晶体管写入所述第一节点；或者当第二逻辑信号具有第一逻辑状态并接通所述第二薄膜晶体管时，将第一参考电压源具有的逻辑状态(例如高电平)通过所述第二薄膜晶体管写入所述第一节点。
[0008]上述的发光信号驱动电路，所述第二控制模块包括第三、第四和第五薄膜晶体管，所述第三至第五薄膜晶体管皆具有控制端和第一、第二端；所述第三薄膜晶体管的第一端输入一个激励信号而第二端则与所述第四薄膜晶体管的第一端互连于所述第二节点处，所述第五薄膜晶体管的第一端连接到所述第四薄膜晶体管的第二端及所述第五薄膜晶体管的第二端连接到所述第一参考电压源；并且所述第一、第二时钟信号对应分别输入至所述第三、第四薄膜晶体管各自的控制端，并通过所述第一、第二时钟信号分别驱动所述第三、第四薄膜晶体管，以及所述第五薄膜晶体管的控制端连接于所述第三节点，从而通过所述动态调节信号驱动所述第五薄膜晶体管。
[0009]上述的发光信号驱动电路，还包括第三电容，所述第三电容的一端输入所述第二时钟信号而另一端则连接于所述第二节点，其中在所述第一时钟信号关断所述第三薄膜晶体管的时刻，所述第三电容连接于所述第二节点的一端用于保持所述第三薄膜晶体管被关断前所述第二节点具有的电压水准；或者在所述第二时钟信号关断所述第四薄膜晶体管和/或所述动态调节信号关断所述第五薄膜晶体管的时刻，所述第三电容连接于所述第二节点的一端用于保持所述第四薄膜晶体管和/或所述第五薄膜晶体管被关断前所述第二节点具有的电压水准。
[0010]上述的发光信号驱动电路，在所述第一时钟信号驱动所述第三薄膜晶体管接通的阶段，所述第四薄膜晶体管、第五薄膜晶体管两者中至少有一者被关断或都被关断，以及在所述第二时钟信号驱动所述第四薄膜晶体管接通并且所述动态调节信号驱动所述第五薄膜晶体管接通的阶段，所述第一时钟信号关断所述第三薄膜晶体管。
[0011]上述的发光信号驱动电路，在第二控制模块中，当所述第一时钟信号具有第一逻辑状态(例如低电平)并接通所述第三薄膜晶体管时，将所述激励信号具有的第一逻辑状态(例如低电平)或第二逻辑状态(例如高电平)通过所述第三薄膜晶体管写入所述第二节点；或者当所述第二时钟信号、动态调节信号均具有第一逻辑状态(例如低电平)并分别接通所述第四薄膜晶体管、第五薄膜晶体管时，将所述第一参考电压源具有的逻辑状态(例如高电平)通过导通的所述第四薄膜晶体管、第五薄膜晶体管写入所述第二节点。
[0012]上述的发光信号驱动电路，还包括一个由所述第一时序信号和所述第二逻辑信号驱动的调节单元，调节单元用于调节所述第一电容的连接于所述第三节点的一端所存储的电压数据，并藉由该变化的电压数据改变所述动态调节信号的逻辑状态。
[0013]上述的发光信号驱动电路，所述调节单元包括第六、第七薄膜晶体管，所述第六、第七薄膜晶体管各自皆具有控制端和第一、第二端；所述第六薄膜晶体管的第一端连接到所述第三节点而第二端则输入所述第一时钟信号，所述第七薄膜晶体管的第一端连接到所述第二参考电压源而第二端连接到所述第三节点；所述第六薄膜晶体管的控制端连接到所述第二节点，从而由所述第二逻辑信号驱动所述第六薄膜晶体管，以及所述第七薄膜晶体管的控制端输入所述第一时钟信号，从而由所述第一时钟信号驱动所述第七薄膜晶体管。
[0014]上述的发光信号驱动电路，在调节单元中，当所述第一时钟信号具有第一逻辑状态(例如低电平)并接通所述第七薄膜晶体管时，将所述第二参考电压源具有的逻辑状态(例如低电平)通过所述第七薄膜晶体管写入所述第三节点以定义所述动态调节信号的逻辑状态；或者当所述第二逻辑信号具有第一逻辑状态(例如低电平)并接通所述六薄膜晶体管时，将所述第一时钟信号具有的第一逻辑状态(例如低电平)或第二逻辑状态(例如高电平)通过所述第六薄膜晶体管写入所述第三节点，以定义所述动态调节信号的逻辑状
??τ O
[0015]上述的发光信号驱动电路，所述第六薄膜晶体管为包含了第一、第二子薄膜晶体管的一个复合双管结构，所述第一、第二子薄膜晶体管各自皆具有控制端和第一、第二端；所述第一子薄膜晶体管的第二端输入所述第一时钟信号而第一端和所述第二子薄膜晶体管的第二端互连，以及所述第二子薄膜晶体管的第一端连接到所述第三节点，并且所述第一、第二子薄膜晶体管的控制端都连接到所述第二节点。
【附图说明】
[0016]阅读以下详细说明并参照以下附图之后，本发明的特征和优势将显而易见:
[0017]图1是本发明中发光信号驱动电路的基本架构；
[0018]图2是本发明中发光信号驱动电路采用的一种可选时序的示意图；
[0019]图3Α?3F是控制发光信号驱动电路的各个阶段电路中各薄膜晶体管的开关响应；
[0020]图4是本发明中发光信号驱动电路的输出结果。
【具体实施方式】
[0021]参见图1所展示的发光驱动电路EOA(Emiss1n Driver on Array)或发光信号驱动电路的拓扑结构，包括串联在第一参考电压源VDD、第二参考电压源VEE之间的第一输出管M8和第二输出管M9，第一输出管M8的第一端和第二输出管M9的第二端相互连接于一个公共的输出节点N7，而且第一输出管M8的第二端连接到一个节点N5以及第二输出管M9的第一端则连接到一个节点N6，所提供的第一参考电压源VDD输入至该节点N5以及所提供的第二参考电压源VEE输入到节点N6。设计第一参考电压源VDD的电压水准高于第二参考电压源VEE，并且控制第一输出管M8在导通和关断之间切换和控制第二输出管M9在导通和关断之