一种液晶显示装置的栅极驱动电路的制作方法
【技术领域】
[0001]本发明涉及液晶显示技术领域，特别是涉及一种液晶显示装置的栅极驱动电路。
【背景技术】
[0002]阵列基板行驱动(G0A，Gate Driver On Array或Gate On Array)电路，是利用现有薄膜晶体管显示装置(TFT-LCD)阵列(Array)制程将栅线(Gate)行扫描驱动信号电路制作在阵列基板上，以实现对栅线逐行扫描的驱动方式的一项技术。其与传统的柔性电路板(COF)和玻璃电路板(COG)工艺相比，不仅节省了制作成本，而且还可以省去栅极方向邦定(Bonding)的工艺，对提升产能极为有利，并提高了显示装置的集成度。
[0003]在实际使用时，由于显示装置通常需要搭配触摸屏(Touch Panel)功能进行使用，因此GOA电路需要实现信号中停以配合触摸屏的功能，如配合触摸屏的扫描。通常情况下，GOA电路在实现信号中停后，需将显示装置进行黑屏唤醒，此时GOA电路需要在一段时间内将所有的栅线均设置为充电或导通状态，通过向数据线施加黑电压以清空像素电容中残留的电平，以使得显示装置的显示效果良好，此段时间称为栅线全开(All Gate On)阶段。但是现有技术中的GOA电路在实现All Gate On时会存在功能失效风险，进而不能稳定的实现 All Gate On 功能。
【发明内容】
[0004]本发明主要解决的技术问题是提供一种液晶显示装置的栅极驱动电路，能够稳定地实现All Gate On功能。
[0005]本发明提供一种液晶显示装置的栅极驱动电路，其包括多级栅极驱动单元和控制芯片，每级栅极驱动单元包括:
[0006]第一拉动控制单元，用于在第一节点输出第一拉动控制信号；
[0007]第一拉动单元，其耦接第一节点，接收第一时钟信号，根据第一拉动控制信号和第一时钟信号拉动栅极驱动信号输出端的电平到第一电平，以输出栅极驱动信号；
[0008]第二拉动控制单元，用于在第二节点输出第二拉动控制信号；
[0009]第二拉动单元，其耦接第一节点和第二节点，接收第一电压参考信号，根据第二拉动控制信号拉动第一节点的电平到第一电压参考信号的第二电平；
[0010]第一控制单元，其耦接第一节点，接收第一控制信号和第一电压参考信号，根据第一控制信号拉动第一节点的电平到第二电平；
[0011]第二控制单元，其耦接第二节点，接收第一控制信号和第二电压参考信号，根据第一控制信号拉动第二节点的电平到第二电压参考信号的第三电平，第二拉动单元拉动栅极驱动信号的电平到第二电平；
[0012]第三控制单元，其耦接栅极驱动信号输出端，接收第一控制信号和第二控制信号，根据第一控制信号和第二控制信号拉动栅极驱动信号的电平；
[0013]其中，控制芯片用于拉动第一时钟信号、第一电压参考信号、第一控制信号以及第二控制信号到第一电平，以使栅极驱动电路所驱动的扫描线全部打开。
[0014]其中，第一拉动控制单元包括第一薄膜晶体管和第二薄膜晶体管；
[0015]第一薄膜晶体管的第一端接收第一信号，第一薄膜晶体管的第二端接收前一级的栅极驱动信号，第一薄膜晶体管的第三端与第一节点连接；
[0016]第二薄膜晶体管的第一端接收第二信号，第二薄膜晶体管的第二端接收后一级的栅极驱动信号，第二薄膜晶体管的第三端与第一节点连接。
[0017]其中，第一拉动单元包括第三薄膜晶体管和第一电容，第三薄膜晶体管的第一端接收第一时钟信号，第三薄膜晶体管的第二端与第一节点连接，第三薄膜晶体管的第三端为栅极驱动信号输出端，第一电容连接在第三薄膜晶体管的第二端和第三端之间。
[0018]其中，第一控制单元包括第四薄膜晶体管，第四薄膜晶体管的第一端与第一节点连接，第四薄膜晶体管的第二端接收第一控制信号，第四薄膜晶体管的第三端接收第一参考电压信号。
[0019]其中，第二控制单元包括第五薄膜晶体管，第五薄膜晶体管的第一端接收第二参考电压信号，第五薄膜晶体管的第二端接收第一控制信号，第五薄膜晶体管的第三端与第二节点连接。
[0020]其中，第二拉动控制单元包括第六薄膜晶体管和第七薄膜晶体管，第六薄膜晶体管的第一端接收第二时钟信号，第六薄膜晶体管的第二端与第四薄膜晶体管的第一端连接，第六薄膜晶体管的第三端和第七薄膜晶体管的第三端与第二节点连接，第七薄膜晶体管的第一端接收第二电压参考信号，第七薄膜晶体管的第二端接收第二时钟信号；
[0021]第二拉动单元包括第八薄膜晶体管、第九薄膜晶体管、第十薄膜晶体管以及第二电容，第八薄膜晶体管的第一端与第三薄膜晶体管的第二端连接，第八薄膜晶体管的第二端接收第一时钟信号，第八薄膜晶体管的第三端与第九薄膜晶体管的第一端连接，第九薄膜晶体管的第二端与第七薄膜晶体管的第三端连接，第九薄膜晶体管的第三端接收第一参考电压信号，第十薄膜晶体管的第一端与第三薄膜晶体管的第三端连接，第十薄膜晶体管的第二端与第九薄膜晶体管的第二端连接，第十薄膜晶体管的第三端接收第一参考电压信号，第二电容连接在第十薄膜晶体管的第二端和第三端之间。
[0022]其中，第三控制单元包括第十一薄膜晶体管，第十一薄膜晶体管的第一端与第三薄膜晶体管的第三端连接，第十一薄膜晶体管的第二端接收第一控制信号，第十一薄膜晶体管的第三端接收第二控制信号。
[0023]其中，栅极驱动单元进一步包括第十二薄膜晶体管，第十二薄膜晶体管的第一端与第一节点连接，第十二薄膜晶体管的第二端接收第二参考电压信号，第十二薄膜晶体管的第三端与第二薄膜晶体管的第三端、第一薄膜晶体管的第三端以及第四薄膜晶体管的第一端连接。
[0024]其中，第一薄膜晶体管、第二薄膜晶体管、第三薄膜晶体管、第四薄膜晶体管、第五薄膜晶体管、第六薄膜晶体管、第七薄膜晶体管、第八薄膜晶体管、第九薄膜晶体管、第十薄膜晶体管、第十一薄膜晶体管以及第十二薄膜晶体管均为P型薄膜晶体管；
[0025]在第一控制信号和第二控制信号为低电平时，第四薄膜晶体管导通，第三薄膜晶体管的第二端的电平拉动到第二电平，第三薄膜晶体管截止；第五薄膜晶体管导通，第十薄膜晶体管的第二端的电平拉动到第三电平，第十薄膜晶体管导通，第十一薄膜晶体管导通，将栅极驱动信号的电平拉动到第二电平。
[0026]其中，第一薄膜晶体管、第二薄膜晶体管、第三薄膜晶体管、第四薄膜晶体管、第五薄膜晶体管、第六薄膜晶体管、第七薄膜晶体管、第八薄膜晶体管、第九薄膜晶体管、第十薄膜晶体管、第十一薄膜晶体管以及第十二薄膜晶体管均为N型薄膜晶体管。
[0027]通过上述方案，本发明的有益效果是:本发明的栅极驱动电路包括多级栅极驱动单元以及控制芯片，每级栅极驱动单元包括第一拉动控制单元、第一拉动单元、第二拉动控制单元、第二拉动单元、第一控制单元、第二控制单元以及第三控制单元，控制芯片用于拉动第一时钟信号、第一电压参考信号、第一控制信号以及第二控制信号到第一电平，以使栅极驱动电路所驱动的扫描线全部打开，稳定地实现Al I Gate On功能。
【附图说明】
[0028]为了更清楚地说明本发明实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。其中:
[0029]图1是本发明第一实施例的栅极驱动电路的结构示意图；
[0030]图