显示装置及其应用在栅极驱动电路中的移位寄存电路的制作方法
【技术领域】
[0001]本发明涉及半导体技术领域，特别涉及一种应用在栅极驱动电路中的移位寄存电路，及使用该应用在栅极驱动电路中的移位寄存电路的显示装置。
【背景技术】
[0002]N型LTPS有较高的电子迀移率，目前广泛适用与IXD (Liquid Crystal Display,液晶显示器)和0LED(0rganic Light-Emitting D1de，有机发光二极管)面板中，但由于电子有较高的迀移率，且LTPS (Low Temperature Poly-si I icon，低温多晶娃技术)内部存在晶粒界面缺陷，在关态下漏栅极存在较高的电场，热机子效应造成NMOS (N-Metal-Oxide-Semiconductor，N型金属-氧化物-半导体)有较高的漏电。为降低漏电，目前普遍采用的方式在沟道中设置两个对称的轻掺杂的漏区，但会降低TFT(Thin Film Transistor，薄膜晶体管)的开态电流。
【发明内容】
[0003]本发明提供一种显示装置及其应用在栅极驱动电路中的移位寄存电路，以解决现有技术中为降低漏电采用的方式在沟道中设置两个对称的轻掺杂的漏区会降低TFT的开态电流等的技术问题。
[0004]为解决上述技术问题，本发明采用的一个技术方案是:提供一种应用在栅极驱动电路中的移位寄存电路，用于为对应的第η条扫描线提供对应的扫描信号，移位寄存电路包括:
[0005]第一晶体管，包括第一控制端、第一通路端以及第二通路端，其中，第一控制端接收第η-1条扫描线所对应的扫描信号，第一通路端接收第一电压信号；
[0006]第二晶体管，包括第二控制端、第三通路端以及第四通路端，其中，第二晶体管的第二控制端接收第η-1条扫描线所对应的扫描信号，第二晶体管的第三通路端连接至第一晶体管的第二通路端，且其连接处定义为第一节点，第二晶体管的第四通路端接收第二电压信号;
[0007]第三晶体管，包括第三控制端、第五通路端以及第六通路端，第三晶体管的第三控制端连接至第一节点，第三晶体管的第五通路端接收时钟信号，而其第六通路端作为移位寄存电路的输出端以输出第η条扫描线所对应的扫描信号；
[0008]电容，连接在第一节点与第六通路端之间；其中，第三晶体管还包括依次层叠的衬底、半导体层，第一绝缘层，半导体层依次设有第一重掺杂区、第二重掺杂区、第一轻掺杂区以及第二轻掺杂区，第一轻掺杂区和第二轻掺杂区设于第一重掺杂区与第二重掺杂区之间，第三控制端设于第一绝缘层上并位于第一轻掺杂区与第二轻掺杂区之间，第五通路端和第六通路端分别设在第三控制端的两侧并穿过第一绝缘层而分别与第一重掺杂区和第二重掺杂区连接，其中，第一轻掺杂区的长度大于第二轻掺杂区。
[0009]其中，第三晶体管还包括:
[0010]金属层，衬底层叠于金属层上；
[0011 ] 第二绝缘层，第二绝缘层层叠于第一绝缘层上并覆盖第一控制端。
[0012]其中，第五通路端和第六通路端设于第二绝缘层上并穿过第二绝缘层分别向第一重掺杂区、第二重掺杂区延伸且连接。
[0013]其中，第三控制端与第二轻掺杂区在垂直方向上的投影部分重叠，第三控制端与第一轻掺杂区的垂直方向上的投影平齐。
[0014]其中，移位寄存电路还包括:
[0015]第四晶体管，第四晶体管包括第四控制端、第七通路端以及第八通路端，第四控制端接收第η-1条扫描线所对应的扫描项，第七通路端连接至第三晶体管的第六通路端，第八通路端接收第二电压信号。
[0016]其中，第一电压信号为高电平，第二电压信号为低电平。
[0017]其中，衬底、第一绝缘层、第二绝缘层由S1dP /或SiNx材料制成。
[0018]其中，半导体层由非晶Si或者多晶Si材料制成。
[0019]其中，第一晶体管、第二晶体管和第三晶体管分别为η型晶体管。
[0020]为解决上述技术问题，本发明采用的另一个技术方案是:提供一种显示装置，其包括上述的应用在栅极驱动电路中的移位寄存电路。
[0021]本发明的有益效果是:区别于现有技术的情况，本发明的显示装置及其应用在栅极驱动电路中的移位寄存电路中的第三晶体管中的第三控制端连接至第一节点，第五通路端接收时钟信号，而其第六通路端作为移位寄存电路的输出端以输出第η条扫描线所对应的扫描信号，且其第一轻掺杂区的长度大于第二轻掺杂区，以使得处于关态的第三晶体管可降低的漏电，同时提高第三晶体管的开态电流。
【附图说明】
[0022]为了更清楚地说明本发明实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图，其中:
[0023]图1是本发明一实施例移位寄存电路的电路图；
[0024]图2是图1中的移位寄存电路中的第二晶体管的结构不意图；
[0025]图3是本发明另一实施例移位寄存电路的电路图。
【具体实施方式】
[0026]下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅是本发明的一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
[0027]请参阅图1和图2，图1是本发明一实施例移位寄存电路的电路图，图2是图1中的移位寄存电路中的第三晶体管的结构示意图。本实施例的移位寄存电路应用在栅极驱动电路中，用于为对应的第η条扫描线(Gn)提供对应的扫描信号，其中，移位寄存电路包括第一晶体管10、第二晶体管20、第三晶体管30以及电容40。
[0028]本实施例的第一晶体管10包括第一控制端11、第一通路端12以及第二通路端13，其中，第一控制端11接收第η-1条扫描线(Gn-1)所对应的扫描信号，第一通路端12接收第一电压信号(VGH)。
[0029]本实施例的第二晶体管20包括第二控制端21、第三通路端22以及第四通路端23，其中，第二晶体管20的第二控制端21接收第η-1条扫描线(Gn-1)所对应的扫描信号，第二晶体管20的第三通路端22连接至第一晶体管10的第二通路端13，且其连接处定义为第一节点S，第二晶体管20的第四通路端23接收第二电压信号(LGL)。
[0030]本实施例的第三晶体管30包括第三控制端31、第五通路端32以及第六通路端33，第三晶体管30的第三控制端31连接至第一节点S，第三晶体管30的第五通路端32接收时钟信号(CK)，而其第六通路端33作为移位寄存电路的输出端以输出第η条扫描线(Gn)所对应的扫描信号。
[0031 ] 本实施例的电容40连接在第一节点S与第六通路端33之间。
[0032]本实施例的第三晶体管30还包括依次层叠的衬底34、半导体层35，第一绝缘层36，半导体层35依次设有第一重掺杂区351、第二重掺杂区352、第一轻掺杂区353以及第二轻掺杂区354，第一轻掺杂区353和第二轻掺杂区354设于第一重掺杂区351与第二重掺杂区352之间，第三控制端31设于第一绝缘层36上并位于第一轻掺杂区353与第二轻掺杂区354之间，第五通路端32和第六通路端33分别设在第三控制端31的两侧并穿过第一绝缘层36而分别与第一重掺杂区351和第二重掺杂区352连接，其中，第一轻掺杂区353的长度大于第二轻掺杂区354。具体地，如图2所示，第一轻掺杂区353的长