主动元件阵列基板的制作方法

文档序号:9454165阅读:272来源:国知局
主动元件阵列基板的制作方法
【技术领域】
[0001]本发明是有关于一种基板,且特别是有关于一种主动元件阵列基板。
【背景技术】
[0002]随着显示科技的日益进步,人们借着显示器的辅助可使生活更加便利,为求显示器轻、薄的特性,促使平面的显示面板(flat panel display,FPD),成为目前的主流。一般而言,显示面板的像素结构至少包括主动元件以及与主动元件电性连接的像素电极。主动元件用来作为显示单元的开关元件。主动元件包括与扫描线电性连接的栅极、与栅极重叠设置的半导体图案层、与数据线以及半导体图案层一端电性连接的源极以及与半导体图案层另一端电性连接的漏极。为了减少主动元件的漏电,一般而言,像素结构更包括配置于半导体层下方的遮光图案层,以减少半导体层的受光量。

【发明内容】

[0003]本发明提供多种主动元件阵列基板,能改善串音(cross talk)现象。
[0004]本发明的一主动元件阵列基板,包括第一扫描线、第一数据线、第二数据线、第一主动元件、第一像素电极、第二主动元件、第二像素电极以及第一遮蔽图案层。第一主动元件包括与第一扫描线电性连接的第一栅极、与第一栅极重叠设置的第一半导体图案层、与第一半导体图案层电性连接且与第一数据线电性连接的第一源极以及与第一半导体图案层电性连接的第一漏极。第一像素电极与第一主动元件的第一漏极电性连接。第二主动元件包括与第一扫描线电性连接的第二栅极、与第二栅极重叠设置的第二半导体图案层、与第二半导体图案层电性连接且与第二数据线电性连接的第二源极以及与第二半导体图案层电性连接的第二漏极。第二像素电极与第二主动元件的第二漏极电性连接。第一遮蔽图案层与第一半导体图案层以及第二半导体图案层重叠。第一遮蔽图案层与第二数据线重叠且不与第一数据线重叠。
[0005]本发明的另一主动元件阵列基板,包括第一扫描线、第一数据线、第二数据线、第一主动元件、第一像素电极、第二主动元件、第二像素电极以及遮蔽图案层。第一主动元件包括与第一扫描线电性连接的第一栅极、与第一栅极重叠设置的第一半导体图案层、与第一半导体图案层电性连接且与第一数据线电性连接的第一源极以及与第一半导体图案层电性连接的第一漏极。第一像素电极与第一主动元件的第一漏极电性连接。第二主动元件包括与第一扫描线电性连接的第二栅极、与第二栅极重叠设置的第二半导体图案层、与第二半导体图案层电性连接且与第二数据线电性连接的第二源极以及与第二半导体图案层电性连接的第二漏极。第二像素电极与第二主动元件的第二漏极电性连接。遮蔽图案层与第一半导体图案层重叠。第二半导体图案层不与任何遮蔽图案层重叠。
[0006]本发明的又一主动元件阵列基板,包括多个第一重复单元以及与第一重复单元搭配排列的多个第二重复单元。每一重复单元包括第一扫描线、第一数据线、第二数据线、第一主动元件、第一像素电极、第二主动元件、第二像素电极以及第一遮蔽图案层。第一主动元件包括与第一扫描线电性连接的第一栅极、与第一栅极重叠设置的第一半导体图案层、与第一半导体图案层电性连接且与第一数据线电性连接的第一源极以及与第一半导体图案层电性连接的第一漏极。第一像素电极与第一主动元件的第一漏极电性连接。第二主动元件包括与第一扫描线电性连接的第二栅极、与第二栅极重叠设置的第二半导体图案层、与第二半导体图案层电性连接且与第二数据线电性连接的第二源极以及与第二半导体图案层电性连接的第二漏极。第二像素电极与第二主动元件的第二漏极电性连接。第一遮蔽图案层与第一半导体图案层以及第二半导体图案层重叠。第一遮蔽图案层与第二数据线重叠且不与第一数据线重叠。每一第二重复单元包括至少一扫描线、至少一数据线、与扫描线以及数据线电性连接的至少一主动元件、与至少一主动元件电性连接的至少一像素电极以及对应主动元件设置的至少一遮光图案层。
[0007]本发明的再一主动元件阵列基板,包括多个第一重复单元以及与第一重复单元搭配排列的多个第二重复单元。每一第一重复单元包括第一扫描线、第一数据线、第二数据线、第一主动元件、第一像素电极、第二主动元件、第二像素电极以及遮蔽图案层。第一主动元件包括与第一扫描线电性连接的第一栅极、与第一栅极重叠设置的第一半导体图案层、与第一半导体图案层电性连接且与第一数据线电性连接的第一源极以及与第一半导体图案层电性连接的第一漏极。第一像素电极与第一主动元件的第一漏极电性连接。第二主动元件包括与第一扫描线电性连接的第二栅极、与第二栅极重叠设置的第二半导体图案层、与第二半导体图案层电性连接且与第二数据线电性连接的第二源极以及与第二半导体图案层电性连接的第二漏极。第二像素电极与第二主动元件的第二漏极电性连接。遮蔽图案层与第一半导体图案层重叠。第二半导体图案层不与任何遮蔽图案层重叠。每一第二重复单元包括至少一扫描线、至少一数据线、与扫描线以及数据线电性连接的至少一主动元件、与至少一主动元件电性连接的至少一像素电极以及对应主动元件设置的至少一遮光图案层。
[0008]基于上述,在本发明一实施例的主动元件阵列基板中,第一遮蔽图案层同时与相邻的第一半导体图案层以及第二半导体图案层重叠。藉此,第二半导体图案层与第二遮蔽图案层之间的电容能够补偿第一半导体图案层与第一遮蔽图案层之间的电容与对第一像素电极位准的影响,进而改善串音问题。
[0009]为让本发明的上述特征和优点能更明显易懂,下文特举实施例,并配合所附图式作详细说明如下。
【附图说明】
[0010]图1为本发明一实施例的第一重复单元的上视示意图。
[0011]图2为根据图1的剖线A-A’及B-B’所绘的第一重复单元的剖面示意图。
[0012]图3为图1的第一重复单元100的等效电路示意图。
[0013]图4为本发明另一实施例的第一重复单元的上视示意图。
[0014]图5为本发明一实施例的主动元件阵列基板的上视示意图。
[0015]图6为本发明另一实施例的主动元件阵列基板的上视示意图。
[0016]图7为本发明又一实施例的主动元件阵列基板的上视示意图。
[0017]图8为本发明一实施例的第二重复单元的上视示意图。
[0018]图9为本发明再一实施例的主动元件阵列基板的上视示意图。
[0019]图10为本发明一实施例的主动元件阵列基板的上视示意图。
[0020]图11为本发明另一实施例的主动元件阵列基板的上视示意图。
[0021]图12为本发明又一实施例的第一重复单元的上视示意图。
[0022]图13为本发明另一实施例的主动元件阵列基板的上视示意图。
[0023]图14为本发明又一实施例的主动元件阵列基板的上视示意图。
[0024]图15为本发明再一实施例的第一重复单元的上视示意图。
[0025]图16为本发明一实施例的第一重复单元的上视示意图。
[0026]图17为本发明另一实施例的第一重复单元的上视示意图。
[0027]10、30:基底
[0028]100、100A、300、300A、300B、300C:第一重复单元
[0029]110、120、120A、210、310、320、310A、320A、320B、330:半导体图案层
[0030]110c、120c、310c、320c:中心部
[0031]112a、112b、122a、122b、212a、212b、312a、312b、322a、322b:通道区
[0032]113a、113b、115a、115b、123a、123b、125a、125b、213a、213b、215a、215b、313a、313b、315a、315b、323a、323b、325a、325b、332a、332b、333a、333b、335a、335b:浅掺杂区
[0033]114、124、214、314、324、334:连接区
[0034]116、126、216、316、326、336:源极区
[0035]118、128、218、318、328、338:漏极区
[0036]200:第二重复单元
[0037]1000、1000A?1000G:主动元件阵列基板
[0038]A-A\ B-B?:剖线
[0039]Cl ?C5、C1,?C5,:电容
[0040]CFl?CF3:滤光图案层
[0041]DL1、DL2、DL3、DL:数据线
[0042]D1、D2、D3、D:漏极
[0043]G1、G2、G3、G:栅极
[0044]Gll、G12、G21、G22、G31、G32、gl、g2:栅极区
[0045]GI1、GI2、GI3、GI4:绝缘层
[0046]Gila、Glib、GI2a、GI2b、GI2c、GI2d、GI3a、GI3b、GI3c、GI3d:开口
[0047]PE1、PE2、PE3、PE:像素电极
[0048]S1、S2、S3、S:源极
[0049]SLl、SL:扫描线
[0050]SM1、SM2、SM3、SM:遮蔽图案层
[0051]T1、T2、T3、T:主动元件
[0052]x、y:方向
【具体实施方式】
[0053]遮光图案层的设置使得耦合电容过高,进而造成串音(cross talk)、负载过高等问题,且不利于显示面板的开口率。
[0054]图1为本发明一实施例的第一重复单元的上视示意图。图2为根据图1的剖线A-A’及B-B’所绘的第一重复单元的剖面示意图。请参照图1及图2,第一重复单元100搭载于基底10。基底10可为透光基板、或不透光/反光基板。透光基板的材质可为玻璃、石英、有机聚合物或其它可适用的材料。不透光/反光基板的材质可为导电材料、晶圆、陶瓷或其它可适用的材料。
[0055]每一第一重复单元100包括第一扫描线SLl (标示于图1)、第一数据线DLl (标示于图1)、第二数据线DL2 (标示于图1)、第一主动元件Tl、第一像素电极PEl、第二主动元件T2、第二像素电极PE2以及第一遮蔽图案层SMl。如图1所示,第一扫描线SLl与第一、二数据线DL1、DL2交错。举例而言,在本实施例中,第一、二数据线DL1、DL2可相平行,而第一扫描线SLl与第一数据线DLl可相垂直,但本发明不限于此,在其他实施例中,第一扫描线SLl与第一、二数据线DLl、DL2亦可以其他适当方式配置。第一、二数据线DLl、DL2 ;例如为依序且相邻设置,换句话说,第一、二数据线DL1、DL2之间例如为不设置与其他主动元件连接的数据线。基于导电性的考虑,第一扫描线SLl与第一、二数据线DL1、DL2 —般是使用金属材料,但本发明不限于此,在其他实施例中,第一扫描线SLl与第一、二数据线DL1、DL2亦可以使用其他导电材料,例如:合金、金属材料的氮化物、金属材料的氧化物、金属材料的氮氧化物、或是金属材料与其它导电材料的堆栈层。
[0056]第一主动元件Tl包括与第一扫描线SLl (标示于图1)电性连接的第一栅极G1、与第一栅极Gl重叠设置的第一半导体图案层110、与第一半导体图案层110和第一数据线DLl电性连接的第一源极SI以及与第一半导体图案层110电性连接的第一漏极D1。第一像素电极PEl与第一主动元件Tl的第一漏极Dl电性连接。详言之,本实施例的主动元件阵列基板更包括绝缘层GIl (标示于图2)。绝缘层GIl覆盖第一漏极Dl且具有暴露出第一漏极Dl的开口 Gila。第一像素电极PEl配置于绝缘层GIl上,且填入绝缘层GIl的开口 Glla,以和
当前第1页1 2 3 4 5 
网友询问留言 已有0条留言
  • 还没有人留言评论。精彩留言会获得点赞!
1