显示面板与数组栅极驱动电路的制作方法
【技术领域】
[0001]本案涉及一种显示面板与数组栅极驱动电路，特别是用于薄膜晶体管液晶显示器(Thin Film Transistor Liquid Crystal Display, TFT-1XD)的显示面板与数组栅极驱动电路。
【背景技术】
[0002]传统的TFT-LCD显示面板使用GOA (Gate On Array，栅级驱动芯片集成于数组基板)的基本架构如图1所示，显示面板1中包含显示区10、扇出区11、源极薄膜上芯片(Source-Chip On Film, S-COF) 12、印刷电路板(Printed Circuit Board, PCB) 13，数组棚.极驱动电路会被设置于显示区与扇出区之间。
[0003]传统液晶面板的栅极驱动(gate driver)扫描薄膜晶体管(TFT)的栅极，透过数据线给像素电极充电。液晶在像素电场的作用下发生旋转而旋光以进行显示。而长的充电时间导致长的液晶响应时间，让像素电极间的互扰(crosstalk)现象加重。
[0004]因此，需要提出新的显示面板与数组栅极驱动电路，提高像素充电速度。
【发明内容】
[0005]本发明在传统数组栅极驱动电路中栅极侧的扇出区(Fan Out Area)增加额外逻辑单元，以实现相邻行的栅极线之间进行预充电(Precharge)，以提高高像素充电速度。
[0006]本发明的一实施例提出一种显示面板，具有一显示区与一扇出区，与一数组栅极驱动(Gate On Array, G0A)电路，包括多级预充电模块，用于在所述扇出区将所述数组栅极驱动电路中相邻两栅极的输出端分别连接于所述显示区对应的相邻两栅极线输出，每一级所述预充电模块包括一第一薄膜晶体管，所述第一薄膜晶体管的一源极与栅极连接于位于所述栅极的一第一输出端，一漏极连接于一第一栅极线输出；一第二薄膜晶体管，所述第二薄膜晶体管的一栅极连接于位于所述栅极的所述第一输出端，一漏极连接于上一级的所述预充电模块；一第三薄膜晶体管，所述第三薄膜晶体管的一栅极连接于位于所述栅极的所述第一输出端，一漏极连接于所述第一栅极线输出；一第四薄膜晶体管，所述第四薄膜晶体管的一漏级连接于于所述第三薄膜晶体管的一源极；一栅极连接于位于所述栅极的一第二输出端，一源极连接于一第二栅极线输出；一第五薄膜晶体管，所述第五薄膜晶体管的一栅极连接于位于所述栅极的所述第二输出端，一源极连接于所述第二输出端，一漏极连接于所述第二栅极线输出；以及一第六薄膜晶体管，所述第六薄膜晶体管的一栅极连接于位于所述栅极的所述第二输出端，一漏极连接于所述第二栅极线输出，一源极连接于下一级的所述预充电模块。
[0007]较佳地，当所述第一栅极输出端为高电压准位，所述第二栅极输出端为低电压准位时，所述第一薄膜晶体管、所述第三薄膜晶体管，与所述第四薄膜晶体管是被导通的，所述第二薄膜晶体管、所述第五薄膜晶体管，与所述第六薄膜晶体管是被关断的，且所述第一栅极线输出与所述第二栅极线输出都是高电压准位。
[0008]较佳地，当所述第一栅极输出端为低电压准位，所述第二栅极输出端为高电压准位时，所述第一薄膜晶体管、所述第三薄膜晶体管，与所述第四薄膜晶体管是被关断的，所述第二薄膜晶体管、所述第五薄膜晶体管，与所述第六薄膜晶体管是被导通的，且所述第一栅极线输出是低电压准位，所述第二栅极线输出是高电压准位。
[0009]较佳地，当所述第一栅极输出端与所述第二栅极输出端都为低电压准位时，所述第一薄膜晶体管、所述第三薄膜晶体管、所述第五薄膜晶体管，与所述第六薄膜晶体管是被关断的，所述第二薄膜晶体管与所述第四薄膜晶体管是被导通的，且所述第一栅极线输出与所述第二栅极线输出都是低电压准位。
[0010]本发明在数组栅极驱动电路架构中实现预充电，加快充电速度，缩短液晶响应时间，减少像素电极间的互扰(crosstalk)现象。
[0011]为使本发明的上述目的、特征和优点能更明显易懂，下文特举较佳实施例并配合附图做详细说明。
【附图说明】
[0012]图1是传统栅极驱动面板的架构示意图；
[0013]图2是依据本发明一实施例的预充电模块电路图；以及
[0014]图3是本发明所述实施例中的预充电模块中栅极线讯号波形图。
【具体实施方式】
[0015]以下各实施例的说明是参考附加的图式，用以例示本发明可用以实施的特定实施例。本发明所提到的方向用语，例如「上」、「下」、「前」、「后」、「左」、「右」、「内」、「外」、「侧面」等，仅是参考附加图式的方向。因此，使用的方向用语是用以说明及理解本发明，而非用以限制本发明。
[0016]如图1的显不面板架构，本发明的一实施例揭露了一显不面板1，具有一显不区10与一扇出区11，与一数组栅极驱动(Gate On Array, GOA)电路(无图标)，数组栅极驱动电路被设置于显示区10与扇出区11，包括多级预充电模块14(无图示)，图2中有预充电模块14的电路图，用于在所述扇出区11将所述数组栅极驱动电路中相邻两栅极的输出端分别连接于所述显示区10对应的相邻两栅极线输出。请参照图2，图2是依据本发明一实施例的预充电模块14的电路图，如图2所示，每一级所述预充电模块14包括一第一薄膜晶体管Ml，所述第一薄膜晶体管Ml的一源极与栅极连接于位于所述栅极的一第一输出端G_0UT1，一漏极连接于一第一栅极线输出GL_0UT1 ;—第二薄膜晶体管M2，所述第二薄膜晶体管M2的一栅极连接于位于所述栅极的所述第一输出端G_0UT1，一漏极连接于上一级的所述预充电模块(无图标)；一第三薄膜晶体管M3，所述第三薄膜晶体管M3的一栅极连接于位于所述栅极的所述第一输出端G_0UT1，一漏极连接于所述第一栅极线输出GL_0UT1 第四薄膜晶体管M4，所述第四薄膜晶体管M4的一漏级连接于于所述第三薄膜晶体管M3的一源极；一栅极连接于位于所述栅极的一第二输出端G_0UT2，一源极连接于一第二栅极线输出GL_0UT2 ; 一第五薄膜晶体管M5，所述第五薄膜晶体管M5的一栅极连接于位于所述栅极的所述第二输出端G_0UT2，一源极连接于所述第二输出端G_0UT2，一漏极连接于所述第二栅极线输出GL_0UT2 ;以及一第六薄膜晶体管M6，所述第六薄膜晶体管M6的一栅极连接于位于所述栅极的所述第二输出端G_0UT2，一漏极连接于所述第二栅极线输出GL_0UT2，一源极连接于下一级的所述预充电模块(无图标)。
[0017]其中，当所述第一栅极输出端G_0UT1为高电压准位VH，所述第二栅极输出端G_0UT2为低电压准位VL时，所述第一薄膜晶体管Ml、所述第三薄膜晶体管M3，与所述第四薄膜晶体管M4是被导通的，所述第二薄膜晶体管M2、所述第五薄膜晶体管M5，与所述第六薄膜晶体管M6是被关断的，且所述第一栅极线输出GL_0UT1与所述第二栅极线输出GL_0UT2都是高电压准位VH。当所述第一栅极输出端6_01]11为低电压准位VL，所述第二栅极输出端G