502的光调制 器的像素阵列。
[0087] 像素电路500包含耦合到致动电路506的数据加载电路504a。数据加载电路504a 接收并存储与像素相关联的数据，同时致动电路506基于由数据加载电路504a存储的数据 而致动光调制器502。在某些实施方案中，使用TFT实施像素电路500的各种组件。在某些 实施方案中，可使用TFT，TFT使用例如非晶硅、氧化铟镓锌或多晶硅等材料制造。在某些其 它实施方案中，使用M0SFET实施像素电路500的各种组件。如所属领域的一般技术人员将 容易理解，TFT是具有栅极端子、源极端子和漏极端子的三个端子晶体管。栅极端子可充当 控制端子以使得相对于源极端子施加到栅极端子的电压可将TFT接通或关断。在接通状态 中，TFT允许从源极端子到漏极端子的电流。在关断状态中，TFT实质上阻挡从源极到漏极 的任何电流。然而，像素电路500的实施方案并不限于TFT或M0SFETS，且还可利用例如双 极结晶体管等其它晶体管。
[0088] 如上文所提及，数据加载电路504a用于加载与像素相关联的数据。具体来说，数 据加载电路504a耦合到数据互连件（DI) 505,所述数据互连件为像素阵列的相同列中所有 像素共有。数据互连件505用对应于待加载到像素中的数据的数据电压激励。在某些实施 方案中，数据电压可为例如接地等最小数据电压与最大数据电压之间的电压。在某些实施 方案中，待加载到像素中的数据可为像素强度值。在某些实施方案中，像素强度值可与数据 电压相关。举例来说，数据电压的特定量值可与基于图像数据针对像素所识别的像素强度 值成反比。在具有经设计以显示8位灰阶的显示器的某些实施方案中，像素强度值的范围 可介于0到255。因此，像素强度值0将导致最大数据电压，而像素强度值255将导致最小 数据电压。在某些其它实施方案中，像素强度值0可导致最小数据电压，而像素强度值255 可导致最大数据电压。在某些实施方案中，最小数据电压可等于TFT的阈值电压，而最大数 据电压可等于约25V，但基于特定设计可使用较高电压。
[0089] 数据加载电路504a还耦合到写入启用互连件（WEI) 507,所述写入启用互连件为 与和像素电路500相关联的像素相同的阵列的行中的全部像素所共有。当写入启用互连件 507用写入启用电压激励时，数据加载电路504a接受提供于数据互连件505上的数据。
[0090] 为完成数据加载功能，数据加载电路504a包含写入启用晶体管508和数据存储 电容器510。写入启用晶体管508可为可控制晶体管切换器，其操作可通过写入启用互连 件507上的写入启用电压控制。写入启用晶体管508的第一端子或栅极端子可耦合到写入 启用互连件507。写入启用晶体管508的第二端子（漏极/源极端子）可耦合到数据互连 件505,而第三端子（漏极/源极端子）可耦合到数据存储电容器510。数据存储电容器 510可用于存储表示由数据互连件505提供的数据的数据电压。数据存储电容器510的一 个端子耦合到写入启用晶体管508,而数据存储晶体管510的另一端子耦合到共同互连件 (COM) 509。共同互连件509将共同接地电压，或某一其它参考电压提供到显示设备的多个 行和列中的像素。
[0091] 如上文所提及，数据加载电路504a耦合到致动电路506。具体来说，数据存储电容 器510耦合到第一致动子电路512。致动电路506还包含经由子电路互连件515耦合到第 一致动子电路512的第二致动子电路514。第一致动子电路512控管供应到光调制器502 的第一致动器516的第一输出电压。第一致动子电路512经由第一输出节点（0111^)520親 合到第一致动器516。第二致动子电路514控管供应到光调制器502的第二致动器522的 第二输出电压。第二致动子电路514经由第二输出节点（0ut2) 524耦合到第二致动器522。 光调制器还包含快门端子523,所述快门端子通常连接到为显示设备中的许多且在某些实 施例中全部快门所共有的快门互连件（SH)525。类似于上文关于图2A和2B中所示的快门 组合件400所论述的快门电压1的快门电压可经由快门互连件525提供到光调制器502的 快门端子523。在某些实施方案中，经由第一输出节点512将电压施加到第一致动器 516和经由第二输出节点524将电压VQUT2施加到第二致动器522以使得卜(^1-1|>￥&且 V〇Ut2 _VsI〈Vm，快门523将移动到打开状态（如上文关于图2A和2B中所论述的规则3中所 阐述），其中Vat是致动阈值电压且V"是维持电压。相反地，如果|VQUT2 -Vs | >Vat且|V_ -VsI〈ν^，快门523将移动到关闭状态（参见上文所论述的规则4)。
[0092] 第一致动子电路512包含親合到第一输出节点520的致动电压电容器526,第一 输出节点520又耦合到第一致动器516。第一致动子电路512通过适当地为致动电压电容 器526充电和使其放电来控制跨越致动电压电容器526的电压。具体来说，第一致动子电 路512包含耦合到致动电压电容器526的充电路径和放电路径。充电路径包含预充电晶 体管528且放电路径包含负载保护晶体管530和第一放电晶体管532。预充电晶体管528 由预充电互连件（PCH) 534控制以选择性地允许电流从维持处于致动电压的致动电压互连 件（ACT) 536流动到致动电压电容器526。在某些实施方案中，预充电晶体管528可为η型 TFT。在此一实施方案中，当预充电电压施加到预充电互连件534时，预充电晶体管528接 通且允许致动电压电容器526经充电到实质上等于致动电压互连件536上的致动电压的电 压。然而，当将预充电电压从预充电互连件534移除时，预充电晶体管528关断且使电压致 动电容器526与致动电压互连件536上的电压隔尚。
[0093] 致动电压电容器526还耦合到负载保护晶体管530的一个端子。负载保护晶体管 530还由预充电互连件534上的预充电电压控制。然而，负载保护电容器经配置以使得其操 作状态与预充电晶体管528的操作状态相反。因此，当预充电晶体管528接通（或关断）， 负载保护晶体管530关断（或接通）。在某些实施方案中，负载保护晶体管530可为p型 TFT。如此，当预充电电压施加到预充电互连件534时，负载保护晶体管530关断，而预充电 晶体管528接通用于为致动电压电容器526充电。此外，当预充电电压从预充电互连件534 移除时，负载保护晶体管530接通且允许通过第一放电晶体管532控制致动电压电容器526 上的电荷（和电压）。
[0094] 第一放电晶体管532与负载保护晶体管530串联耦合。具体来说，第一放电晶体 管532的漏极端子耦合到负载保护晶体管的一个端子，同时第一放电晶体管532的源极端 子耦合到共同互连件509。第一放电晶体管532可实施为电压控制的电流源。即，来自第一 放电晶体管532的电流的量值可由施加到其栅极端子的电压的量值控制。第一放电晶体管 532的栅极端子耦合到数据存储电容器510。因此，存储于数据存储电容器510中的数据电 压的量值可控制穿过第一放电晶体管532的电流的量值。如下文将论述，第一放电晶体管 532的此方面可用于控制致动电压电容器526的放电速率，致动电压电容器526又可用于 控制快门523维持处于打开或关闭状态的持续时间。在某些实施方案中，第一放电晶体管 532可为η型TFT。然而，可采用任何适当的电压控制电流源。
[0095] 第二致动子电路514耦合到第一致动子电路512,经由第二输出节点524耦合到第 二致动器522,以及耦合到致动电压互连件536和共同互连件509。如上文所提及，第二致动 子电路514基于致动电压电容器526上的电压而控制施加到第二致动器522的电压（即， 施加到第一致动器516的电压）。类似于第一致动子电路512,第二致动子电路514还包含 用于为第二输出节点524充电和使其放电的充电路径和放电路径。充电路径包含第二致动 晶体管538且放电路径包含第二放电晶体管540。第二致动晶体管538的一个端子耦合到 致动电压互连件536,而第二端子親合到第二输出节点524。第二放电晶体管540的一个端 子耦合到第二输出节点524,而第二端子耦合到共同互连件509。第二致动晶体管538和第 二放电晶体管540两者的控制端子（即，栅极端子）经由子电路互连件515耦合到第一致 动子电路512的第一输出节点520。在某些实施方案中，第二致动晶体管538可为p型晶体 管且第二放电晶体管540可为η型晶体管。
[0096] 第二致动子电路514通常将由第一致动子电路512施加到第一致动器516的电压 反转，且将经反转电压施加到第二致动器522。因此，当致动电压电容器526经充电到致动 电压互连件536上的致动电压时，第二致动晶体管538关断而第二放电晶体管540接通，因 此将第二致动器522处的电压拉动为低。此意味着快门处于打开位置中。然而，当致动电 压电容器526上的电压变为低于电压阈值时，第二致动晶体管538接通且第二放电晶体管 540关断。此致使第二致动器522经充电为致动电压互连件536上的致动电压，导致快门 523切换到关闭位置。
[0097] 图4展示图3中所示的像素电路500的实例性时序图600。特定来说，时序图展示 在两个图像帧F1和F2内的像素电路500的各个节点处的电压电平。VPCH602表示预充电互 连件534上的电压，VQUT1 604表示第一输出节点520处的电压，VQUT2表示第二输出节点524 处的电压，VDATA表示数据互连件505上的数据电压，且调制器状态610表示光调制器502的 快门523的状态。图4中所示的每一电压通常在高值与低值之间摆动。但任何一个电压的 高值和低值可或可不等于另一电压的高值和低值。时序图600中的各个电压的上升和下降 时间仅为说明，且可不表示这些电压的实际上升和下降时间。
[0098] 第一帧F1在时间t。处以预充电互连件534上的预充电电压VrcH602变高而开始。 参考图3,预充电互连件534耦合到预充电晶体管528和负载保护晶体管530两者的栅极端 子。假定致动电压电容器526上的电压经放电，预充电互连件534上的高电压将使预充电 晶体管528接通且使负载保护晶体管530关断。使预充电晶体管528接通致使电流从致动 电压互连件536 (其通常维持处于高值）流动到致动电压电容器526。电压致动电容器526 的充电致使第一输出节点520处的电压增加，如图4中的电压VQUT1 604所示。第一输出节 点520耦合到第一致动器516。因此，第一输出节点520上的高电压致动第一致动器516。 如上文所提及，致动第一致动器516致使快门切换到打开位置，如由图4中调制器状态610 所示。
[0099] 第二致动子电路514使第一输出节点520处的电压反转且将经反转电压施加于第 二输出节点524处。具体来说，第一输出节点520上的高电压使第二放电晶体管540接通 且使第二致动晶体管538关断。因此，第二输出节点524处且因此第二致动器522处的电 压V_ 606为低。
[0100] 在预充电互连件534正维持为高电压时，数据电压VDATA施加到数据互连件505,借 此将数据电压存储于数据存储电容器510上。
[0101] 在时间^处，预充电互连件534上的电压降低。此导致预充电晶体管528关断， 且负载保护晶体管530接通。随着负载保护晶体管530接通，致动电压电容器的放电速率 取决于第一放电晶体管532,且特定来说取决于施加到第一放电晶体管532的栅极的数据 电压。如上文所提及，第一放电晶体管532经配置为电压控制的电流源。因此，流动穿过第 一放电晶体管532的电流的量值随数据电压VDATA1而变。流动穿过第一放电晶体管532的 电流的量值确定致动电压电容器526的放电速率，此继而确定跨越致动电压电容器526的 致动电压的衰减速率。因此，第一输出节点520处的电压604开始在时间^处以随数 据电压VDATA1而变的速率衰减。
[0102] 第一输出端子520处的电压604施加到第二致动子电路514的第二致动晶体 管538和第二放电晶体管540的栅极端子。注意，在时间^处，当604为高时，第二致 动晶体管538关断，而第二放电晶体管540接通。随着604减少，其在时间t2处达到 电压阈值（在图4中标示为 Vthreshold^。V〇UTl604处于或低于电压阈值时，第二致动晶体 管538将处于接通状态中而第二放电晶体管540将处于关断状态中。因此，第二输出节点 520处的电压VQUT2 606经拉动为高。第二致动器522致动，导致快门切换到关闭状态，如由 图4中的调制器状态610所示。在预充电电压移除之后快门523保持处于打开状态中的持 续时间由t(jpENi标示。
[0103] 如上文所论述，显示设备通过一或多个色彩的照明光源的组合和通过在照明周期 期间基于图像数据将像素的状态切换处于打开或关闭状态中来形成图像。在某些实施方案 中，光源可在当预充电互连件534降低且横跨致动电压电容器526的电压开始衰减时 的时间h处接通。在某些其它实施方案中，光源可在时间t 后的某时间接通以允许接收 对应于0强度的数据电压的快门（即，其针对整个图像帧将完全暗或处于关闭状态）在光 源接通之前关闭。在此些实施方案中，时间t。?i可从光源接通的时间开始；代替于从当预 充电互连件534降低时的时间h开始。时间ti的持续时间和光源的照明强度组合地可 确定像素的所得像素强度。通常，光源照明强度贯穿帧保持恒定。因此，所要像素强度可通 过适当地配置快门保持处于打开状态的时间t。? 1来实现。
[0104] 下一帧F2在时间〖3处以预充电电压VPCH602变高开始。因此，第一预充电晶体管 528接通，而负载保护晶体管530关断。致动电压晶体管526经充电，此导致第一输出节点 520处的电压变高。如上文所提及，第二致动子电路514使第一输出节点520处的电 压反转且将经反转电压施加到第二输出节点524。因此，施加到第二致动器522的电压VQUT2 经拉动为低。因此，第一输出节点520上的高电压致使第一致动器516致动，导致快门523 切换到打开状态。
[0105] 在预充电互连件534维持处于高电压时，将数据电压VDATA2施加到数据互连件505， 借此将数据电压存储于数据存储电容器510上。应注意VDATA2>VDATA1;S卩，施加到第一放电晶 体管532的栅极端子的电压将在帧F2中比先前帧F1中的电压大。
[0106] 在时间扒处，预充电互连件534上的电压降低。因此，预充电晶体管528关断且 负载保护晶体管530接通。流动穿过第一放电晶体管532的电流随VDATA2而变。因此，在 VDATA2>VDATA^，对应于VDATA2的流动穿过第一放电晶体管532的电流将大于对应于VDATA1的电 流。因此，致动电压电容器526上的致动电压的衰减速率在帧F2中将高于帧F1中的衰减 速率。由于较高衰减速率，电压V_将比其在帧F1中更快速地达到Vthrashc]ld。只要电压V_ 达到Vthrashcild，第二致动子电路514就将第二输出节点524上的电压V_ 606拉动为高，从 而致动第二致动器522且将快门523切换到关闭状态。如在帧F1期间，光源在帧F2期间 接通。此光源可在当预充电互连件534降低时的时间t4处或此后不久接通以允许接收指 示其将处于完全暗状态的数据的快门关闭。光源接通与快门处于打开状态的组合促进与像 素电路500相关联的像素的像素强度。
[0107] 在预充电电压移除之后快门保持处于打开状态的持续时间由t。? 2标示。如图4 中所绘示，t。? i。一般来说，快门打开的持续时间可通过在数据互连件505上加载适 当数据电压来针对每一帧加以调整。可基于待加载到与像素电路500相关联的像素中的数 据而选择在某些实施方案中为模拟的此数据