Goa单元、goa电路、显示装置及栅极驱动方法
【技术领域】
[0001]本发明涉及显示技术领域，特别涉及一种G0A单元、G0A电路、显示装置及栅极驱动方法。
【背景技术】
[0002]阵列栅极驱动(Gate driver On Array，简称GOA)技术是一种将液晶显示器栅极驱动集成电路(Gate Driver Integrated Circuit)集成在阵列(Array)基板上的技术。
[0003]G0A电路具有多个级联的G0A单元，各个G0A单元均有一个输出信号端OUTPUT，输出信号端OUTPUT在输入信号的驱动下输出信号，并且输出信号端OUTPUT输出的信号同时作为同一行的栅极驱动信号和下一级G0A单元的输入信号。
[0004]在实现本发明的过程中，发明人发现现有技术至少存在以下问题:
[0005]输出信号端OUTPUT输出的信号同时作为同一行的栅极驱动信号和下一级G0A单元的输入信号，栅极驱动信号的负载会影响下一级G0A单元的输入信号，造成下一级G0A单元的输入信号波形失真，波形失真的输入信号可能达不到驱动输出信号端OUTPUT输出信号所需的电压，因此需要采用驱动能力更强的开关管，开关管的功耗随之增大，增加了 G0A的功耗。
【发明内容】
[0006]为了解决现有技术增加了G0A的功耗的问题，本发明实施例提供了一种G0A单元、G0A电路、显示装置及栅极驱动方法。所述技术方案如下:
[0007]第一方面，本发明实施例提供了一种阵列栅极驱动G0A单元，所述G0A单元包括:
[0008]输入模块，用于在输入信号的作用下，将上拉节点的电压拉高；
[0009]储能模块，用于保持所述输入信号产生的电压差；
[0010]第一输出模块，用于在正相时钟信号的作用下，将所述上拉节点的电压进一步拉高，并输出栅极驱动信号；
[0011]第二输出模块，用于在所述上拉节点的电压进一步被拉高时，输出下一级G0A单元的输入信号；
[0012]复位模块，用于在复位信号的作用下，复位所述上拉节点的电压、所述第一输出模块输出的栅极驱动信号、以及所述第二输出模块输出的下一级G0A单元的输入信号。
[0013]具体地，所述输入模块包括第一晶体管，所述第一晶体管的第一端和所述第一晶体管的栅极连接所述输入信号的输入端，所述第一晶体管的第二端连接所述上拉节点。
[0014]具体地，所述储能模块包括电容，所述电容的第一极连接所述上拉节点，所述电容的第二极连接所述栅极驱动信号的输出端。
[0015]具体地，所述第一输出模块包括第二晶体管，所述第二晶体管的第一端连接所述正相时钟信号的输入端，所述第二晶体管的第二端连接所述栅极驱动信号的输出端，所述第二晶体管的栅极连接所述上拉节点。
[0016]具体地，所述第二输出模块包括第三晶体管，所述第三晶体管的第一端连接所述正相时钟信号的输入端，所述第三晶体管的第二端连接所述下一级G0A单元的输入信号的输出端，所述第三晶体管的栅极连接所述上拉节点。
[0017]具体地，所述复位模块包括第四晶体管、第五晶体管和第六晶体管；
[0018]所述第四晶体管的第一端连接所述上拉节点，所述第四晶体管的第二端连接低电压信号的输入端，所述第四晶体管的栅极连接所述复位信号的输入端；
[0019]所述第五晶体管的第一端连接所述栅极驱动信号的输出端，所述第五晶体管的第二端连接所述低电压信号的输入端，所述第五晶体管的栅极连接所述复位信号的输入端；
[0020]所述第六晶体管的第一端连接所述下一级GOA单元的输入信号的输出端，所述第六晶体管的第二端连接所述低电压信号的输入端，所述第六晶体管的栅极连接所述复位信号的输入端。
[0021]可选地，所述复位模块还包括第七晶体管，所述第七晶体管的第一端连接所述输入信号的输入端，所述第七晶体管的第二端连接所述上拉节点，所述第七晶体管的栅极连接反相时钟信号的输入端。
[0022]可选地，所述复位模块还包括第八晶体管，所述第八晶体管的第一端连接所述栅极驱动信号的输出端，所述第八晶体管的第二端连接所述低电压信号的输入端，所述第八晶体管的栅极连接所述反相时钟信号的输入端。
[0023]可选地，所述复位模块还包括第九晶体管、第十晶体管、第十一晶体管、第十二晶体管、第十三晶体管、第十四晶体管；
[0024]所述第九晶体管的第一端和所述第九晶体管的栅极连接所述反相时钟信号的输入端，所述第九晶体管的第二端连接所述第十晶体管的栅极、所述第十二晶体管的第一端；
[0025]所述第十晶体管的第一端连接所述反相时钟信号的输入端，所述第十晶体管的第二端连接所述第十一晶体管的栅极、所述第十三晶体管的第一端、所述第十四晶体管的栅极；
[0026]所述第十一晶体管的第一端连接所述上拉节点，所述第十一晶体管的第二端连接所述低电压信号的输入端；
[0027]所述第十二晶体管的第二端连接所述低电压信号的输入端，所述第十二晶体管的栅极连接所述上拉节点；
[0028]所述第十三晶体管的第二端连接所述低电压信号的输入端，所述第十三晶体管的栅极连接所述上拉节点；
[0029]所述第十四晶体管的第一端连接所述栅极驱动信号的输出端，所述第十四晶体管的第二端连接所述低电压信号的输入端。
[0030]第二方面，本发明实施例提供了一种阵列栅极驱动G0A电路，所述G0A电路包括至少一组G0A单元，每组G0A单元包括至少两个级联的G0A单元，各个G0A单元均为如第一方面所述的G0A单元。
[0031]第三方面，本发明实施例提供了一种显示装置，所述显示装置包括第二方面所述的G0A电路。
[0032]第四方面，本发明实施例提供了一种栅极驱动方法，所述栅极驱动方法包括:
[0033]在输入阶段，输入模块在输入信号的作用下，将上拉节点的电压拉高；
[0034]在输出阶段，第一输出模块将所述上拉节点的电压进一步拉高，并输出栅极驱动信号;第二输出模块在所述上拉节点的电压进一步被拉高时，输出下一级G0A单元的输入信号；
[0035]在复位阶段，复位模块在复位信号的作用下，复位所述上拉节点的电压、所述第一输出模块输出的栅极驱动信号、以及所述第二输出模块输出的下一级G0A单元的输入信号。
[0036]本发明实施例提供的技术方案带来的有益效果是:
[0037]通过第一输出模块输出栅极驱动信号，第二输出模块输出下一级G0A单元的输入信号，两个信号分别输出，栅极驱动信号和下一级G0A单元的输入信号相互之间不会影响，下一级G0A单元的输入信号的波形不会由于栅极驱动信号的负载而失真，选用功耗较低的开关管即可驱动第一输出模块和第二输出模块输出信号，降低了G0A单元的功耗。
【附图说明】
[0038]为了更清楚地说明本发明实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，