驱动电路的制作方法
【技术领域】
[0001]本发明涉及一种驱动电路，特别是用于驱动一种显示装置的驱动电路。
【背景技术】
[0002]近年来，随着显示器技术的快速发展，依消费者需求，各类显示器设计广泛发展，其中窄边框(slim border)显示器已成为一种市场主流。窄边框显示器主要技术手段在于，通过将驱动芯片(Driver IC)制作在玻璃基板上的方式，也就是阵列上栅极驱动电路(GateDriver on Array，G0A)，借此改善传统显示器上需预留较多的空间设置电路的设计，而达到窄边框的目标。
【发明内容】
[0003]本发明所要解决的技术问题是提供一种驱动电路，驱动电路具有控制模块以及移位寄存器模块。控制模块用以根据起始信号及操作信号产生控制信号。移位寄存器模块用以接收控制信号并产生驱动信号至显示装置。
[0004]为了实现上述目的，本发明提供了一种驱动电路，用以驱动一显示装置，其中，包括:
[0005]—控制模块，用以根据一起始信号及多个操作信号输出多个控制信号，包括:
[0006]一致能单元，用以接收该起始信号，并根据多个第一操作信号输出多个致能信号；
[0007]—上拉单元，用以接收该多个致能信号，并根据一第一工作电压输出该多个控制信号；以及
[0008]一下拉单元，电耦接于该致能单元，用以根据一第二操作信号将多个致能信号下拉至一第二工作电压；以及
[0009]—移位寄存器模块，包括多个移位寄存器单元，用以接收该多个控制信号并产生多个驱动信号。
[0010]上述的驱动电路，其中，该起始信号的致能电压抬升时间早于该多个第一操作信号致能电压抬升时间。
[0011]上述的驱动电路，其中，该起始信号的致能电压下降时间晚于该多个第一操作信号致能电压抬升时间。
[0012]上述的驱动电路，其中，该致能单元包括多个致能单位，其中每一致能单位包括:
[0013]—第一晶体管，包括一控制端电性耦接于一第一端，用以接收该起始信号以及一第二端；以及
[0014]—第二晶体管，包含一控制端电性耦接于该第一晶体管的该第二端、一第一端用以接收该多个第一操作信号其中之一，以及一第二端用以提供该多个致能信号其中之一。
[0015]上述的驱动电路，其中，该下拉单元包括多个下拉单位，每一下拉单位包括一第三晶体管，该第三晶体管包括:
[0016]—控制端，用以接收该多个第二操作信号其中之一；
[0017]一第一端，电性耦接于该第一晶体管的该第二端以及该第二晶体管的该控制端；以及
[0018]一第二端，电性耦接于该第二工作电压。
[0019]上述的驱动电路，其中，该上拉单元包括多个上拉单位，每一上拉单位包括一第四晶体管，该第四晶体管包括:
[0020]一控制端，电性耦接于该第二晶体管的该第二端，用以接收该多个致能信号其中之一；
[0021 ] 一第一端，电性耦接于该第一工作电压；以及
[0022]—第二端，电性耦接于该多个移位寄存器单元其中之一。
[0023]上述的驱动电路，其中，该多个致能单位其中之一耦接的该第一操作信号与其相对应的该多个下拉单位其中之一耦接的该第二操作信号互不重叠。
[0024]上述的驱动电路，其中，该第一工作电压的电压位准高于该第二工作电压的电压位准。
[0025]上述的驱动电路，其中，当该操作于一第一显示模式时，该控制模块依序接收该多个操作信号致能输出该多个控制信号。
[0026]上述的驱动电路，其中，当该操作于一第二显示模式时，该控制模块接收的相邻操作信号为同步信号。
[0027]上述的驱动电路，其中，该驱动电路用以操作于一2D显示模式或一3D显示模式。
[0028]本发明的技术效果在于:
[0029]综合以上所述，本发明的驱动电路，根据操作信号调整初始的控制信号，以及借由操作信号下拉控制信号提高稳压状态，使得初始的控制信号具有相同的波宽以及电压位准，减少其信号扰动，而改善面板显示不均的现象。
[0030]以下结合附图和具体实施例对本发明进行详细描述，但不作为对本发明的限定。
【附图说明】
[0031]图1为根据现有技术显示器的驱动电路的电路示意图；
[0032]图2A为一种起始信号和时脉信号的时序图；
[0033]图2B为另一种起始信号和时脉信号的时序图；
[0034]图3为本发明一实施例的一种驱动电路的不意图；
[0035]图4为根据本发明一实施例的一种控制模块的示意图；
[0036]图5为根据图4的一种驱动时序示意图；
[0037]图6A为根据本发明一实施例的一种2D显示模式驱动时序示意图；
[0038]图6B为根据本发明一实施例的一种3D显示模式驱动时序示意图；
[0039]图7为本发明一实施例的一种移位寄存器单元示意图。
[0040]其中，附图标记[0041 ] 100显示装置
[0042]HO驱动电路
[0043]112起始电路
[0044]114、700移位寄存器
[0045]120像素阵列
[0046]Q(I)第I级控制信号
[0047]Q(2)第2级控制信号
[0048]Q(3)第3级控制信号
[0049]Q(4)第4级控制信号
[0050]Q(5)第5级控制信号[0051 ]Q(6)第6级控制信号
[0052]Q(7)第7级控制信号
[0053]Q(S)第8级控制信号
[0054]Q(9)第9级控制信号
[0055]Q(1)第10级控制信号
[0056]Q(Il)第11级控制信号
[0057]Q(12)第12级控制信号
[0058]HCl第一时脉控制信号
[0059]HC2第二时脉控制信号
[0060]HC3第三时脉控制信号[0061 ]HC4第四时脉控制信号
[0062]HC5第五时脉控制信号
[0063]HC6第六时脉控制信号
[0064]HC7第七时脉控制信号
[0065]HC8第八时脉控制信号
[0066]G(I)第I级栅极信号
[0067]G(2)第2级栅极信号
[0068]G(3)第3级栅极信号
[0069]G(4)第4级栅极信号
[0070]G(5)第5级栅极信号
[0071]G(6)第6级栅极信号
[0072]G(7)第7级栅极信号
[0073]G(8)第8级栅极信号
[0074]G(9)第9级栅极信号
[0075]G(1)第10级栅极信号
[0076]G(Il)第11级栅极信号
[0077]G(12)第12级栅极信号
[0078]STP起始信号
[0079]0P1、0P2、0P3、0P4 第一操作信号
[0080]0P5、0P6、0P7、0P8 第二操作信号[0081 ]EN1、EN2、EN3、EN4 致能信号
[0082]300驱动电路
[0083]310控制模块
[0084]320、320、340、350移位寄存器模块
[0085]321、322、323、324、331、332、333、334、341、342、343、344、351、352、353、354 移位寄存器单元
[0086]400控制模块
[0087]410致能单元
[0088]420 下拉单元
[0089]430上拉单元
[0090]411、412、413、414 致能单位
[0091]421、422、423、424 下拉单位
[0092]431、432、433、434 上拉单位
[0093]T1、T2、T3、T4 第一晶体管
[0094]Τ5、Τ6、Τ7、Τ8 第二晶体管
[0095]Τ9、Τ10、Τ11、Τ12 第三晶体管
[0096]Τ13、Τ14、Τ15、Τ16 第四晶体管
[0097]Vl第一工作电压
[0098]V2第二工作电压
[0099]710上拉模块
[0100]720下拉模块
[0101]730主下拉模块
[0102]740驱动模块
[0103]Τ17、Τ18 晶体管
[0104]HC(n)第n级时脉信号
[0105]Q(n)第n级控制信号
[0106]Q(n+4)第(n+4)级控制信号
[0107]G(n)第η级栅极信号
[0108]Vss系统低电压位准
[0109]Α(η)第η级移位寄存器内部节点
[0110]Α(3)第3级移位寄存器内部节点