Goa信号判断电路及判断方法、栅极驱动电路及显示装置的制造方法
【专利摘要】本发明的实施例提供一种GOA信号判断电路及判断方法、栅极驱动电路及显示装置，避免GOA的输入信号在一帧中间出现局部丢失时，造成的GOA输出异常的情况。该GOA信号判断电路，连接GOA单元的输入端、GOA单元的至少两个时钟信号端及GOA单元中PU节点的复位单元的控制端；GOA信号判断电路用于检测GOA单元的输入端以及GOA单元的至少两个时钟信号端的信号；当确认GOA单元的输入端以及GOA单元的至少两个时钟信号端的信号均发生异常时向PU节点的复位单元输出控制信号，以控制复位单元向PU节点输出复位信号，关闭GOA单元的输出晶体管，所述至少两个时钟信号端中至少存在一对时钟信号端输入的信号互补。
【专利说明】
GOA信号判断电路及判断方法、栅极驱动电路及显示装置
技术领域
[0001]本发明的实施例涉及显示技术领域，尤其涉及GOA信号判断电路及判断方法、栅极驱动电路及显示装置。
【背景技术】
[0002]近些年来液晶显示器的发展呈现出了高集成度，低成本的发展趋势。其中一项非常重要的技术就是GOA(英文全称:Gate Driver on Array，中文:阵列基板行驱动)的技术量产化的实现。利用GOA技术将栅极开关电路集成在液晶显示面板的阵列基板上，从而可以省掉栅极驱动集成电路部分，以从材料成本和制作工艺两方面降低产品成本。这种利用GOA技术集成在阵列基板上的栅极开关电路也称为GOA电路或移位寄存器电路。
[0003]其中，移位寄存器电路包括若干个移位寄存器单元(或者GOA单元)，每一移位寄存器单元对应一条栅线，具体的每一移位寄存器单元的输出端连接一条栅线;且一移位寄存器单元的输出端连接下一移位寄存器单元的输入端。每个GOA单元采用若干个GOA输入信号驱动，并向连接的栅线输出驱动信号(扫描信号)。现有技术中，有一种系统启动过程中GOA输入信号会异常丢失，这样会造成普通GOA电路会出现多输出的异常情况。为了避免驱动时序异常的情况下，GOA多输出的问题，一般通过增加复位装置对PU节点进行复位的方案。其中复位装置采用通过Tot_RST端接收的STV(帧起始信号)信号或Tot_RST信号控制实现向PU节点输出复位信号。但是，一般采用TC0N(Timer Control Register，定时器)产生的STV(帧起始信号)信号只是在一帧开始时出现的一个脉冲，Tot_RST信号只是在一帧结束时出现的一个脉冲，针对GOA的时钟信号(CLK)在一帧中间局部丢失的情况，不能避免GOA输出异常的情况。
【发明内容】
[0004]本发明的实施例提供一种GOA信号判断电路及判断方法、栅极驱动电路及显示装置，避免GOA的输入信号在一帧中间出现局部丢失时，造成的GOA输出异常的情况。
[0005]第一方面，提供一种GOA信号判断电路，包括:
[0006]连接GOA单元的输入端、所述GOA单元的至少两个时钟信号端及所述GOA单元中PU节点的复位单元的控制端;所述GOA信号判断电路用于检测所述GOA单元的输入端以及所述GOA单元的至少两个时钟信号端的信号；当确认所述GOA单元的输入端以及所述GOA单元的至少两个时钟信号端的信号均发生异常时向所述PU节点的复位单元输出控制信号，以控制所述复位单元向所述PU节点输出复位信号，关闭所述GOA单元的输出晶体管；
[0007]其中，所述至少两个时钟信号端中至少存在一对时钟信号端输入的信号互补，GOA单元的PU节点连接所述GOA单元的输出晶体管的栅极，其中所述输出晶体管的漏极连接所述GOA单元的输出端，用于向所述输出端连接的栅线输出驱动信号。
[0008]可选的，所述GOA信号判断电路包括或非门；
[0009]所述GOA单元的输入端以及所述GOA单元的至少两个时钟信号端分别连接所述或非门的一个输入端；
[0010]所述或非门的输出端连接至所述复位单元的控制端。
[0011]可选的，所述或非门的输出端通过信号放大器连接至所述复位单元的控制端。
[0012]可选的，所述GOA信号判断电路还连接第一电平端和第二电平端；
[0013]所述GOA信号判断电路包括一个上拉单元和至少两个下拉单元；
[0014]其中所述上拉单元连接所述第一电平端和所述复位单元的控制端，用于在所述第一电平端的信号控制下将所述第一电平端的信号输出至所述复位单元的控制端；
[0015]每个所述下拉单元连接GOA单元的输入端或所述GOA单元的至少两个时钟信号端中的一个，所述下拉单元还连接所述第二电平端和所述复位单元的控制端;所述下拉单元用于在所述GOA单元的输入端的信号控制下，将所述第二电平端的信号输出至所述复位单元的控制端，或者在所述时钟信号端的信号控制下，将所述第二电平端的信号输出至所述复位单元的控制端。
[0016]可选的，所述上拉单元包括第一晶体管，所述第一晶体管的栅极和源极连接所述第一电平端，所述第一晶体管的漏极连接所述复位单元的控制端；
[0017]所述下拉单元包括第二晶体管，所述第二晶体管的栅极连接所述GOA单元的输入端或者所述时钟信号端，所述第二晶体管的源极连接所述第一晶体管的漏极，所述第二晶体管的漏极连接所述第二电平端。
[0018]可选的，所述GOA信号判断电路还连接第一电平端、第二电平端和第三电平端；
[0019]所述GOA信号判断电路包括第一上拉单元、第二上拉单元和至少两个下拉单元；
[0020]其中所述第一上拉单元连接所述第一电平端和所述复位单元的控制端，用于在第一阶段在所述第一电平端的信号控制下将所述第一电平端的信号输出至所述复位单元的控制端；
[0021]所述第二上拉单元连接所述第三电平端和所述复位单元的控制端，用于在第二阶段在所述第三电平端的信号控制下将所述第三电平端的信号输出至所述复位单元的控制端；
[0022]每个所述下拉单元连接GOA单元的输入端或所述GOA单元的至少两个时钟信号端中的一个，所述下拉单元还连接所述第二电平端和所述复位单元的控制端;所述下拉单元用于在所述GOA单元的输入端的信号控制下，将所述第二电平端的信号输出至所述复位单元的控制端，或者在所述时钟信号端的信号控制下，将所述第二电平端的信号输出至所述复位单元的控制端。
[0023]可选的，所述第一上拉单元包括第一晶体管，所述第一晶体管的栅极和源极连接所述第一电平端，所述第一晶体管的漏极连接所述复位单元的控制端；
[0024]所述第二上拉单元包括第三晶体管，所述第三晶体管的栅极和源极连接所述第三电平端，所述第三晶体管的漏极连接所述第一晶体管的漏极；
[0025]所述下拉单元包括第二晶体管，所述第二晶体管的栅极连接所述GOA单元的输入端或者所述时钟信号端，所述第二晶体管的源极连接所述第一晶体管的漏极，所述第二晶体管的漏极连接所述第二电平端。
[0026]可选的，所述GOA信号判断电路还包括电容，所述电容的第一极连接所述复位单元的控制端，所述电容的第二极连接所述第二电平端。
[0027]第二方面，提供一种栅极驱动电路，包括级联的多个GOA单元，以及上述任一一种GOA信号判断电路。
[0028]第三方面，提供一种显示装置，包括上述的栅极驱动电路。
[0029]第四方面，提供一种GOA驱动信号丢失判断方法，
[0030]检测GOA单元的输入端以及GOA单元的至少两个时钟信号端的信号；
[0031]当确认所述GOA单元的输入端以及所述GOA单元的至少两个时钟信号端的信号均发生异常时向所述GOA单元的PU节点的复位单元输出控制信号，以控制所述复位单元向所述PU节点输出复位信号，关闭所述GOA单元的输出晶体管；
[0032]其中，所述至少两个时钟信号端中至少存在一对时钟信号端输入的信号互补，GOA单元的PU节点连接所述GOA单元的输出晶体管的栅极，其中所述输出晶体管的漏极连接所述GOA单元的输出端，用于向所述输出端连接的栅线输出驱动信号。
[0033]由于该方案能够同时检测GOA单元的输入端以及所述GOA单元的至少两个时钟信号端的信号，并在确认所述GOA单元的输入端以及所述GOA单元的至少两个时钟信号端的信号均发生异常时向所述PU节点的复位单元输出控制信号，继而控制复位单元向PU节点输出复位信号，关闭所述GOA单元的输出晶体管，因此能够在GOA的输入信号在一帧中间出现局部丢失时，及时通过复位信号对PU节点复位，关闭所述GOA单元的输出晶体管，避免GOA输出异常的情况。
【附图说明】
[0034]为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
[0035]图1为本发明的实施例提供的一种GOA信号判断电路的示意性结构图；
[0036]图2为本发明的另一实施例提供的一种GOA信号判断电路的示意性结构图；
[0037]图3为本发明的又一实施例提供的一种GOA信号判断电路的示意性结构图；
[0038]图4为本发明的实施例提供的一种GOA单元的驱动时序状态图；
[0039]图5为本发明的再一实施例提供的一种GOA信号判断电路的示意性结构图；
[0040]图6为本发明的另一实施例提供的一种GOA信号判断电路的示意性结构图；
[0041]图7为本发明的又一实施例提供的一种GOA信号判断电路的示意性结构图；
[0042]图8为本发明的再一实施例提供的一种GOA信号判断电路的示意性结构图；
[0043]图9为本发明的另一实施例提供的一种GOA信号判断电路的示意性结构图；
[0044]图10为本发明的又一实施例提供的一种GOA信号判断电路的示意性结构图。
【具体实施方式】
[0045]下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
[0046]本发明所有实施例中采用的晶体管均可以为薄膜晶体管或场效应管或其他特性相同的器件，根据在电路中的作用本发明的实施例所采用的晶体管主要为开关晶体管。由于这里采用的开关晶体管的源极、漏极是对称的，所以其源极、漏极是可以互换的。在本发明实施例中，为区分晶体管除栅极之外的两极，将其中源极称为第一端，漏极称为第二端。按附图中的形态规定晶体管的中间端为栅极、信号输入端为源极、信号输出端为漏极。此外本发明实施例所采用的开关晶体管包括P型开关晶体管和N型开关晶体管两种。
[0047]参照图1所示，本发明的实施例提供一种GOA信号判断电路，包括:
[0048]连接GOA单元的输入端input、G0A单元的至少两个时钟信号端CLK(CLK1和CLK2)及GOA单元中PU节点的复位单元res的控制端Tot-RST; GOA信号判断电路用于检测GOA单元的输入端input以及GOA单元的至少两个时钟信号端CLK(CLK1和CLK2)的信号；当确认GOA单元的输入端input以及GOA单元的至少两个时钟信号端CLK(CLK1和CLK2)的信号均发生异常时向PU节点的复位单元res输出控制信号，以控制复位单元res向PU节点输出复位信号，关闭GOA单元的输出晶体管Tup ；
[0049]其中，至少两个时钟信号端中至少存在一对时钟信号端输入的信号互补，GOA单元的PU节点连接GOA单元的输出晶体管Tup的栅极，其中输出晶体管Tup的漏极连接GOA单元的输出端out，用于向输出端OUt连接的栅线输出驱动信号。
[0050]参照图1所示，还提供了一种GOA单元，其中该GOA单元包含两个时钟信号端CLKl和CLK2，两个电平端Vl和V2，一个节点控制单元，和两个下拉晶体管Tdwl和Tdw2，其中，节点控制单元连接节点PDl和PD2，Tdwl栅极连接节点HH，Tdw2栅极连接节点H)2，Tdwl的源极连接out，Tdw2源极连接out，TdwI和Tdw2的漏极连接低电平端Vss，其中，图1中示出的GOA单元仅仅是一种示例，可以理解的是，只要包含输入端input、至少两个信号互补的时钟信号端CLKI和CLK2及PU节点的GOA单元均适用本申请的GOA信号判断电路。其中时钟信号端CLKI和CLK2输入的信号互补，意思是两者输入的信号在相位上相反，由于只采用一个CLK驱动的GOA单元CLK信号正常情况下包含一定比例的占空比，S卩CLK由高电平和低电平周期性交替组成，示例性的若在低电平状态下为CLK信号消失，由于低电平也是正常的时序，则本申请的实施例提供的GOA信号判断电路并不能正常进行GOA驱动信号丢失判断，因此本申请的实施例适用于至少包含两个可以互补的时钟信号端CLKl和CLK2的GOA单元，此时才能出现由于CLKl和CLK2异常，同时消失的情况。此外可以理解的是，上述的复位单元res可以包含一个晶体管，其中该晶体管的栅极作为复位单元res的控制端，该晶体管的栅极的源极连接上述PU节点，该晶体管的栅极的漏极连接低电平，当控制信号控制该晶体管导通时，低电平向PU节点提供上述的复位信号，关闭GOA单元的输出晶体管Tup。
[0051]此外需要说明的是，在一种典型的应用中由于GOA单元输出与驱动时钟信号CLK在每一行的脉冲是对应的，因此栅极驱动电路中的所有GOA电路可以共用GOA信号判断电路，其中input信号为STV信号(帧起始信号)，所有GOA单元的res都连接到同一 GOA驱动信号丢失判断模块的Tot-RST输出端。
[0052]由于该方案能够同时检测检测所述GOA单元的输入端以及所述GOA单元的至少两个时钟信号端的信号，并在确认所述GOA单元的输入端以及所述GOA单元的至少两个时钟信号端的信号均发生异常时向所述PU节点的复位单元输出控制信号，继而控制复位单元向HJ节点输出复位信号，关闭所述GOA单元的输出晶体管，因此能够在GOA的输入信号在一帧中间出现局部丢失时，及时通过复位信号对PU节点复位，关闭所述GOA单元的输出晶体管，避免GOA输出异常的情况。
[0053]以下示例中，以提供的GOA单元包含四个时钟信号端(CLK1、CLK2、CLK3和CLK4为例进行说明)，其中CLKl与CLK3的信号互补，CLK2与CLK4的信号互补。
[0054]示例性的，参照图2所示，本发明的实施例提供的一种GOA信号判断电路，包括:
[0055 ] GOA信号判断电路包括或非门NOR ；
[0056] GOA单元的输入端input以及GOA单元的至少两个时钟信号端(CLK1、CLK2、CLK3、CLK4)分别连接所述或非门NOR的一个输入端；
[°°57] 所述或非门NOR的输出端连接至所述复位单元res的控制端Tot-RST。
[0058]进一步的，参照图3所示，为避免经过或非门NOR后GOA单元的输入端input以及GOA单元的至少两个时钟信号端(CLK1、CLK2、CLK3和CLK4)的信号衰减造成对复位单元res的控制异常，所述或非门NOR的输出端通过信号放大器L/S连接至所述复位单元res的控制端Tot-RST0
[0059]以图4的驱动时序为例，在GOA单元的输入端input以及GOA单元的至少两个时钟信号端CLK(CLKl、CLK2、CLK3和CLK4)的信号异常消失时间段δΤ(即均为低电平)，或非门NOR对GOA单元的输入端input以及GOA单元的至少两个时钟信号端(CLK1、CLK2、CLK3和CLK4)的信号做或非运算生成控制信号(高电平)向后输出，经信号放大器L/S放大后输出至复位单元res的控制端Tot-RST，复位单元res的晶体管导通将低电平输出至PU节点，关闭GOA单元的输出晶体管Tup，避免GOA单元异常输出。
[0060]示例性的，参照图5所示，本发明的实施例提供的一种GOA信号判断电路，该GOA信号判断电路还连接第一电平端VDD和第二电平端VSS;G0A信号判断电路包括一个上拉单元UP和至少两个下拉单元DW(图中示出了五个下拉单元DWl、DW2、DW3、DW4和DW5)，其中下拉单元DW的数量对应GOA单元的输入端以及GOA单元的至少两个时钟信号端的数量；
[0061 ] 其中所述上拉单元UP连接所述第一电平端VDD和所述复位单元res的控制端Tot-RST，用于在第一电平端VDD的信号控制下将第一电平端VDD的信号输出至复位单元res的控制端 Tot-RST;
[0062]每个下拉单元DW连接GOA单元的输入端input或GOA单元的至少两个时钟信号端CLK中的一个，下拉单元DW还连接所述第二电平端VSS和所述复位单元res的控制端Tot-RST;所述下拉单元DW用于在GOA单元的输入端input的信号控制下，将第二电平端VSS的信号输出至复位单元res的控制端Tot-RST，或者在时钟信号端CLk的信号控制下，将第二电平端VSS的信号输出至复位单元res的控制端Tot-RST。
[0063]示例性的，上拉单元UP包括第一晶体管Tl，第一晶体管Tl的栅极和源极连接第一电平端VDD，第一晶体管Tl的漏极连接复位单元res的控制端Tot-RST;
[0064]下拉单元DW包括第二晶体管T2，第二晶体管T2的栅极连接GOA单元的输入端input或者时钟信号端CLK，第二晶体管T2的源极连接第一晶体管Tl的漏极，第二晶体管T2的漏极连接第二电平端VDD。
[0065]参照图6所示，提供上述图5所述的GOA信号判断电路的具体结构，包括上拉单元UP和下拉单元DWl、0￥2、0胃3、0￥4和0胃5;其中UP包括晶体管Tl、每个下拉单元包含一个晶体管，如图所示DWl包含T2-1、DW2包含T2-2、DW3包含T2-3、DW4包含T2-4、DW5包含T2-5，其中CLKl连接T2-1的栅极、CLK2连接T2-2的栅极、CLK3连接T2-3的栅极、CLK4连接T2-4的栅极、input连接T2-5的栅极，依据上述图5所示的GOA信号判断电路，同时参照图3的驱动时序，在GOA单元的输入端input以及GOA单元的至少两个时钟信号端0^(0^1、0^2、0^3和0^4)的信号异常消失时间段奵(即均为低电平)32-132-232-332-432-5均处于关闭(截止)状态，Tl处于导通状态，将VDD的信号传输至Tot-RST，复位单元res的晶体管导通将低电平输出至HJ节点，关闭GOA单元的输出晶体管Tup，避免GOA单元异常输出。
[0066]进一步的，参照图7所示，GOA信号判断电路还包括电容C，电容C的第一极连接所述复位单元res的控制端Tot-RST，电容C的第二极连接第二电平端VSS。当CLK占空比正常驱动时不能满足所有CLK都不同时为低电平的条件时(示例性的，采用两个反相的时钟信号作为GOA的驱动，并且每个GOA的占空比均小于50% )如图4中的blanking time(消隐时间)，可以在Tot_RST端增加稳压电容，由于电容可以存储保持Tot_RST端的电平，当电容的放电时间大于正常驱动时所有CLK同时为低电平的时间长度时，可以滤除CLK同为低电平的较短时间，避免异常复位GOA。
[0067]示例性的，参照图8所示，本发明的实施例提供的一种GOA信号判断电路，GOA信号判断电路还连接第一电平端VDDo、第二电平端VSS和第三电平端VDDe ；
[0068]GOA信号判断电路包括第一上拉单元UPo、第二上拉单元UPe和至少两个下拉单元DW(图中示出了五个下拉单元DWl、DW2、DW3、DW^PDW5)；
[0069]其中第一上拉单元UPo连接第一电平端VDDo和复位单元res的控制端Tot_RST，用于在第一阶段在第一电平端VDDo的信号控制下将第一电平端VDDo的信号输出至所述复位单元res的控制端Tot_RST ；
[0070]第二上拉单元UPe连接第三电平端VDDe和复位单元res的控制端Tot_RST，用于在第二阶段在第三电平端VDDe的信号控制下将所述第三电平端VDDe的信号输出至所述复位单元res的控制端Tot_RST ；
[OO71 ] 每个下拉单元DW连接GOA单元的输入端input或所述GOA单元的至少两个时钟信号端CLK中的一个，所述下拉单元DW还连接所述第二电平端VSS和所述复位单元res的控制端Tot-RST;所述下拉单元DW用于在所述GOA单元的输入端input的信号控制下，将所述第二电平端VSS的信号输出至所述复位单元res的控制端Tot-RST，或者在所述时钟信号端CLK的信号控制下，将所述第二电平端VSS的信号输出至所述复位单元res的控制端Tot-RST。
[0072]可选的，所述第一上拉单元UPo包括第一晶体管Tl，所述第一晶体管Tl的栅极和源极连接所述第一电平端VDD，所述第一晶体管TI的漏极连接所述复位单元re s的控制端To t_RST ；
[0073]所述第二上拉单元UPe包括第三晶体管T3，所述第三晶体管T3的栅极和源极连接所述第三电平端VDDe，所述第三晶体管T3的漏极连接所述第一晶体管Tl的漏极；
[0074]所述下拉单元DW包括第二晶体管T2，所述第二晶体管T2的栅极连接所述GOA单元的输入端input或者所述时钟信号端CLK，所述第二晶体管T2的源极连接所述第一晶体管Tl的漏极，所述第二晶体管T2的漏极连接所述第二电平端VDD。
[0075]参照图9所示，提供了上述图8所述的GOA信号判断电路的具体结构，包括第一上拉单元1^0、第二上拉单元1]?6和下拉单元0￥1、0￥2、0￥3、0￥4和0胃5;其中1]?0包括晶体管1'1、1]?6包括晶体管T3，每个下拉单元包含一个晶体管，如图所示DWl包含T2-1、DW2包含T2-2、DW3包含T2-3、DW4包含T2-4、DW5包含T2-5，其中CLKl连接T2-1的栅极、CLK2连接T2-2的栅极、CLK3连接T2-3的栅极、CLK4连接T2-4的栅极、input连接T2-5的栅极，依据上述图9所示的GOA信号判断电路，同时参照图4的驱动时序，在GOA单元的输入端input以及GOA单元的至少两个时钟信号端0^(0^1、0^2、0^3和0^4)的信号异常消失时间段61'(即均为低电平)，了2-1、T2-2、T2-3、T2-4、T2-5均处于关闭(截止)状态，其中Tl和T3在第一时段和第二时段组成的周期中交替处于导通状态，将VDDo或VDDe的信号传输至Tot-RST，复位单元res的晶体管导通将低电平输出至PU节点，关闭GOA单元的输出晶体管Tup，避免GOA单元异常输出。并且由于Tl和T3交替处于导通状态减小了阈值电压漂移提高了电路使用寿命。
[0076]进一步的，参照图1O所示，GOA信号判断电路还包括电容C，电容C的第一极连接所述复位单元res的控制端Tot-RST，电容C的第二极连接第二电平端VSS。当CLK占空比正常驱动时不能满足所有CLK都不同时为低电平的条件时(示例性的，采用两个反相的时钟信号作为GOA的驱动，并且每个GOA的占空比均小于50 % )如图4中的blanking time (消隐时间)，可以在To t_RST端增加稳压电容，由于电容可以存储保持To t_RST端的电平，当电容的放电时间大于正常驱动时所有CLK同时为低电平的时间长度时，可以滤除CLK同为低电平的较短时间，避免异常复位GOA。
[0077]本发明的实施例提供一种栅极驱动电路，包括多个级联的GOA单元以及上述任一实施例提供的GOA信号判断电路。
[0078]本发明的实施例还提供一种显示装置，包括上述的栅极驱动电路。
[0079]另外，显示装置可以为:电子纸、手机、平板电脑、电视机、显示器、笔记本电脑、数码相框、导航仪等任何具有显示功能的产品或部件。
[0080]本发明的实施例提供一种GOA驱动信号丢失判断方法，用于上述的GOA信号判断电路，包括如下步骤:
[0081]101、检测GOA单元的输入端以及GOA单元的至少两个时钟信号端的信号；
[0082]102、当确认所述GOA单元的输入端以及所述GOA单元的至少两个时钟信号端的信号均发生异常时向所述GOA单元的PU节点的复位单元输出控制信号，以控制所述复位单元向所述PU节点输出复位信号，关闭所述GOA单元的输出晶体管。
[0083]其中，G0A单元的PU节点连接所述GOA单元的输出晶体管的栅极，其中所述输出晶体管的漏极连接所述GOA单元的输出端，用于向所述输出端连接的栅线输出驱动信号。
[0084]由于该方案能够同时检测检测所述GOA单元的输入端以及所述GOA单元的至少两个时钟信号端的信号，并在确认所述GOA单元的输入端以及所述GOA单元的至少两个时钟信号端的信号均发生异常时向所述PU节点的复位单元输出控制信号，继而控制复位单元向HJ节点输出复位信号，关闭所述GOA单元的输出晶体管，因此能够在GOA的输入信号在一帧中间出现局部丢失时，及时通过复位信号对PU节点复位，关闭所述GOA单元的输出晶体管，避免GOA输出异常的情况。
[0085]以上所述，仅为本发明的【具体实施方式】，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应所述以权利要求的保护范围为准。
【主权项】
1.一种GOA信号判断电路，其特征在于，包括: 连接GOA单元的输入端、所述GOA单元的至少两个时钟信号端及所述GOA单元中PU节点的复位单元的控制端;所述GOA信号判断电路用于检测所述GOA单元的输入端以及所述GOA单元的至少两个时钟信号端的信号；当确认所述GOA单元的输入端以及所述GOA单元的至少两个时钟信号端的信号均发生异常时向所述PU节点的复位单元输出控制信号，以控制所述复位单元向所述PU节点输出复位信号，关闭所述GOA单元的输出晶体管； 其中，所述至少两个时钟信号端中至少存在一对时钟信号端输入的信号互补，GOA单元的PU节点连接所述GOA单元的输出晶体管的栅极，其中所述输出晶体管的漏极连接所述GOA单元的输出端，用于向所述输出端连接的栅线输出驱动信号。2.根据权利要求1所述的GOA信号判断电路，其特征在于，所述GOA信号判断电路包括或非门； 所述GOA单元的输入端以及所述GOA单元的至少两个时钟信号端分别连接所述或非门的一个输入端； 所述或非门的输出端连接至所述复位单元的控制端。3.根据权利要求2所述的GOA信号判断电路，其特征在于，所述或非门的输出端通过信号放大器连接至所述复位单元的控制端。4.根据权利要求1所述的GOA信号判断电路，其特征在于，所述GOA信号判断电路还连接第一电平端和第二电平端； 所述GOA信号判断电路包括一个上拉单元和至少两个下拉单元； 其中所述上拉单元连接所述第一电平端和所述复位单元的控制端，用于在所述第一电平端的信号控制下将所述第一电平端的信号输出至所述复位单元的控制端； 每个所述下拉单元连接GOA单元的输入端或所述GOA单元的至少两个时钟信号端中的一个，所述下拉单元还连接所述第二电平端和所述复位单元的控制端;所述下拉单元用于在所述GOA单元的输入端的信号控制下，将所述第二电平端的信号输出至所述复位单元的控制端，或者在所述时钟信号端的信号控制下，将所述第二电平端的信号输出至所述复位单元的控制端。5.根据权利要求4所述的GOA信号判断电路，其特征在于，所述上拉单元包括第一晶体管，所述第一晶体管的栅极和源极连接所述第一电平端，所述第一晶体管的漏极连接所述复位单元的控制端； 所述下拉单元包括第二晶体管，所述第二晶体管的栅极连接所述GOA单元的输入端或者所述时钟信号端，所述第二晶体管的源极连接所述第一晶体管的漏极，所述第二晶体管的漏极连接所述第二电平端。6.根据权利要求1所述的GOA信号判断电路，其特征在于，所述GOA信号判断电路还连接第一电平端、第二电平端和第三电平端； 所述GOA信号判断电路包括第一上拉单元、第二上拉单元和至少两个下拉单元； 其中所述第一上拉单元连接所述第一电平端和所述复位单元的控制端，用于在第一阶段在所述第一电平端的信号控制下将所述第一电平端的信号输出至所述复位单元的控制端； 所述第二上拉单元连接所述第三电平端和所述复位单元的控制端，用于在第二阶段在所述第三电平端的信号控制下将所述第三电平端的信号输出至所述复位单元的控制端； 每个所述下拉单元连接GOA单元的输入端或所述GOA单元的至少两个时钟信号端中的一个，所述下拉单元还连接所述第二电平端和所述复位单元的控制端;所述下拉单元用于在所述GOA单元的输入端的信号控制下，将所述第二电平端的信号输出至所述复位单元的控制端，或者在所述时钟信号端的信号控制下，将所述第二电平端的信号输出至所述复位单元的控制端。7.根据权利要求6所述的GOA信号判断电路，其特征在于，所述第一上拉单元包括第一晶体管，所述第一晶体管的栅极和源极连接所述第一电平端，所述第一晶体管的漏极连接所述复位单元的控制端； 所述第二上拉单元包括第三晶体管，所述第三晶体管的栅极和源极连接所述第三电平端，所述第三晶体管的漏极连接所述第一晶体管的漏极； 所述下拉单元包括第二晶体管，所述第二晶体管的栅极连接所述GOA单元的输入端或者所述时钟信号端，所述第二晶体管的源极连接所述第一晶体管的漏极，所述第二晶体管的漏极连接所述第二电平端。8.根据权利要求4-7任一项所述的GOA信号判断电路，其特征在于，所述GOA信号判断电路还包括电容，所述电容的第一极连接所述复位单元的控制端，所述电容的第二极连接所述第二电平端。9.一种栅极驱动电路，其特征在于，包括级联的多个GOA单元，以及上述权利要求1-8任一项所述的GOA信号判断电路。10.—种显示装置，其特征在于，包括权利要求9所述的栅极驱动电路。11.一种GOA信号判断方法，其特征在于， 检测GOA单元的输入端以及GOA单元的至少两个时钟信号端的信号； 当确认所述GOA单元的输入端以及所述GOA单元的至少两个时钟信号端的信号均发生异常时向所述GOA单元的PU节点的复位单元输出控制信号，以控制所述复位单元向所述PU节点输出复位信号，关闭所述GOA单元的输出晶体管； 其中，所述至少两个时钟信号端中至少存在一对时钟信号端输入的信号互补，GOA单元的PU节点连接所述GOA单元的输出晶体管的栅极，其中所述输出晶体管的漏极连接所述GOA单元的输出端，用于向所述输出端连接的栅线输出驱动信号。
【文档编号】G09G3/36GK105913822SQ201610465796
【公开日】2016年8月31日
【申请日】2016年6月23日
【发明人】商广良, 姚星, 韩明夫, 韩承佑, 林允植, 吕敬, 黄应龙, 田正牧, 董学, 郑皓亮, 袁丽君, 王志冲, 金志河
【申请人】京东方科技集团股份有限公司