一种移位寄存器、栅极驱动电路及显示面板的制作方法

文档序号:10614054
一种移位寄存器、栅极驱动电路及显示面板的制作方法
【专利摘要】本发明公开了一种移位寄存器、栅极驱动电路及显示面板,该移位寄存器包括:控制模块和输出模块;其中,控制模块用于在第一时钟信号端和信号输入端的控制下,通过第一时钟信号端的信号、参考信号端的信号、信号输入端的信号改变第一节点和第二节点的电位;输出模块用于在第一节点的控制下,将参考信号端的信号通过扫描信号输出端输出,在第二节点的控制下,将第二时钟信号端的信号通过所述扫描信号输出端输出。这样本发明实施例提供的上述移位寄存器可以通过控制模块和输出模块实现扫描信号的正常输出,同时该移位寄存器仅包括控制模块和输出模块,其结构简单功耗低,且有利于实现显示面板的窄边框设计。
【专利说明】
一种移位寄存器、栅极驱动电路及显示面板
技术领域
[0001]本发明涉及显示技术领域,尤其涉及一种移位寄存器、栅极驱动电路及显示面板。
【背景技术】
[0002]目前,随着显示技术的发展,显示面板业竞争越来越激烈,降低显示面板的生产成本成为面板商提高竞争力的首选方案,而为了降低显示面板的生产成本,一般地,相关技术领域的技术人员利用显示面板的边缘搭建栅极驱动电路,栅极驱动电路包括多个移位寄存器,每个移位寄存器对应一条栅线,多个移位寄存器采用级联方式设置,相邻两个移位寄存器之间有逐级传递的触发信号,每个移位寄存器接收到触发信号后,向对应栅线输出栅线扫描信号,并把触发信号输送给下一级单元电路以实现栅极驱动的功能,这样的设计可以省去在显示面板的边框区域单独设置栅极驱动芯片,降低了相关产品的生产成本,提高了显示产品的市场竞争力。
[0003]然而,在现有的显示面板设计中,移位寄存器电路结构一般设置在显示面板的周边区域,占用了较大的边框位置,不利于目前显示领域中对窄边框的需求,且移位寄存器的电路结构相对而言比较复杂,从而导致其功耗较大。窄边框是当前显示屏的一个重要发展方向,通常情况下,显示产品的周边封框胶区域所能缩小的部分已经达到极限,简化移位寄存器的电路结构和优化移位寄存器电路的版图设计成为缩减移位寄存器占用空间宽度的有效方法。目前的移位寄存器的电路结构如图1所示,其中包括8个开关晶体管(T1-T8)和2个电容(Cl和C2),其占用空间宽度仍然比较大。
[0004]因此,如何简化移位寄存器的电路结构,满足显示面板的窄边框设计需求,是本领域技术人员亟待解决的技术问题。

【发明内容】

[0005]本发明实施例提供了一种移位寄存器、栅极驱动电路及显示面板,用以解决现有技术中存在的移位寄存器的结构比较复杂,占用显示面板的边框位置较大的问题。
[0006]本发明实施例提供了一种移位寄存器,包括:控制模块和输出模块;其中,
[0007]所述控制模块的第一输入端和第一控制端分别与第一时钟信号端相连,第二输入端和第二控制端分别与信号输入端相连,第三输入端和第四输入端分别与参考信号端相连,第一输出端与第一节点相连,第二输出端与第二节点相连;所述控制模块用于在所述第一时钟信号端和所述信号输入端的控制下,通过所述第一时钟信号端的信号、所述参考信号端的信号、所述信号输入端的信号改变所述第一节点和所述第二节点的电位;
[0008]所述输出模块的第一输入端与所述参考信号端相连,第二输入端与第二时钟信号端相连,第一控制端与所述第一节点相连,第二控制端与第二节点相连,输出端与扫描信号输出端相连;所述输出模块用于在所述第一节点的控制下,将所述参考信号端的信号通过所述扫描信号输出端输出;在所述第二节点的控制下,将所述第二时钟信号端的信号通过所述扫描信号输出端输出。
[0009]在一种可能的实施方式中,本发明实施例提供的上述移位寄存器中,所述控制模块,包括:第一输入单元、第二输入单元和控制单元;其中,
[0010]所述第一输入单元的输入端和控制端分别与所述第一时钟信号端相连,输出端与所述第一节点相连;所述第一输入单元用于在所述第一时钟信号端的控制下,将所述第一时钟信号端的信号输出到所述第一节点;
[0011]所述第二输入单元的输入端和控制端分别与所述信号输入端相连,输出端与所述第二节点相连;所述第二输入单元用于在所述信号输入端的控制下,将所述信号输入端的信号输出到所述第二节点;
[0012]所述控制单元的第一输入端和第二输入端分别与所述参考信号端相连,第一输出端和第一控制端分别与所述第一节点相连,第二输出端和第二控制端分别与所述第二节点相连;所述控制单元用于在所述第一节点的控制下,将所述参考信号端的信号输出到所述第二节点;在所述第二节点的控制下,将所述参考信号端的信号输出到所述第一节点。
[0013]在一种可能的实施方式中,本发明实施例提供的上述移位寄存器中,所述第一输入单元,包括:第一开关晶体管;
[0014]所述第一开关晶体管的栅极和源极分别与所述第一时钟信号端相连,漏极与所述第一节点相连。
[0015]在一种可能的实施方式中,本发明实施例提供的上述移位寄存器中,所述第二输入单元,包括:第二开关晶体管;
[0016]所述第二开关晶体管的栅极和源极分别与所述信号输入端相连,漏极与所述第二节点相连。
[0017]在一种可能的实施方式中,本发明实施例提供的上述移位寄存器中,所述控制单元,包括:第三开关晶体管和第四开关晶体管;其中,
[0018]所述第三开关晶体管的栅极与所述第一节点相连,源极与所述参考信号端相连,漏极与所述第二节点相连;
[0019]所述第四开关晶体管的栅极与所述第二节点相连,源极与所述参考信号端相连,漏极与所述第一节点相连。
[0020]在一种可能的实施方式中,本发明实施例提供的上述移位寄存器中,所述输出模块,包括:第一输出单元和第二输出单元;其中,
[0021]所述第一输出单元的输入端与所述参考信号端相连,控制端与所述第一节点相连,输出端与所述扫描信号输出端相连;所述第一输出单元用于在所述第一节点的控制下,将所述参考信号端的信号通过所述扫描信号输出端输出;
[0022]所述第二输出单元的输入端与所述第二时钟信号端相连,控制端与所述第二节点相连,输出端与所述扫描信号输出端相连;所述第二输出单元用于在所述第二节点的控制下,将所述第二时钟信号端的信号通过所述扫描信号输出端输出。
[0023]在一种可能的实施方式中,本发明实施例提供的上述移位寄存器中,所述第一输出单元,包括:第五开关晶体管和存储电容;其中,
[0024]所述第五开关晶体管的栅极与所述第一节点相连,源极与所述参考信号端相连,漏极与所述扫描信号输出端相连;
[0025]所述存储电容连接于所述参考信号端与所述第一节点之间。
[0026]在一种可能的实施方式中,本发明实施例提供的上述移位寄存器中,所述第二输出单元,包括:第六开关晶体管;
[0027]所述第六开关晶体管的栅极与所述第二节点相连,源极与所述第二时钟信号端相连,漏极与所述扫描信号输出端相连。
[0028]本发明实施例提供了一种栅极驱动电路,包括级联的多个本发明实施例提供的上述移位寄存器,各所述移位寄存器的扫描信号输出端均向与其对应的栅线输入扫描信号;除最后一级移位寄存器之外,其余每级移位寄存器的扫描信号输出端还向与其相邻的下一级移位寄存器的信号输入端输入触发信号。
[0029]本发明实施例提供了一种显示面板,包括本发明实施例提供的上述栅极驱动电路。
[0030]本发明实施例的有益效果包括:
[0031]本发明实施例提供了一种移位寄存器、栅极驱动电路及显示面板,该移位寄存器包括:控制模块和输出模块;其中,控制模块用于在第一时钟信号端和信号输入端的控制下,通过第一时钟信号端的信号、参考信号端的信号、信号输入端的信号改变第一节点和第二节点的电位;输出模块用于在第一节点的控制下,将参考信号端的信号通过扫描信号输出端输出,在第二节点的控制下,将第二时钟信号端的信号通过所述扫描信号输出端输出。这样本发明实施例提供的上述移位寄存器可以通过控制模块和输出模块实现扫描信号的正常输出,同时该移位寄存器仅包括控制模块和输出模块,其结构简单功耗低,且有利于实现显示面板的窄边框设计。
【附图说明】
[0032]图1为现有技术的移位寄存器的电路结构示意图;
[0033]图2-图4分别为本发明实施例提供的移位寄存器的结构示意图;
[0034]图5为本发明实施例提供的移位寄存器的工作时序示意图;
[0035]图6为本发明实施例提供的栅极驱动电路的结构示意图。
【具体实施方式】
[0036]下面结合附图,对本发明实施例提供的移位寄存器、栅极驱动电路及显示面板的【具体实施方式】进行详细的说明。
[0037]本发明实施例提供了一种移位寄存器,如图2所示,可以包括:控制模块01和输出模块02;其中,
[0038]控制模块01的第一输入端和第一控制端分别与第一时钟信号端CLKl相连,第二输入端和第二控制端分别与信号输入端Input相连,第三输入端和第四输入端分别与参考信号端VGH相连,第一输出端与第一节点Pl相连,第二输出端与第二节点P2相连;控制模块01用于在第一时钟信号端CLKl和信号输入端Input的控制下,通过第一时钟信号端CLKl的信号、参考信号端VGH的信号、信号输入端Input的信号改变第一节点Pl和所述第二节点P2的电位;输出模块02的第一输入端与参考信号端VGH相连,第二输入端与第二时钟信号端CLK2相连,第一控制端与第一节点Pl相连,第二控制端与第二节点P2相连,输出端与扫描信号输出端Out相连;输出模块02用于在第一节点Pl的控制下,将参考信号端VGH的信号通过扫描信号输出端Out输出;在第二节点P2的控制下,将第二时钟信号端CLK2的信号通过扫描信号输出端Out输出。
[0039]本发明实施例提供的而上述移位寄存器可以通过控制模块和输出模块实现扫描信号的正常输出,同时该移位寄存器仅包括控制模块和输出模块,其结构简单功耗低,且有利于实现显示面板的窄边框设计。
[0040]在具体实施时,本发明实施例提供的上述移位寄存器中,如图3所示,控制模块01可以包括:第一输入单元011、第二输入单元012和控制单元013;其中,第一输入单元011的输入端和控制端分别与第一时钟信号端CLKl相连,输出端与第一节点Pl相连;第一输入单元011用于在第一时钟信号端CLKl的控制下,将第一时钟信号端CLKl的信号输出到第一节点Pl;第二输入单元012的输入端和控制端分别与信号输入端Input相连,输出端与第二节点P2相连;第二输入单元012用于在信号输入端Input的控制下,将信号输入端Input的信号输出到第二节点P2;控制单元013的第一输入端和第二输入端分别与参考信号端VGH相连,第一输出端和第一控制端分别与第一节点Pl相连,第二输出端和第二控制端分别与第二节点P2相连;控制单元013用于在第一节点Pl的控制下,将参考信号端VGH的信号输出到第二节点P2;在第二节点P2的控制下,将参考信号端VGH的信号输出到第一节点P1。
[0041]具体地,本发明实施例提供的上述移位寄存器中,控制模块可以包括第一输入单、第二输入单元和控制单元,其中,第一输入单元可以在第一时钟信号端的控制下将第一时钟信号端的信号输出到第一节点;第二输入单元可以在信号输入端的控制下将信号输入端的信号输出到第二节点;控制单元可以在第一节点的控制下,将参考信号端的信号输出到第二节点,在第二节点的控制下,将参考信号端的信号输出到第一节点。从而可以实现控制模块在对应控制信号端的控制下,改变第一节点和第二节点的电位。
[0042]在具体实施时,本发明实施例提供的上述移位寄存器中,如图4所示,第一输入单元011可以包括:第一开关晶体管Ml;第一开关晶体管Ml的栅极和源极分别与第一时钟信号端CLKl相连,漏极与第一节点Pl相连。具体地,第一开关晶体管可以在第一时钟信号端的控制下导通,导通的第一开关晶体管可以将第一时钟信号端的信号输出到第一节点。
[0043]在具体实施时,本发明实施例提供的上述移位寄存器中,如图4所示,第二输入单元012可以包括:第二开关晶体管M2;第二开关晶体管M2的栅极和源极分别与信号输入端Input相连,漏极与第二节点P2相连。具体地,第二开关晶体管可以在信号输入端的控制下导通,导通的第二开关晶体管可以将信号输入端的信号输出到第二节点。
[0044]在具体实施时,本发明实施例提供的上述移位寄存器中,如图4所示,控制单元013可以包括:第三开关晶体管M3和第四开关晶体管M4;其中,第三开关晶体管M3的栅极与第一节点Pl相连,源极与参考信号端VGH相连,漏极与第二节点P2相连;第四开关晶体管M4的栅极与第二节点P2相连,源极与参考信号端VGH相连,漏极与第一节点Pl相连。具体地,第三开关晶体管可以在第一节点的控制下导通,导通的第三开关晶体管可以将参考信号端的信号输出到第二节点;第四开关晶体管可以在第二节点的控制下导通,导通的第四开关晶体管可以将参考信号端的信号输出到第一节点。
[0045]在具体实施时,本发明实施例提供的上述移位寄存器中,如图3所示,输出模块02可以包括:第一输出单元021和第二输出单元022;其中,第一输出单元021的输入端与参考信号端VGH相连,控制端与第一节点Pl相连,输出端与扫描信号输出端Out相连;第一输出单元021用于在第一节点Pl的控制下,将参考信号端VGH的信号通过扫描信号输出端Out输出;第二输出单元022的输入端与第二时钟信号端CLK2相连,控制端与第二节点P2相连,输出端与扫描信号输出端Out相连;第二输出单元022用于在第二节点P2的控制下,将第二时钟信号端CLK2的信号通过扫描信号输出端Out输出。
[0046]具体地,本发明实施例提供的上述移位寄存器中,输出模块可以包括第一输出单元和第二输出单元,其中,第一输出单元可以在第一节点的控制下,将参考信号端的信号通过扫描信号输出端输出;第二输出单元可以在第二节点的控制下,将第二时钟信号端的信号通过扫描信号输出端输出。这样输出模块可以在对应控制端的控制下,通过第一输出单元输出参考信号端的信号或通过第二输出单元输出第二时钟信号端的信号,从而实现扫描信号的正常输出。
[0047]在具体实施时,本发明实施例提供的上述移位寄存器中,如图4所示,第一输出单元021可以包括:第五开关晶体管M5和存储电容C;其中,第五开关晶体管M5的栅极与第一节点Pl相连,源极与参考信号端VGH相连,漏极与扫描信号输出端Out相连;存储电容C连接于参考信号端VGH与第一节点Pl之间。具体地,第五开关晶体管可以在第一节点的控制下导通,导通的第五开关晶体管可以将参考信号端的信号输出到扫描信号输出端;存储电容可以在第五开关晶体管导通时维持第一节点的电位。
[0048]在具体实施时,本发明实施例提供的上述移位寄存器中,如图4所示,第二输出单元022可以包括:第六开关晶体管M6;第六开关晶体管M6的栅极与第二节点P2相连,源极与第二时钟信号端CLK2相连,漏极与扫描信号输出端Out相连。体地,第六开关晶体管可以在第二节点的控制下导通,导通的第六开关晶体管可以将第二时钟信号端的信号输出到扫描信号输出端。
[0049]需要说明的是本发明上述实施例中提到的开关晶体管可以是薄膜晶体管(TFT,Thin Film Transistor),也可以是金属氧化物半导体场效应管(MOS,Metal OxideSemiconductor),在此不做限定。在具体实施中,这些晶体管的源极和漏极可以互换,不做具体区分。在描述具体实施例时以薄膜晶体管为例进行说明。
[0050]下面结合图4所示的移位寄存器以及图5所示的图4的输入输出时序图,对本发明实施例提供的移位寄存器的工作过程作以描述,其中图4所示的移位寄存器中的开关晶体管以P型晶体管为例进行说明。具体地,选取如图5所示的输入输出时序图中的tl?t3三个阶段。下述描述中以I表示高电平信号,O表示低电平信号。
[0051 ]在tl阶段,Input = I,CLK1 =0,CLK2 = I ,VGH= I。由于CLKl =0,因此第一开关晶体管Ml导通,导通的第一开关晶体管Ml可以将第一时钟信号端CLKl的信号输出到第一节点Pl;由于CLK1 = 0,因此第一节点Pl的电位被拉低,使得第三开关晶体管M3和第五开关晶体管M5导通;导通的第五开关晶体管M5将参考信号端VGH的信号通过扫描信号输出端Out输出,即扫描信号输出端Out输出高电平信号;导通的第三开关晶体管M3将参考信号端VGH的信号输出到第二节点P2,使得第二节点P2的电位被拉高,使得第四开关晶体管M4和第六开关晶体管M6截止。
[0052]在t2阶段,Input = O,CLKI = I, CLK2 = I,VGH= I。由于Input = 0,因此第二开关晶体管M2导通,导通的第二开关晶体管M2可以将信号输入端Input的信号输出到第二节点P2;由于Input = O,因此第二节点P2的电位被拉低,使得第四开关晶体管M4和第六开关晶体管M6导通;导通的第四开关晶体管M4将参考信号端VGH的信号输出到第一节点P1,使得第一节点Pl的电位被拉高,使得第三开关晶体管M3和第五开关晶体管M5截止;导通的第六开关晶体管M6将第二时钟信号端CLK2的信号输出到扫描信号输出端Out,此时CLK2 = I,因此扫描信号输出端Out输出高电平信号。
[0053]在t3阶段,Input= I ,CLKl = I,CLK2 = 0,VGH= I。由于Input = I ,CLKl = I,因此,第一开关晶体管Ml和第二开关晶体管M2截止,第一节点Pl和第二节点P2维持上一阶段的电位,即此阶段第一节点Pl的电位仍为高电位,使得第三开关晶体管M3和第五开关晶体管M5截止;第二节点P2的电位仍为低电位,使得第四开关晶体管M4和第六开关晶体管M6导通;导通的第四开关晶体管M4将参考信号端VGH的信号输出到第一节点Pl,进一步维持第一节点Pl的高电位;导通的第六开关晶体管M6将第二时钟信号端CLK2的信号输出到扫描信号输出端Out,此时CLK2 = 0,因此扫描信号输出端Out输出低电平信号。
[0054]基于同一发明构思,本发明实施例提供了一种栅极驱动电路,包括级联的多个本发明实施例提供的上述移位寄存器,各移位寄存器的扫描信号输出端均向与其对应的栅线输入扫描信号;除最后一级移位寄存器之外,其余每级移位寄存器的扫描信号输出端还向与其相邻的下一级移位寄存器的信号输入端输入触发信号。
[0055]具体地,为了方便说明,图6中仅示出了八个移位寄存器,分别为第I级移位寄存器、第2级移位寄存器、第3级移位寄存器、第4级移位寄存器、第N-3级移位寄存器、第N-2级移位寄存器、第N-1级移位寄存器、第N级移位寄存器。其中,除第N级移位寄存器外,其余每级移位寄存器的扫描信号输出端Out不仅向与其连接的栅线输出栅开启信号,还向与其相邻的下一级移位寄存器的信号输入端输入触发信号。另外,本发明实施例提供的栅极驱动电路包括三个时钟信号,每一级移位寄存器仅使用其中的两个时钟信号。具体地,第一级移位寄存器使用三个时钟信号中的CLKl和CLK2;第二级移位寄存器使用三个时钟信号中的CLK2和CLK3;第三级移位寄存器使用三个时钟信号中的CLK3和CLK1;这样以相邻的三个移位寄存器为一组,重复上述三个时钟信号的使用方法。此外,本发明实施例提供的栅极驱动电路使用的时钟信号的占空比为33 %,以便实现移位寄存器的移位寄存功能。
[0056]基于同一发明构思,本发明实施例提供了一种显示面板,包括本发明实施例提供的上述栅极驱动电路。该显示面板可以应用于手机、平板电脑、电视机、显示器、笔记本电脑、数码相框、导航仪等任何具有显示功能的产品或部件。由于该显示面板解决问题的原理与栅极驱动电路相似,因此该显示面板的实施可以参见上述栅极驱动电路的实施,重复之处不再赘述。
[0057]本发明实施例提供了一种移位寄存器、栅极驱动电路及显示面板,该移位寄存器包括:控制模块和输出模块;其中,控制模块用于在第一时钟信号端和信号输入端的控制下,通过第一时钟信号端的信号、参考信号端的信号、信号输入端的信号改变第一节点和第二节点的电位;输出模块用于在第一节点的控制下,将参考信号端的信号通过扫描信号输出端输出,在第二节点的控制下,将第二时钟信号端的信号通过所述扫描信号输出端输出。这样本发明实施例提供的上述移位寄存器可以通过控制模块和输出模块实现扫描信号的正常输出,同时该移位寄存器仅包括控制模块和输出模块,其结构简单功耗低,且有利于实现显示面板的窄边框设计。
[0058]显然,本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样,倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内,则本发明也意图包含这些改动和变型在内。
【主权项】
1.一种移位寄存器,其特征在于,包括:控制模块和输出模块;其中, 所述控制模块的第一输入端和第一控制端分别与第一时钟信号端相连,第二输入端和第二控制端分别与信号输入端相连,第三输入端和第四输入端分别与参考信号端相连,第一输出端与第一节点相连,第二输出端与第二节点相连;所述控制模块用于在所述第一时钟信号端和所述信号输入端的控制下,通过所述第一时钟信号端的信号、所述参考信号端的信号、所述信号输入端的信号改变所述第一节点和所述第二节点的电位; 所述输出模块的第一输入端与所述参考信号端相连,第二输入端与第二时钟信号端相连,第一控制端与所述第一节点相连,第二控制端与第二节点相连,输出端与扫描信号输出端相连;所述输出模块用于在所述第一节点的控制下,将所述参考信号端的信号通过所述扫描信号输出端输出;在所述第二节点的控制下,将所述第二时钟信号端的信号通过所述扫描信号输出端输出。2.如权利要求1所述的移位寄存器,其特征在于,所述控制模块,包括:第一输入单元、第二输入单元和控制单元;其中, 所述第一输入单元的输入端和控制端分别与所述第一时钟信号端相连,输出端与所述第一节点相连;所述第一输入单元用于在所述第一时钟信号端的控制下,将所述第一时钟信号端的信号输出到所述第一节点; 所述第二输入单元的输入端和控制端分别与所述信号输入端相连,输出端与所述第二节点相连;所述第二输入单元用于在所述信号输入端的控制下,将所述信号输入端的信号输出到所述第二节点; 所述控制单元的第一输入端和第二输入端分别与所述参考信号端相连,第一输出端和第一控制端分别与所述第一节点相连,第二输出端和第二控制端分别与所述第二节点相连;所述控制单元用于在所述第一节点的控制下,将所述参考信号端的信号输出到所述第二节点;在所述第二节点的控制下,将所述参考信号端的信号输出到所述第一节点。3.如权利要求2所述的移位寄存器,其特征在于,所述第一输入单元,包括:第一开关晶体管; 所述第一开关晶体管的栅极和源极分别与所述第一时钟信号端相连,漏极与所述第一节点相连。4.如权利要求2所述的移位寄存器,其特征在于,所述第二输入单元,包括:第二开关晶体管; 所述第二开关晶体管的栅极和源极分别与所述信号输入端相连,漏极与所述第二节点相连。5.如权利要求2所述的移位寄存器,其特征在于,所述控制单元,包括:第三开关晶体管和第四开关晶体管;其中, 所述第三开关晶体管的栅极与所述第一节点相连,源极与所述参考信号端相连,漏极与所述第二节点相连; 所述第四开关晶体管的栅极与所述第二节点相连,源极与所述参考信号端相连,漏极与所述第一节点相连。6.如权利要求1-5任一项所述的移位寄存器,其特征在于,所述输出模块,包括:第一输出单元和第二输出单元;其中, 所述第一输出单元的输入端与所述参考信号端相连,控制端与所述第一节点相连,输出端与所述扫描信号输出端相连;所述第一输出单元用于在所述第一节点的控制下,将所述参考信号端的信号通过所述扫描信号输出端输出; 所述第二输出单元的输入端与所述第二时钟信号端相连,控制端与所述第二节点相连,输出端与所述扫描信号输出端相连;所述第二输出单元用于在所述第二节点的控制下,将所述第二时钟信号端的信号通过所述扫描信号输出端输出。7.如权利要求6所述的移位寄存器,其特征在于,所述第一输出单元,包括:第五开关晶体管和存储电容;其中, 所述第五开关晶体管的栅极与所述第一节点相连,源极与所述参考信号端相连,漏极与所述扫描信号输出端相连; 所述存储电容连接于所述参考信号端与所述第一节点之间。8.如权利要求6所述的移位寄存器,其特征在于,所述第二输出单元,包括:第六开关晶体管; 所述第六开关晶体管的栅极与所述第二节点相连,源极与所述第二时钟信号端相连,漏极与所述扫描信号输出端相连。9.一种栅极驱动电路,其特征在于,包括级联的多个如权利要求1-8任一项所述的移位寄存器,各所述移位寄存器的扫描信号输出端均向与其对应的栅线输入扫描信号;除最后一级移位寄存器之外,其余每级移位寄存器的扫描信号输出端还向与其相邻的下一级移位寄存器的信号输入端输入触发信号。10.—种显示面板,其特征在于,包括如权利要求9所述栅极驱动电路。
【文档编号】G09G3/20GK105976749SQ201610545458
【公开日】2016年9月28日
【申请日】2016年7月12日
【发明人】王强
【申请人】京东方科技集团股份有限公司, 北京京东方显示技术有限公司
再多了解一些
网友询问留言 已有0条留言
  • 还没有人留言评论。精彩留言会获得点赞!
1