栅极驱动电路及其驱动方法和显示装置的制造方法
【专利摘要】本发明公开了一种栅极驱动电路及其驱动方法和显示装置。该栅极驱动电路包括：第一栅极驱动子电路和第二栅极驱动子电路；所述第一栅极驱动子电路用于在第一工作状态时驱动；所述第二栅极驱动子电路用于在第二工作状态时驱动。本发明提高了栅极驱动电路的产品良率。
【专利说明】
栅极驱动电路及其驱动方法和显示装置
技术领域
[0001]本发明涉及显示技术领域，特别涉及一种栅极驱动电路及其驱动方法和显示装置。
【背景技术】
[0002]随着液晶显示装置在生活中的广泛应用，高分辨率与窄边框成为了目前液晶显示装置的发展潮流。液晶显示装置的驱动技术主要包括数据驱动技术和栅极驱动技术，其中，栅极驱动技术可以使液晶显示装置实现高分辨率和窄边框显示。
[0003]其中，栅极驱动(Gate Driver on Array，简称:GOA)电路是栅极驱动技术的重要部件。栅极驱动电路可包括多个级联的移位寄存器，每个移位寄存器可与一根栅线对接，通过栅极驱动电路向栅线输入信号，从而实现像素的逐行扫描。与传统设计相比，栅极驱动电路可以使得液晶显示装置的成本更低，同时减少了一道工序，提高了产量。
[0004]现有技术中，栅极驱动电路的产品良率较低。
【发明内容】
[0005]本发明提供一种栅极驱动电路及其驱动方法和显示装置，用于提高栅极驱动电路的广品良率。
[0006]为实现上述目的，本发明提供了一种栅极驱动电路，包括:第一栅极驱动子电路和第二栅极驱动子电路；
[0007]所述第一栅极驱动子电路用于在第一工作状态时驱动；
[0008]所述第二栅极驱动子电路用于在第二工作状态时驱动。
[0009]可选地，所述第一工作状态为所述第一栅极驱动子电路未发生不良，所述第二工作状态为所述第一栅极驱动子电路发生不良；
[0010]所述第一栅极驱动子电路具体用于在所述第一栅极驱动子电路未发生不良时进行驱动；
[0011]所述第二栅极驱动子电路具体用于在第一栅极驱动子电路发生不良而停止驱动时进行驱动。
[0012]可选地，所述第一栅极驱动子电路和所述第二栅极驱动子电路均包括多个级联的移位寄存器，所述第一栅极驱动子电路和所述第二栅极驱动子电路中对应的移位寄存器的输出信号端连接。
[0013]可选地，停止驱动的第一栅极驱动子电路中移位寄存器的时钟信号端加载高电平信号，停止驱动的第一栅极驱动子电路中移位寄存器的其余信号端加载低电平信号;或者，
[0014]停止驱动的第一栅极驱动子电路中移位寄存器的时钟信号端加载时钟信号，停止驱动的第一栅极驱动子电路中移位寄存器的其余信号端加载低电平信号。
[0015]可选地，每个所述移位寄存器均包括第一开关管；
[0016]所述第一开关管的控制极和输入信号端连接，所述第一开关管的第一极和第一电源连接，所述第一开关管的第二极和上拉节点连接。
[0017]可选地，还包括:检测电路和切换电路；
[0018]所述检测电路用于接收所述第一栅极驱动子电路发生不良时输出的异常信号，根据异常信号生成启动信号，并将启动信号输出至切换电路；
[0019]所述切换电路用于根据启动信号启动，并向所述第一栅极驱动子电路输出切换信号和向所述第二栅极驱动子电路输出切换信号；
[0020]所述第一栅极驱动子电路具体用于根据切换信号停止驱动；
[0021 ]所述第二栅极驱动子电路具体用于根据切换信号进行驱动。
[0022]可选地，所述第一栅极驱动子电路和所述第二栅极驱动子电路均包括多个级联的移位寄存器，所述第一栅极驱动子电路和所述第二栅极驱动子电路中对应的移位寄存器的输出信号端连接，所述第一栅极驱动子电路中的最后一行移位寄存器的输出信号端与所述检测电路的输入信号端连接；
[0023]所述切换电路包括多个级联的移位寄存器，所述切换电路的第一行移位寄存器的输入信号端和所述检测电路的输出信号端连接，所述切换电路的最后一行移位寄存器的输出信号端和所述第二栅极驱动子电路中的第一行移位寄存器的输入信号端连接，所述切换电路的最后一行移位寄存器的输出信号端和所述第一栅极驱动子电路中第一行移位寄存器的切换信号端连接。
[0024]可选地，所述切换电路中移位寄存器的行数根据两帧显示画面之间的消隐时间确定，以使所述切换电路的最后一行移位寄存器输出的切换信号的时序与所述第二栅极驱动子电路的第一行移位寄存器的帧开启信号的时序相同。
[0025]可选地，所述第一栅极驱动子电路的第一行移位寄存器包括切换开关管，所述切换开关管的控制极连接至所述切换电路中的最后一行移位寄存器的输出信号端，所述切换开关管的第一极连接至上拉节点，所述切换开关管的第二极连接至低电平信号端。
[0026]可选地，所述检测电路为反相器，所述异常信号为低电平信号，所述启动信号为高电平信号。
[0027]为实现上述目的，本发明提供了一种显示装置，包括上述栅极驱动电路。
[0028]为实现上述目的，本发明提供了一种栅极驱动电路的驱动方法，所述栅极驱动电路包括第一栅极驱动子电路和第二栅极驱动子电路；
[0029]所述方法包括:
[0030]所述第一栅极驱动子电路在第一工作状态时驱动；
[0031 ]所述第二栅极驱动子电路在第二工作状态时驱动。
[0032]可选地，所述第一工作状态为所述第一栅极驱动子电路未发生不良，所述第二工作状态为所述第一栅极驱动子电路发生不良；
[0033]所述第一栅极驱动子电路在第一工作状态时驱动包括:所述第一栅极驱动子电路在所述第一栅极驱动子电路未发生不良时进行驱动；
[0034]所述第二栅极驱动子电路在第二工作状态时驱动包括:所述第二栅极驱动子电路在第一栅极驱动子电路发生不良而停止驱动时进行驱动。
[0035]可选地，所述栅极驱动电路还包括检测电路和切换电路；
[0036]所述第二栅极驱动子电路在第一栅极驱动子电路发生不良而停止驱动时进行驱动之前还包括:
[0037]所述检测电路接收所述第一栅极驱动子电路发生不良时输出的异常信号，根据异常信号生成启动信号，并将启动信号输出至切换电路；
[0038]所述切换电路根据启动信号启动，并向所述第一栅极驱动子电路输出切换信号和向所述第二栅极驱动子电路输出切换信号；
[0039]所述第一栅极驱动子电路根据切换信号停止驱动；
[0040]所述第二栅极驱动子电路在第一栅极驱动子电路发生不良而停止驱动时进行驱动包括:所述第二栅极驱动子电路根据切换信号进行驱动。
[0041]本发明具有以下有益效果:
[0042]本发明提供的栅极驱动电路及其驱动方法和显示装置的技术方案中，第一栅极驱动子电路用于在第一工作状态时驱动，第二栅极驱动子电路用于在第二工作状态时驱动，从而提尚了棚■极驱动电路的广品良率。
【附图说明】
[0043]图1为本发明实施例一提供的一种栅极驱动电路的结构示意图；
[0044]图2为图1中移位寄存器的信号端的示意图；
[0045]图3为图1中移位寄存器的结构示意图；
[0046]图4为本发明实施例二提供的一种栅极驱动电路的结构示意图；
[0047]图5为实施例二中反相器的结构不意图；
[0048]图6为图4中切换电路的时序不意图；
[0049]图7为图4中第一栅极驱动子电路的第一行移位寄存器的结构示意图；
[0050]图8为图3中上拉节点的时序图；
[0051]图9为图1中栅极驱动电路输出的驱动信号的时序图；
[0052]图10为本发明实施例四提供的一种栅极驱动电路的驱动方法的流程图；
[0053]图11为本发明实施例五提供的一种栅极驱动电路的驱动方法的流程图。
【具体实施方式】
[0054]为使本领域的技术人员更好地理解本发明的技术方案，下面结合附图对本发明提供的栅极驱动电路及其驱动方法和显示装置进行详细描述。
[0055]图1为本发明实施例一提供的一种栅极驱动电路的结构示意图，如图1所示，栅极驱动电路包括:第一栅极驱动子电路11和第二栅极驱动子电路12。第一栅极驱动子电路11用于在第一工作状态时驱动;第二栅极驱动子电路12用于在第二工作状态时驱动。
[0056]本实施例中，栅极驱动电路可工作于第一工作状态或者第二工作状态下，当栅极驱动电路处于第一工作状态时由第一栅极驱动子电路11进行驱动，当栅极驱动电路处于第二工作状态时由第二栅极驱动子电路12进行驱动，因此第一栅极驱动子电路11和第二栅极驱动子电路12在不同的工作状态时驱动。
[0057]本实施例提供的栅极驱动电路中，第一栅极驱动子电路在第一工作状态时驱动，第二栅极驱动子电路在第二工作状态时驱动，从而提高了栅极驱动电路的产品良率。
[0058]优选地，第一工作状态为第一栅极驱动子电路11未发生不良，第二工作状态为第一栅极驱动子电路11发生不良。当栅极驱动电路处于第一工作状态时，第一栅极驱动子电路11具体用于在第一栅极驱动子电路11未发生不良时进行驱动；当栅极驱动电路处于第二工作状态时，第二栅极驱动子电路12具体用于在第一栅极驱动子电路11发生不良而停止驱动时进行驱动。
[0059]本实施例中，第一工作状态时，第一栅极驱动子电路11为工作栅极驱动子电路，第二栅极驱动子电路12为备用栅极驱动子电路，此时由第一栅极驱动子电路11进行驱动，而第二栅极驱动子电路12未进行驱动;第二工作状态时，第一栅极驱动子电路11停止驱动，备用的第二栅极驱动子电路12开始驱动。
[0060]在设置有本实施例中的栅极驱动电路的显示装置制造完成后，操作人员需要对显示装置进行测试。在操作人员对显示装置进行测试时，栅极驱动电路首先采用第一栅极驱动子电路11进行驱动。若操作人员检测出显示装置显示正常时，则表示第一栅极驱动子电路11未发生不良，继续采用第一栅极驱动子电路11进行驱动。若操作人员检测出显示装置上显示出横纹等不良，则表示第一栅极驱动子电路11发生不良，此时操作人员将第一栅极驱动子电路11停止驱动，并通过人工操作切换为第二栅极驱动子电路12，由第二栅极驱动子电路12进行驱动。
[0061]本实施例中，第一栅极驱动子电路11和第二栅极驱动子电路12均包括多个级联的移位寄存器。如图1所示，第一栅极驱动子电路11包括第I行移位寄存器R1、第2行移位寄存器R2、……、第N行移位寄存器RN，第二栅极驱动子电路12包括第I行移位寄存器R1、第2行移位寄存器R2、……、第N行移位寄存器RN。第一栅极驱动子电路11还包括信号控制器13，信号控制器13用于向每个移位寄存器输出控制信号，例如:控制信号可包括帧开启信号、时钟信号等，此处不再一一列举。第二栅极驱动子电路12还包括信号控制器14，信号控制器14用于向每个移位寄存器输出控制信号，例如:控制信号可包括帧开启信号、时钟信号等，此处不再列举。第一栅极驱动子电路11中，第I行移位寄存器Rl的输入信号端接入帧开启信号，其余行移位寄存器的输入信号端和上一行移位寄存器的输出信号端连接;第一栅极驱动子电路11中，第N行移位寄存器RN的复位信号端接入复位信号，其余行移位寄存器的复位信号端和下一行移位寄存器的输出信号端。第二栅极驱动子电路12中，第I行移位寄存器Rl的输入信号端接入帧开启信号，其余行移位寄存器的输入信号端和上一行移位寄存器的输出信号端连接;第二栅极驱动子电路12中，第N行移位寄存器RN的复位信号端接入复位信号，其余行移位寄存器的复位信号端和下一行移位寄存器的输出信号端。
[0062]本实施例中，第一栅极驱动子电路11和第二栅极驱动子电路12中对应的移位寄存器的输出信号端连接。例如:第一栅极驱动子电路11的第I行移位寄存器Rl与对应的第二栅极驱动子电路12的第I行移位寄存器Rl的输出信号端连接，依此类推，第一栅极驱动子电路11的第N行移位寄存器RN与对应的第二栅极驱动子电路12的第N行移位寄存器RN的输出信号端连接。第一栅极驱动子电路11和第二栅极驱动子电路12的输出信号端之间连接，从而保证了切换到第二栅极驱动子电路12后栅极驱动电路能够正常输出信号。
[0063]图2为图1中移位寄存器的信号端的示意图，如图2所示，图2以第一栅极驱动子电路11的第N行移位寄存器RN与对应的第二栅极驱动子电路12的第N行移位寄存器RN为例进行描述。每个移位寄存器RN包括多个信号端，如图2所示，例如:移位寄存器RN包括输入信号端INPUT、输出信号端0UT、时钟信号端CLK、复位信号端RESET以及电源信号端SW、VDD、VSS、VGL和VGH，如下图3所示，其中，SW为开关电源，VDD为第一电源，VSS为第二电源，VGL为第三电源，VGH为第四电源。需要说明的是:移位寄存器的各个信号端包括但不限于图2中所示的信号端，图2中给出的信号端仅为一种示例，在实际应用中，移位寄存器的各个信号端可根据其实际电路结构进行变更，例如:在移位寄存器中增设帧开启信号端STV。
[0064]当第一栅极驱动子电路11未发生不良时，其移位寄存器的各个信号端接入正常工作信号，并通过输出信号端OUT正常输出信号;此时第二栅极驱动子电路12的移位寄存器的时钟信号端CLK接入高电平信号，输入信号端INPUT、复位信号端RESET以及电源信号端SW、VDD、VSS、VGL和VGH均接入低电平信号，从而保证了第二栅极驱动子电路12不工作。
[0065]当第一栅极驱动子电路11发生不良时，第一栅极驱动子电路11停止驱动，停止驱动的第一栅极驱动子电路11中移位寄存器的时钟信号端CLK加载高电平信号，停止驱动的第一栅极驱动子电路11中移位寄存器的其余信号端加载低电平信号，从而保证了停止驱动的第一栅极驱动子电路11不工作，此时，第二栅极驱动子电路12的各个信号端接入正常工作信号并通过输出信号端OUT正常输出信号。
[0066]当第一栅极驱动子电路11发生不良时，第一栅极驱动子电路11停止驱动，停止驱动的第一栅极驱动子电路11中移位寄存器的时钟信号端CLK加载时钟信号，停止驱动的第一栅极驱动子电路11中移位寄存器的其余信号端加载低电平信号，从而保证了停止驱动的第一栅极驱动子电路11不工作，此时，第二栅极驱动子电路12的各个信号端接入正常工作信号并通过输出信号端OUT正常输出信号。
[0067]图3为图1中移位寄存器的结构示意图，如图3所示，该移位寄存器包括:预充电模块1、复位模块2、上拉控制模块3和放噪模块4，预充电模块I连接至复位模块2和上拉节点PU，复位模块2连接至上拉节点PU、放噪模块4和输出信号端0UT，上拉控制模块3连接至上拉节点PU、放噪模块4和输出信号端OUT，放噪模块4连接至输出信号端OUT。预充电模块I用于在预充电阶段为上拉节点PU充电。放噪模块4用于在触控阶段对输出信号端进行放噪。上拉控制模块3用于在输出阶段将上拉节点PU的电位上拉并通过输出信号端输出驱动信号。复位模块2用于在复位阶段对上拉节点HJ和输出信号端OUT进行复位，以及在放噪阶段对上拉节点PU和输出信号端OUT进行放噪。进一步地，该移位寄存器还包括:补偿模块5，补偿模块5连接至上拉节点PU，补偿模块5用于在触控阶段为上拉节点充电。进一步地，该移位寄存器还包括:下拉控制模块6，下拉控制模块连接至上拉节点F1U和下拉节点F1D，复位模块2还连接至下拉节点F1D。下拉控制模块6用于将下拉节点F1D的电位拉低。
[0068]本实施例中，预充电模块I包括第一开关管Ml，第一开关管Ml的控制极和输入信号端Input连接，第一开关管Ml的第一极和第一电源VDD连接，第一开关管Ml的第二极和上拉节点PU连接。复位模块2包括:第二开关管M2、第四开关管M4、第七开关管M7、第八开关管M8、第九开关管M9和第十开关管M10。第二开关管M2的控制极和复位信号端RESET连接，第二开关管M2的第一极与上拉节点PU连接，第二开关管M2的第二极与第二电源VSS连接;第四开关管M4的控制极与下拉节点PD连接，第四开关管M4的第一极与上拉控制模块3、输出信号端OUT和放躁模块4连接，第四开关管M4的第二极与第三电源VGL和放噪模块4连接;第七开关管M7的控制极与上拉节点PU连接，第七开关管M7的第一极与第八开关管M8的控制极和第九开关管M9的第二极连接，第七开关管M7的第二极与第三电源VGL连接;第八开关管M8的控制极与第九开关管M9的第二极连接，第八开关管M8的第一极与第四电源VGH和第九开关管M9的控制极连接，第八开关管M8的第二极与下拉节点PD连接;第九开关管M9的控制极与第九开关管M9的第一极和第四电源VGH连接;第十开关管MlO的控制极与下拉节点PD连接，第十开关管MlO的第一极与上拉节点PU连接，第十开关管MlO的第二极与第三电源VGL连接。
[0069]本实施例中，上拉控制模块3包括:第三开关管M3和电容Cl。第三开关管M3的控制极与上拉节点PU连接，第三开关管M3的第一极与时钟信号端连接，第三开关管M3的第二极与电容Cl的第二端、输出信号端OUT和放噪模块5连接;电容Cl的第一端与上拉节点PU连接，电容Cl的第二端与输出信号端OUT、复位模块2和放噪模块5连接。
[0070]本实施例中，放噪模块4包括:第五开关管M5，第五开关管M5的控制极与开关电源SW连接，第五开关管M5的第一极与复位模块2、输出信号端OUT和上拉控制模块3连接，第五开关管M5的第二极与复位模块2和第三电源VGL连接。
[0071 ]本实施例中，补偿模块5包括:第十一开关管Ml I和第十二开关管Ml2。第十一开关管Mll的控制极与第十二开关管M12的第二极连接，第十一开关管Mll的第一极与开关电源SW和第十二开关管祖2的第一极连接，第十一开关管Mll的第二极与上拉节点PU连接;第十二开关管M12的控制极与上拉节点PU连接;第十二开关管M12的第一极与开关电源SW连接。
[0072]本实施例中，下拉控制模块6包括:第六开关管M6。第六开关管M6的控制极与上拉节点PU连接，第六开关管M6的第一极与下拉节点PD连接，第六开关管M6的第二极与第三电源VGL连接。
[0073]具体地，第四开关管M4的第一极与第五开关管M5的第一极和第三开关管M3的第二极、电容Cl的第二端和输出信号端OUT连接，第四开关管M4的第二极与第五开关管M5的第二极和第三电源VGL连接。第十开关管MlO的控制极连接至下拉节点H)。第三开关管M3的第二极与第四开关管M4的第一极、第五开关管M5的第一极、电容Cl的第二端和输出信号端OUT连接。电容Cl的第二端与第四开关管M4的第一极、第五开关管M5的第一极和输出信号端OUT连接。
[0074]图3中的移位寄存器的工作模式包括兼容模式，该种模式分为预充电阶段、输出阶段、复位阶段和放噪阶段。
[0075]在预充电阶段，第一开关管Ml在输入信号端Input输出的输入信号的控制下导通，其中，输入信号端Input输出的输入信号为上一行移位寄存器的输出信号端OUT输出的输出信号，上一行移位寄存器的输出信号端OUT输出的输出信号为高电平信号。时钟信号端CLK输出的时钟信号为低电平信号，由于第一开关管Ml导通，因此第一电源VDD通过第一开关管Ml向电容Cl充电，使得上拉节点PU的电压拉高，此时第一电源VDD输出的电压为高电平。第三开关管M3、第六开关管M6和第七开关管M7在PU的电压的控制下导通，此时PU点的电压为高电平。第七开关管M7导通，使得第八开关管M8的控制极的电压为第三电源VGL输出的电压，第八开关管M8在第三电源VGL输出的电压的控制下关闭，此时，第三电源VGL输出的电压为低电平。第六开关管M6导通，使得下拉节点H)的电压为第三电源VGL输出的电压，由于第三电源VGL输出的电压为低电平，因此下拉节点H)的电压为低电平，第四开关管M4和第十开关管MlO在下拉节点PD的电压的控制下关闭。第五开关管M5在开关电源SW输出的电压的控制下关闭，此时开关电源SW输出的电压为低电平。第四开关管M4、第五开关管M5和第十开关管MlO关闭，从而保证了输出信号端OUT的信号稳定性输出。
[0076]在输出阶段，第五开关管M5在开关电源SW输出的电压的控制下关闭，此时开关电源SW输出的电压为低电平。第十二开关管M12在上拉节点PU的电压的控制下导通，则第十一开关管M11在开关电源SW输出的电压的控制下关闭。此时，第一开关管MI在输入信号端Input输出的输入信号的控制下关闭，其中，输入信号端Input输出的输入信号为上一行移位寄存器的输出信号端OUT输出的输出信号，上一行移位寄存器的输出信号端OUT输出的输出信号为低电平信号。上拉节点PU的电压保持高电平，因此第三开关管M3在上拉节点PU的电压的控制下保持导通。此时，由于时钟输出信号端CLK输出的时钟信号为高电平，因此上拉节点PU的电压在自举效应(bootstrapping)的作用下电压被放大，最后实现向输出信号端OUT传输驱动信号，以供输出信号端OUT输出驱动信号。此时，第六开关管M6和第七开关管M7在PU点的电压的控制下仍然处于导通状态，使得第四开关管M4和第十开关管MlO仍然处于关闭状态，而第五开关管M5在开关电源SW输出的电压的控制下仍然处于关闭状态，从而保证了输出信号端OUT的信号稳定性输出。
[0077]在复位阶段，第二开关管M2在复位信号端RESET输出的复位信号的控制下导通，其中，复位信号端RESET输出的复位信号为下一级移位寄存器的输出信号端OUT输出的输出信号，下一级移位寄存器的输出信号端OUT输出的输出信号为高电平信号。第二开关管M2导通后，上拉节点PU的电压在第二电源VSS输出的电压的影响下被拉低至第二电源VSS输出的电压，此时由于第二电源VSS输出的电压为低电平，则上拉节点PU的电压为低电平，从而使得第三开关管M3、第六开关管M6和第七开关管M7关闭。第九开关管M9和第八开关管M8在第四电源VGH输出的电压的控制下导通，第四电源VGH输出的电压为高电平，从而使得下拉节点ro的电压被拉高，下拉节点H)的电压为高电平。第四开关管M4和第十开关管MlO在下拉节点ro的控制下导通，以将上拉节点PU的电压通过第十开关管MlO拉低至第三电源VGL输出的电压以及将输出信号端OUT的电压通过第四开关管M4拉低至第三电源VGL输出的电压，第三电源VGL输出的电压为低电平。
[0078]在放噪阶段，输出信号端OUT无信号输出，第一开关管Ml保持关闭状态。第八开关管M8和第九开关管M9保持导通状态，使得下拉节点PD的电压在输出信号端OUT无信号输出时保持高电平，第四开关管M4和第十开关管MlO导通，第十开关管MlO不断对上拉节点PU进行放噪，第四开关管M4不断对输出信号端OUT进行放噪，上述放噪过程可使得由时钟信号端产生的親合噪声(Coupling Noise)得以消除，从而保证了信号输出的稳定性。
[0079]在下一帧画面显示到来之前，该栅极移位寄存器一直重复放噪阶段不断进行放噪处理。在当前帧画面显示结束到下一帧画面到来之前，即:场消隐(V-Blank)阶段，第五开关管M5在开关电源SW输出的电压的控制下导通，对输出信号端OUT进行放噪，此时开关电源SW输出的电压为高电平。但由于该上拉节点PU的电压为低电平，则第十二开关管M12在上拉节点PU的电压的控制下关闭，以使第十一开关管Mll也关闭。其中，当需要执行触控功能时，还可在场消隐阶段实现触控过程，由于场消隐阶段不断对输出信号端OUT进行放噪，因此可避免输出信号端输出的驱动信号对触控信号的干扰。由上述内容可知，兼容模式可以用于场消隐阶段进行触控的场消隐模式。此外，当显示装置不执行上述触控阶段时，兼容模式还可以用于不进行触控的显示模式。综上，兼容模式可兼容显示模式和场消隐模式，因此该兼容模式可兼容传统的栅极驱动模式和内嵌式触控的场消隐的栅极驱动模式。
[0080]图3中的移位寄存器的工作模式还包括行消隐(H-Blank)模式，该种模式包括预充电阶段、触控阶段、输出阶段、复位阶段和放噪阶段。
[0081]在预充电阶段，第一开关管Ml在输入信号端Input输出的输入信号的控制下导通，其中，输入信号端Input输出的输入信号为上一行移位寄存器的输出信号端OUT输出的输出信号，上一行移位寄存器的输出信号端OUT输出的输出信号为高电平信号。时钟信号端输出的时钟信号CLK为低电平信号，由于第一开关管Ml导通，因此第一电源VDD通过第一开关管Ml向电容Cl充电，使得上拉节点PU的电压拉高，此时第一电源VDD输出的电压为高电平。第三开关管M3、第六开关管M6和第七开关管M7在PU的电压的控制下导通，此时PU点的电压为高电平。第七开关管M7导通，使得第八开关管M8的控制极的电压为第三电源VGL输出的电压，第八开关管M8在第三电源VGL输出的电压的控制下关闭，此时，第三电源VGL输出的电压为低电平。第六开关管M6导通，使得下拉节点H)的电压为第三电源VGL输出的电压，由于第三电源VGL输出的电压为低电平，因此下拉节点H)的电压为低电平，第四开关管M4和第十开关管MlO在下拉节点PD的电压的控制下关闭。第五开关管M5在开关电源SW输出的电压的控制下关闭，此时开关电源SW输出的电压为低电平。第四开关管M4、第五开关管M5和第十开关管MlO关闭，从而保证了输出信号端OUT的信号稳定性输出。
[0082]在触控阶段，S卩:行消隐阶段时，上拉节点PU的电压继续保持高电压，第十二开关管M12在上拉节点PU的电压的控制下导通，开关电源SW输出的电压为高电平，第十一开关管Ml I在开关电源SW输出的电压的控制下导通。开关电源SW输出的电压为高电平，第五开关管M5在开关电源SW输出的电压的控制下导通，对输出信号端OUT进行放噪，使得输出信号端OUT无驱动信号输出，避免了驱动信号对触控信号的干扰，从而保证了触控功能。由于第十一开关管Mll导通，因此开关电源SW可对上拉节点PU进行补充充电，使得上拉节点PU的电压处于高电平并且不会降低。由于开关电源SW仅通过第十一开关管Mll—个开关管对上拉节点PU进行充电，从而导致补偿模块的充电效果好。上拉节点HJ进行补充充电之后，使得上拉节点PU的电压处于高电平并且不会降低。同时由于其它行对应的移位寄存器中的上拉节点PU的电压均处于低电平，因此不会影响其它行对应的移位寄存器的后续工作。
[0083]在输出阶段，第五开关管M5在开关电源SW输出的电压的控制下关闭，此时开关电源SW输出的电压为低电平。第十二开关管M12在上拉节点PU的电压的控制下导通，则第十一开关管M11在开关电源SW输出的电压的控制下关闭。此时，第一开关管MI在输入信号端Input输出的输入信号的控制下关闭，其中，输入信号端Input输出的输入信号为上一行移位寄存器的输出信号端OUT输出的输出信号，上一行移位寄存器的输出信号端OUT输出的输出信号为低电平信号。上拉节点PU的电压保持高电平，因此第三开关管M3在上拉节点PU的电压的控制下保持导通。此时，由于时钟输出信号端CLK输出的时钟信号为高电平，因此上拉节点PU的电压在自举效应(bootstrapping)的作用下电压被放大，最后实现向输出信号端OUT传输驱动信号，以供输出信号端OUT输出驱动信号。此时，第六开关管M6和第七开关管M7在PU点的电压的控制下仍然处于导通状态，使得第四开关管M4和第十开关管MlO仍然处于关闭状态，而第五开关管M5在开关电源SW输出的电压的控制下仍然处于关闭状态，从而保证了输出信号端OUT的信号稳定性输出。
[0084]在复位阶段，第二开关管M2在复位信号端RESET输出的复位信号的控制下导通，其中，复位信号端RESET输出的复位信号为下一行移位寄存器的输出信号端OUT输出的输出信号，下一行移位寄存器的输出信号端OUT输出的输出信号为高电平信号。第二开关管M2导通后，上拉节点PU的电压在第二电源VSS输出的电压的影响下被拉低至第二电源VSS输出的电压，此时由于第二电源VSS输出的电压为低电平，则上拉节点PU的电压为低电平，从而使得第三开关管M3、第六开关管M6和第七开关管M7关闭。第九开关管M9和第八开关管M8在第四电源VGH输出的电压的控制下导通，第四电源VGH输出的电压为高电平，从而使得下拉节点ro的电压被拉高，下拉节点ro的电压为高电平。第四开关管M4和第十开关管MlO在下拉节点ro的控制下导通，以将上拉节点PU的电压通过第十开关管MlO拉低至第三电源VGL输出的电压以及将输出信号端OUT的电压通过第四开关管M4拉低至第三电源VGL输出的电压，第三电源VGL输出的电压为低电平。
[0085]在放噪阶段，输出信号端OUT无信号输出，第一开关管Ml保持关闭状态。第八开关管M8和第九开关管M9保持导通状态，使得下拉节点PD的电压在输出信号端OUT无信号输出时保持高电平，第四开关管M4和第十开关管MlO导通，第十开关管MlO不断对上拉节点PU进行放噪，第四开关管M4不断对输出信号端OUT进行放噪，上述放噪过程可使得由时钟信号端产生的Coupling噪声得以消除，从而保证了信号输出的稳定性。
[0086]在下一帧画面显示到来之前，该栅极移位寄存器一直重复放噪阶段不断进行放噪处理。在当前帧画面显示结束到下一帧画面到来之前，即:在场消隐阶段，第五开关管M5在开关电源SW输出的电压的控制下导通，对输出信号端OUT进行放噪，此时开关电源SW输出的电压为高电平。但由于该上拉节点PU的电压为低电平，第十二开关管M12在上拉节点PU的电压的控制下关闭，以使第十一开关管Mll也关闭。因此该行消隐模式可应用于内嵌式触控的行消隐的栅极驱动模式。
[0087]本实施例中，图3的移位寄存器仅为一种示例，在实际应用中，该移位寄存器还可以采用其它结构，此处不再一一列举。
[0088]本实施例中，第一栅极驱动子电路11的输入信号端仅连接至第一开关管Ml的控制极，未同时连接至第一开关管Ml的第一极，避免了在第一开关管Ml导通时输入信号端和输出信号端相连，从而避免了由于第一栅极驱动子电路11的输出信号端和第二栅极驱动子电路12的输出信号端连接而导致的第一栅极驱动子电路11的输入信号端对第二栅极驱动子电路12的输出信号端造成影响。
[0089]本实施例中，当第一栅极驱动子电路11停止驱动且切换为第二栅极驱动子电路12开始驱动之后第二栅极驱动子电路12的功耗是固定的。如图1和图2所示，由于第二栅极驱动子电路12的输出信号端和第一栅极驱动子电路11的输出信号端连接，因此第二栅极驱动子电路12的输出信号端OUT输出的驱动信号也会被传输至第一栅极驱动子电路12的输出信号端OUT。结合图3所示，在第一栅极驱动子电路11的移位寄存器中的电容Cl的耦合作用下，第一栅极驱动子电路11的输出信号端OUT的电压由低变高，则上拉节点PU的电压也会有一定程度的升高，这样第三开关管M3在上拉节点PU的作用下会有一定程度的开启。此时若第一栅极驱动子电路11的移位寄存器的时钟信号端CLK向第三开关管M3的第一极加载的是低电平信号的话，则第二栅极驱动子电路12的信号输出信号端OUT输出的驱动信号会通过第一栅极驱动子电路11的移位寄存器的第三开关管M3输出一部分，从而导致第二栅极驱动子电路12的信号输出信号端OUT的电压降低。为解决上述问题，可将第一栅极驱动子电路11中移位寄存器的时钟信号端CLK设置为加载高电平信号或者时钟信号，以避免第二栅极驱动子电路12的信号输出信号端OUT的电压降低的问题。其中，当第一栅极驱动子电路11中移位寄存器的时钟信号端CLK加载高电平信号时，由于高电平信号为直流信号，因此其不会对第一栅极驱动子电路11中移位寄存器的第三开关管M3进行充放电，从而不会增加第一栅极驱动子电路11的功耗;若第一栅极驱动子电路11中移位寄存器的时钟信号端CLK加载时钟信号时，由于时钟信号并非直流信号，因此其会对第一栅极驱动子电路11中移位寄存器的第三开关管M3进行充放电，从而增加第一栅极驱动子电路11的功耗。综上所述，优选地，第一栅极驱动子电路11中移位寄存器的时钟信号端CLK加载高电平信号。
[0090]本实施例提供的栅极驱动电路中，第一栅极驱动子电路在发生不良时停止驱动，第二栅极驱动子电路在第一栅极驱动子电路发生不良时进行驱动，从而提高了栅极驱动电路的广品良率。
[0091]图4为本发明实施例二提供的一种栅极驱动电路的结构示意图，如图4所示，栅极驱动电路包括:第一栅极驱动子电路11和第二栅极驱动子电路12。第一栅极驱动子电路11用于在第一工作状态时驱动;第二栅极驱动子电路12用于在第二工作状态时驱动。
[0092]本实施例中，栅极驱动电路可工作于第一工作状态或者第二工作状态下，当栅极驱动电路处于第一工作状态时由第一栅极驱动子电路11进行驱动，当栅极驱动电路处于第二工作状态时由第二栅极驱动子电路12进行驱动，因此第一栅极驱动子电路11和第二栅极驱动子电路12在不同的工作状态时驱动。
[0093]本实施例提供的栅极驱动电路中，第一栅极驱动子电路在第一工作状态时驱动，第二栅极驱动子电路在第二工作状态时驱动，从而提高了栅极驱动电路的产品良率。
[0094]优选地，第一工作状态为第一栅极驱动子电路11未发生不良，第二工作状态为第一栅极驱动子电路11发生不良。当栅极驱动电路处于第一工作状态时，第一栅极驱动子电路11具体用于在第一栅极驱动子电路11未发生不良时进行驱动；当栅极驱动电路处于第二工作状态时，第二栅极驱动子电路12具体用于在第一栅极驱动子电路11发生不良而停止驱动时进行驱动。
[0095]本实施例中，第一工作状态时，第一栅极驱动子电路11为工作栅极驱动子电路，第二栅极驱动子电路12为备用栅极驱动子电路此时由第一栅极驱动子电路11进行驱动，而第二栅极驱动子电路12未进行驱动;第二工作状态时，第一栅极驱动子电路11停止驱动，备用的第二栅极驱动子电路12开始驱动。
[0096]本实施例中，栅极驱动电路还包括:检测电路15和切换电路16。检测电路15用于接收第一栅极驱动子电路11发生不良时输出的异常信号，根据异常信号生成启动信号，并将启动信号输出至切换电路16。切换电路16用于根据启动信号启动，并向第一栅极驱动子电路11输出切换信号和向第二栅极驱动子电路12输出切换信号。第一栅极驱动子电路11具体用于根据切换信号停止驱动。第二栅极驱动子电路12具体用于根据切换信号进行驱动。
[0097]在设置有本实施例中的栅极驱动电路的显示装置制造完成后，需要对显示装置进行测试。在测试时栅极驱动电路首先采用第一栅极驱动子电路11进行驱动。若显示装置显示正常时，则表示第一栅极驱动子电路11未发生不良，继续采用第一栅极驱动子电路11进行驱动。若显示装置发生无输出不良时，此时第一栅极驱动子电路11停止驱动，栅极驱动电路自动切换为采用第二栅极驱动子电路12进行驱动。
[0098]本实施例中，第一栅极驱动子电路11和第二栅极驱动子电路12均包括多个级联的移位寄存器。如图4所示，第一栅极驱动子电路11包括第I行移位寄存器R1、第2行移位寄存器R2、……、第N行移位寄存器RN，第二栅极驱动子电路12包括第I行移位寄存器R1、第2行移位寄存器R2、……、第N行移位寄存器RN。第一栅极驱动子电路11还包括信号控制器13，信号控制器13用于向每个移位寄存器输出控制信号，例如:控制信号可包括帧开启信号、时钟信号等，此处不再一一列举。第二栅极驱动子电路12还包括信号控制器14，信号控制器14用于向每个移位寄存器输出控制信号，例如:控制信号可包括帧开启信号、时钟信号等，此处不再列举。第一栅极驱动子电路11中，第I行移位寄存器Rl的输入信号端接入帧开启信号，其余行移位寄存器的输入信号端和上一行移位寄存器的输出信号端连接;第一栅极驱动子电路11中，第N行移位寄存器RN的复位信号端接入复位信号，其余行移位寄存器的复位信号端和下一行移位寄存器的输出信号端。第二栅极驱动子电路12中，第I行移位寄存器Rl的输入信号端接入帧开启信号，其余行移位寄存器的输入信号端和上一行移位寄存器的输出信号端连接;第二栅极驱动子电路12中，第N行移位寄存器RN的复位信号端接入复位信号，其余行移位寄存器的复位信号端和下一行移位寄存器的输出信号端。本实施例中，第一栅极驱动子电路11和第二栅极驱动子电路12中对应的移位寄存器的输出信号端连接。例如:第一栅极驱动子电路11的第I行移位寄存器Rl与对应的第二栅极驱动子电路12的第I行移位寄存器Rl的输出信号端连接，依此类推，第一栅极驱动子电路11的第N行移位寄存器RN与对应的第二栅极驱动子电路12的第N行移位寄存器RN的输出信号端连接。第一栅极驱动子电路11和第二栅极驱动子电路12的输出信号端之间连接，从而保证了切换到第二栅极驱动子电路12后栅极驱动电路能够正常输出信号。本实施例中，第一栅极驱动子电路11中的最后一行移位寄存器的输出信号端与检测电路15的输入信号端连接，如图4所示，第一栅极驱动子电路11中的第N行移位寄存器的输出信号端与检测电路15的输入信号端连接。本实施例中，切换电路16包括多个级联的移位寄存器。如图4所示，切换电路16包括第I行移位寄存器R1、第2行移位寄存器R2、……、第η行移位寄存器Rn，切换电路16还包括信号控制器17，信号控制器17用于向每个移位寄存器输出控制信号，例如:控制信号可包括帧开启信号、时钟信号等，此处不再一一列举。切换电路16中，第I行移位寄存器Rl的输入信号端接入检测电路15输出的启动信号，其余行移位寄存器的输入信号端和上一行移位寄存器的输出信号端连接;切换电路16中，第η行移位寄存器Rn的复位信号端接入复位信号，其余行移位寄存器的复位信号端和下一行移位寄存器的输出信号端。切换电路16的第一行移位寄存器的输入信号端和检测电路15的输出信号端连接，切换电路16的最后一行移位寄存器的输出信号端和第二栅极驱动子电路12中的第一行移位寄存器的输入信号端连接，切换电路16的最后一行移位寄存器的输出信号端和第一栅极驱动子电路11中第一行移位寄存器的切换信号端连接，其中，切换电路16的最后一行移位寄存器为第η行移位寄存器。
[0099]本实施例中，检测电路15为反相器。图5为实施例二中反相器的结构示意图，如图5所示，该反相器可包括:第十三开关管Μ13、第十四开关管Μ14和第十五开关管Μ15，其中，第十三开关管Μ13的控制极和第一极均连接至第五电源VDDl，第十三开关管Μ13的第二极连接至第十四开关管Μ14的控制极，第十四开关管Μ14的第一极连接至第五电源VDDl，第十四开关管Μ14的第二极连接至输出信号端0UT，第十五开关管Μ15的控制极连接至输入信号端INPUT，第十五开关管M15的第一极连接至输出信号端0UT，第十五开关管M15的第二极连接至第六电源VGL1。当第一栅极驱动子电路11发生不良时，第一栅极驱动子电路11的第η行移位寄存器的输出信号端向第十五开关管Μ15的控制极输出异常信号，该异常信号为低电平信号，此时第十五开关管Μ15在低电平信号的控制下关闭；第五电源VDDl输出高电平信号，第十三开关管M13和第十四开关管M14在第五电源VDDl输出的高电平信号的控制下均导通，由于第十五开关管M15关闭，输出信号端输出高电平信号，S卩:输出信号端向切换电路16的第I行移位寄存器的输入信号端输出的启动信号为高电平信号。当第一栅极驱动子电路11未发生不良时，第一栅极驱动子电路11的第η行移位寄存器的输出信号端向第十五开关管Μ15的控制极输出高电平信号，此时第十五开关管Μ15在高电平信号的控制下导通;第五电源VDDl输出高电平信号，第十三开关管Μ13和第十四开关管Μ14在第五电源VDDl输出的高电平信号的控制下均导通，由于第六电源VGLl输出低电平信号，因此在第十五开关管Μ15导通的情况下输出信号端输出低电平信号，即:输出信号端向切换电路16的第I行移位寄存器的输入信号端输出低电平信号。
[0100]当切换电路16的第I行移位寄存器的输入信号端接收到低电平信号时，切换电路16不工作。
[0101]当切换电路16的第I行移位寄存器的输入信号端接收到启动信号，且启动信号为高电平信号时，切换电路16开始工作。此时，切换电路16的每I行移位寄存器的输出信号端均会输出驱动信号，其中，第η行移位寄存器的输出信号端输出的驱动信号为切换信号，该切换信号为高电平信号。第二栅极驱动子电路12中的第I行移位寄存器的输入信号端接收到切换信号后开始驱动，而第一栅极驱动子电路11中的第I行移位寄存器的输入信号端接收到切换信号后停止驱动。
[0?02] 图6为图4中切换电路的时序不意图，如图4、图5和图6所不，在显不装置显不过程中，连续两帧显示画面之间存在消隐时间(b Ianking t ime)，该消隐时间为场消隐(V-Blank)阶段，第一栅极驱动子电路11中第η行移位寄存器输出的异常信号为低电平信号，反相器的第五电源VDDl输出高电平信号，反相器的输出信号端OUT输出高电平信号，此时切换电路16开启。切换电路16中的每行移位寄存器按时序依次输出高电平信号，直至第η行移位寄存器输出切换信号为止，而切换电路16中的第I行至第η-1行移位寄存器在消隐时间内依次输出高电平信号，切换电路16中的第η行移位寄存器在消隐时间结束后(即下一帧显示画面开始时)输出切换信号，该切换信号为高电平信号。由于下一帧显示画面由切换后的第二栅极驱动子电路12进行驱动，因此切换信号的时序与第二栅极驱动子电路12的第I行移位寄存器的输入信号端的帧开启信号的时序相同。综上所述，切换电路16中移位寄存器的行数根据两帧显示画面之间的消隐时间确定，以使切换电路16的最后一行移位寄存器输出的切换信号的时序与第二栅极驱动子电路12的第一行移位寄存器的帧开启信号的时序相同。
[0103]图7为图4中第一栅极驱动子电路的第一行移位寄存器的结构示意图，如图7所示，在图3中移位寄存器的基础上，第一栅极驱动子电路11的第一行移位寄存器包括切换开关管Μ16，切换开关管Μ16的控制极连接至切换电路16中的最后一行移位寄存器的输出信号端，切换开关管Μ16的第一极连接至上拉节点PU，切换开关管Μ16的第二极连接至低电平信号端。如图6和图7所示，当切换电路16中的第η行移位寄存器的输出信号端输出切换信号，且该切换信号为高电平信号时，切换开关管Μ16在高电平信号的控制下开启；切换开关管Μ16的第二极连接的低电平信号端为图7中第三电源VGL，第三电源VGL输出低电平信号使得切换开关管Μ16的第二极的电压为低电平信号，从而使得上拉节点PU的电压为低电平信号，有效阻止了发生不良的第一栅极驱动子电路11中的第I行移位寄存器中的上拉节点PU充电，进而保证了发生不良的第一栅极驱动子电路11停止驱动。对图7中移位寄存器的其余结构的描述可参见图3的描述，此处不再赘述。另外，本实施例中，第一栅极驱动子电路11中的其余行移位寄存器和第二栅极驱动子电路12中的移位寄存器均可采用图3中的移位寄存器。
[0104]图8为图3中上拉节点的时序图，如图8所示，图8中分别检测了第一栅极驱动子电路11的第一行移位寄存器的上拉节点的电压和第二栅极驱动子电路12的第一行移位寄存器的上拉节点的电压。图8中示出了连续五帧显示画面对应的上拉节点的电压。从图8可以看出，初始时第一栅极驱动子电路11的第一行移位寄存器的上拉节点的电压高于第二栅极驱动子电路12的第一行移位寄存器的上拉节点的电压，因此前两帧显示画面均是由第一栅极驱动子电路11进行驱动的；之后第二栅极驱动子电路12的第一行移位寄存器的上拉节点的电压高于第一栅极驱动子电路11的第一行移位寄存器的上拉节点的电压，因此由第一栅极驱动子电路11切换为第二栅极驱动子电路12，后三帧显示画面均是由第二栅极驱动子电路12进行驱动的。
[0105]图9为图1中栅极驱动电路输出的驱动信号的时序图，如图9所示，图9中示出了连续五帧显示画面对应的栅极驱动电路输出的驱动信号的电压值，每帧显示画面检测四行驱动信号，分别为第I行、第3行、第5行和第7行移位寄存器输出的驱动信号。第一帧和第二帧显示画面由第一栅极驱动子电路11驱动，第三帧、第四帧和第五帧显示画面由第二栅极驱动子电路12驱动。
[0106]从图8和图9的仿真图中可以看出，虽然显示过程中发生了栅极驱动子电路的切换，但是切换前后栅极驱动电路输出的驱动信号无变化，各帧显示画面均显示正常，未受切换过程影响。
[0107]本实施例提供的栅极驱动电路中，第一栅极驱动子电路在发生不良时停止驱动，第二栅极驱动子电路在第一栅极驱动子电路发生不良时进行驱动，从而提高了栅极驱动电路的广品良率。
[0108]本发明实施例三提供了一种显示装置，该显示装置栅极驱动电路。其中，栅极驱动电路可采用上述实施例一或者实施例二提供的栅极驱动电路，此处不再重复描述。
[0109]本实施例提供的显示装置中，第一栅极驱动子电路在发生不良时停止驱动，第二栅极驱动子电路在第一栅极驱动子电路发生不良时进行驱动，从而提高了栅极驱动电路的广品良率。
[0110]图10为本发明实施例四提供的一种栅极驱动电路的驱动方法的流程图，如图10所示，栅极驱动电路包括第一栅极驱动子电路和第二栅极驱动子电路，则该方法包括:
[0111]步骤101、第一栅极驱动子电路在第一工作状态时驱动。
[0112]其中，第一工作状态为第一栅极驱动子电路未发生不良，则本步骤具体包括:第一栅极驱动子电路在第一栅极驱动子电路未发生不良时进行驱动。
[0113]步骤102、第二栅极驱动子电路在第二工作状态时驱动。
[0114]其中，第二工作状态为第一栅极驱动子电路发生不良，则本步骤具体包括:第二栅极驱动子电路在第一栅极驱动子电路发生不良而停止驱动时进行驱动。
[0115]本实施例提供的栅极驱动电路的驱动方法可用于驱动上述实施例一提供的栅极驱动电路，对栅极驱动电路的描述可参见上述实施例一，此处不再赘述。
[0116]本实施例提供的栅极驱动电路的驱动方法中，第一栅极驱动子电路在发生不良时停止驱动，第二栅极驱动子电路在第一栅极驱动子电路发生不良时进行驱动，从而提高了栅极驱动电路的产品良率。
[0117]图11为本发明实施例五提供的一种栅极驱动电路的驱动方法的流程图，如图11所示，栅极驱动电路包括第一栅极驱动子电路、第二栅极驱动子电路、检测电路和切换电路，则该方法包括:
[0118]步骤201、检测电路接收第一栅极驱动子电路发生不良时输出的异常信号，根据异常信号生成启动信号，并将启动信号输出至切换电路。
[0119]步骤202、切换电路根据启动信号启动，并向第一栅极驱动子电路输出切换信号和向第二栅极驱动子电路输出切换信号。
[0120]步骤203、第一栅极驱动子电路根据切换信号停止驱动。
[0121]步骤204、第二栅极驱动子电路根据切换信号进行驱动。
[0122]本实施例提供的栅极驱动电路的驱动方法可用于驱动上述实施例二提供的栅极驱动电路，对栅极驱动电路的描述可参见上述实施例二，此处不再赘述。
[0123]本实施例提供的栅极驱动电路的驱动方法中，第一栅极驱动子电路在发生不良时停止驱动，第二栅极驱动子电路在第一栅极驱动子电路发生不良时进行驱动，从而提高了栅极驱动电路的产品良率。
[0124]可以理解的是，以上实施方式仅仅是为了说明本发明的原理而采用的示例性实施方式，然而本发明并不局限于此。对于本领域内的普通技术人员而言，在不脱离本发明的精神和实质的情况下，可以做出各种变型和改进，这些变型和改进也视为本发明的保护范围。
【主权项】
1.一种栅极驱动电路，其特征在于，包括:第一栅极驱动子电路和第二栅极驱动子电路； 所述第一栅极驱动子电路用于在第一工作状态时驱动； 所述第二栅极驱动子电路用于在第二工作状态时驱动。2.根据权利要求1所述的栅极驱动电路，其特征在于，所述第一工作状态为所述第一栅极驱动子电路未发生不良，所述第二工作状态为所述第一栅极驱动子电路发生不良； 所述第一栅极驱动子电路具体用于在所述第一栅极驱动子电路未发生不良时进行驱动； 所述第二栅极驱动子电路具体用于在第一栅极驱动子电路发生不良而停止驱动时进行驱动。3.根据权利要求2所述的栅极驱动电路，其特征在于，所述第一栅极驱动子电路和所述第二栅极驱动子电路均包括多个级联的移位寄存器，所述第一栅极驱动子电路和所述第二栅极驱动子电路中对应的移位寄存器的输出信号端连接。4.根据权利要求3所述的栅极驱动电路，其特征在于，停止驱动的第一栅极驱动子电路中移位寄存器的时钟信号端加载高电平信号，停止驱动的第一栅极驱动子电路中移位寄存器的其余信号端加载低电平信号;或者， 停止驱动的第一栅极驱动子电路中移位寄存器的时钟信号端加载时钟信号，停止驱动的第一栅极驱动子电路中移位寄存器的其余信号端加载低电平信号。5.根据权利要求3所述的栅极驱动电路，其特征在于，每个所述移位寄存器均包括第一开关管； 所述第一开关管的控制极和输入信号端连接，所述第一开关管的第一极和第一电源连接，所述第一开关管的第二极和上拉节点连接。6.根据权利要求2所述的栅极驱动电路，其特征在于，还包括:检测电路和切换电路； 所述检测电路用于接收所述第一栅极驱动子电路发生不良时输出的异常信号，根据异常信号生成启动信号，并将启动信号输出至切换电路； 所述切换电路用于根据启动信号启动，并向所述第一栅极驱动子电路输出切换信号和向所述第二栅极驱动子电路输出切换信号； 所述第一栅极驱动子电路具体用于根据切换信号停止驱动； 所述第二栅极驱动子电路具体用于根据切换信号进行驱动。7.根据权利要求6所述的栅极驱动电路，其特征在于，所述第一栅极驱动子电路和所述第二栅极驱动子电路均包括多个级联的移位寄存器，所述第一栅极驱动子电路和所述第二栅极驱动子电路中对应的移位寄存器的输出信号端连接，所述第一栅极驱动子电路中的最后一行移位寄存器的输出信号端与所述检测电路的输入信号端连接； 所述切换电路包括多个级联的移位寄存器，所述切换电路的第一行移位寄存器的输入信号端和所述检测电路的输出信号端连接，所述切换电路的最后一行移位寄存器的输出信号端和所述第二栅极驱动子电路中的第一行移位寄存器的输入信号端连接，所述切换电路的最后一行移位寄存器的输出信号端和所述第一栅极驱动子电路中第一行移位寄存器的切换信号端连接。8.根据权利要求7所述的栅极驱动电路，其特征在于，所述切换电路中移位寄存器的行数根据两帧显示画面之间的消隐时间确定，以使所述切换电路的最后一行移位寄存器输出的切换信号的时序与所述第二栅极驱动子电路的第一行移位寄存器的帧开启信号的时序相同。9.根据权利要求7所述的栅极驱动电路，其特征在于，所述第一栅极驱动子电路的第一行移位寄存器包括切换开关管，所述切换开关管的控制极连接至所述切换电路中的最后一行移位寄存器的输出信号端，所述切换开关管的第一极连接至上拉节点，所述切换开关管的第二极连接至低电平信号端。10.根据权利要求7所述的栅极驱动电路，其特征在于，所述检测电路为反相器，所述异常信号为低电平信号，所述启动信号为高电平信号。11.一种显示装置，其特征在于，包括权利要求1至10任一所述的栅极驱动电路。12.一种栅极驱动电路的驱动方法，其特征在于，所述栅极驱动电路包括第一栅极驱动子电路和第二栅极驱动子电路； 所述方法包括: 所述第一栅极驱动子电路在第一工作状态时驱动； 所述第二栅极驱动子电路在第二工作状态时驱动。13.根据权利要求12所述的栅极驱动电路的驱动方法，其特征在于，所述第一工作状态为所述第一栅极驱动子电路未发生不良，所述第二工作状态为所述第一栅极驱动子电路发生不良； 所述第一栅极驱动子电路在第一工作状态时驱动包括:所述第一栅极驱动子电路在所述第一栅极驱动子电路未发生不良时进行驱动； 所述第二栅极驱动子电路在第二工作状态时驱动包括:所述第二栅极驱动子电路在第一栅极驱动子电路发生不良而停止驱动时进行驱动。14.根据权利要求13所述的栅极驱动电路的驱动方法，其特征在于，所述栅极驱动电路还包括检测电路和切换电路； 所述第二栅极驱动子电路在第一栅极驱动子电路发生不良而停止驱动时进行驱动之前还包括: 所述检测电路接收所述第一栅极驱动子电路发生不良时输出的异常信号，根据异常信号生成启动信号，并将启动信号输出至切换电路； 所述切换电路根据启动信号启动，并向所述第一栅极驱动子电路输出切换信号和向所述第二栅极驱动子电路输出切换信号； 所述第一栅极驱动子电路根据切换信号停止驱动； 所述第二栅极驱动子电路在第一栅极驱动子电路发生不良而停止驱动时进行驱动包括:所述第二栅极驱动子电路根据切换信号进行驱动。
【文档编号】G09G3/36GK105976787SQ201610587269
【公开日】2016年9月28日
【申请日】2016年7月22日
【发明人】韩明夫, 商广良, 韩承佑, 金志河, 姚星, 郑皓亮, 袁丽君, 王志冲
【申请人】京东方科技集团股份有限公司