显示面板的制作方法
【专利摘要】本发明提供一种显示面板，包括一像素阵列及一栅极驱动电路。像素阵列具有多个像素。栅极驱动电路用以提供多个栅极信号至这些像素，并且包括多个移位寄存器及多个解多路复用器。这些移位寄存器分别接收这些栅极信号的第一栅极信号及多个时钟信号中的一第一时钟信号，以分别提供一第一控制信号及一第二控制信号。解多路复用器分别接收这些时钟信号中的多个第二时钟信号，依据对应的第一控制信号而导通，并且依据对应的第二控制信号而截止。本发明提供的显示面板可减少配置于显示面板上的栅极驱动电路的晶体管数量，以窄化显示面板的边框。
【专利说明】
显示面板
技术领域
[0001]本发明是有关于一种显示面板，且特别是有关于一种具有栅极驱动电路的显示面板。
【背景技术】
[0002]随着光电与半导体技术的演进，使得平面显示器近来已被广泛地使用，并取代阴极射线管(Cathode Ray Tube,简称:CRT)显示器成为下一代显示器的主流。以液晶显示面板为例，其主要是由主动元件阵列基板、对向基板以及夹于主动元件阵列基板与对向基板之间的显示元件所构成，其中主动元件阵列基板具有阵列排列的多个像素。为了外表上的美观效果以及特殊的视觉感受，现今一种趋势是使显示面板符合窄边框的设计需求。然而，由于使用者对于画面质量的要求越来越高，画面的解析度也越来越高，因此，设置在周边电路区中的导电线路也势必越来越多而难以达成窄边框的设计需求，因此要如何兼顾显示画面的质量以及窄边框的设计需求，实为本领域技术人员亟欲追求的目标。
【发明内容】
[0003]本发明提供一种显示面板，可减少配置于显示面板上的栅极驱动电路的晶体管数量，以窄化显示面板的边框。
[0004]本发明的显示面板包括一像素阵列及一栅极驱动电路。像素阵列具有多个像素。栅极驱动电路耦接这些像素以提供多个栅极信号，并且包括多个移位寄存器及多个解多路复用器。这些移位寄存器分别接收这些栅极信号的第一栅极信号及多个时钟信号中的一第一时钟信号，以分别提供一第一控制信号及一第二控制信号，其中这些时钟信号为依次使能。解多路复用器分别接收这些时钟信号中的多个第二时钟信号，且耦接对应的移位寄存器以接收对应的第一控制信号及第二控制信号，其中各个解多路复用器依据对应的第一控制信号而导通，以依据这些第二时钟信号提供这些栅极信号，并且各个解多路复用器依据对应的第二控制信号而截止。
[0005]基于上述，本发明实施例的显示面板，其将栅极驱动电路分为用以控制时序的移位寄存器及用以输出多个时钟信号的解多路复用器。藉此，可减少配置于显示面板上的栅极驱动电路的晶体管数量，以窄化显示面板的边框。
[0006]为让本发明的上述特征和优点能更明显易懂，下文特举实施例，并配合附图作详细说明如下。
【附图说明】
[0007]图1为依据本发明一实施例的显示面板的系统示意图；
[0008]图2是依照本发明一实施例的起始信号、时钟信号及栅极信号的示意图；
[0009]图3为依据本发明一实施例的移位寄存器及解多路复用器的电路示意图；
[0010]图4为依据本发明另一实施例的显示面板的系统示意图；
[0011]图5为依据本发明另一实施例的移位寄存器及解多路复用器的电路示意图。
[0012]附图标记说明:
[0013]100、400:显示面板；
[0014]110:像素阵列；
[0015]120、420:栅极驱动电路；
[0016]121_1 ?121_x、421_l ?421_x:移位寄存器；
[0017]123_1?123_x:解多路复用器；
[0018]310、510:第一控制电路；
[0019]320、520:第二控制电路；
[0020]330_1?330_4:信号传送单元；
[0021]Cl:第一电容；
[0022]C2a ?C2d:第二电容；
[0023]CKl?CK7:时钟信号；
[0024]Gl?Gm:栅极信号；
[0025]PX:像素；
[0026]SClU SC21、SC31:第一控制信号；
[0027]SC12、SC22、SC32:第二控制信号；
[0028]STV、STVl、STV2:起始信号；
[0029]Tll ?T14、T15a ?T15d、T16a ?T16d、T17a ?T17d、T2UT22:晶体管；
[0030]Vbwd:逆向扫描电压；
[0031]Vfwd:顺向扫描电压；
[0032]VGH:栅极高电压；
[0033]VGL:栅极低电压。
【具体实施方式】
[0034]图1为依据本发明一实施例的显示面板的系统示意图。请参照图1，在本实施例中，显示面板100例如包括像素阵列110及栅极驱动电路120。像素阵列110具有多个像素PX，并且这些像素PX例如是以阵列排列。栅极驱动电路120耦接这些像素PX以提供多个栅极信号(如Gl?Gm)，并且栅极驱动电路120例如包括多个移位寄存器(如121_1?121_x)及多个解多路复用器(如123_1?123_x)，其中X为一正整数，且m为X的倍数(在此为4倍)。并且各个移位寄存器(如121_1?121_x)与耦接的解多路复用器(如123_1?123_x)可视为一级的栅极信号产生单元。
[0035]移位寄存器121_1?121_x分别接收起始信号STV或上一级栅极信号产生单元最后提供的栅极信号(如Gl?Gm，对应第一栅极信号)及时钟信号CKl?CK7中的其中之一(对应第一时钟信号)，以分别提供第一控制信号(如SCl1、SC21、SC31)及第二控制信号(如SC12、SC22、SC32)，其中时钟信号CKl?CK7可各别通过线路来传送，或者通过一总线来传送，本发明实施例不以此为限。并且，时钟信号CKl?CK7为依次使能，也即时钟信号CKl?CK7的使能期间彼此不重叠，而起始信号STV可视为预留的栅极信号。
[0036]解多路复用器123_1?123_x分别接收部分的时钟信号CKl?CK7 (对应第二时钟信号)，且耦接对应的移位寄存器(如121_1?121_x)以接收对应的第一控制信号(如SC11、SC21、SC31)及第二控制信(如SC12、SC22、SC32)号，其中各个解多路复用器123_1?123_x依据对应的第一控制信号(如SC11、SC21、SC31)而导通，以依据所接收时钟信号(如CKl?CK7)提供栅极信号(如Gl?Gm)，并且各个解多路复用器123_1?123_x依据对应的第二控制信号(如SC12、SC22、SC32)而截止。
[0037]其中，各个移位寄存器(如121_1?121_x)所接收的时钟信号(如CKl?CK7)不同于所耦接的解多路复用器(如123_1?123_x)所接收的时钟信号(如CKl?CK7)。
[0038]图2是依照本发明一实施例的起始信号、时钟信号及栅极信号的示意图。请参照图1及图2，在此先以移位寄存器121_1为例作说明。在本实施例中，移位寄存器121_1接收起始信号STV及时钟信号CK6。在起始信号STV使能时，移位寄存器121_1依据使能的起始信号STV使能第一控制信号SCll且禁能第二控制信号SC12，以导通解多路复用器123_1。
[0039]接着，导通的解多路复用器123_1会将所接收的时钟信号CKl?CK4输出，而依次使能的时钟信号CKl?CK4会形成依次使能的栅极信号Gl?G4，其中栅极信号G4会传送至移位寄存器121_2。接着，在时钟信号CK6使能时，移位寄存器121_1依据使能的时钟信号CK6禁能第一控制信号SCll且使能第二控制信号SC12，以截止解多路复用器123_1，也即解多路复用器123_1不会输出时钟信号CKl?CK4。
[0040]再以移位寄存器121_2为例，移位寄存器121_2接收栅极信号G4及时钟信号CK3。在栅极信号G4使能时，移位寄存器121_2依据使能的栅极信号G4使能第一控制信号SC21且禁能第二控制信号SC22，以导通解多路复用器123_2。接着，导通的解多路复用器123_2会将所接收的时钟信号CK5?CK7及CKl输出，而依次使能的时钟信号CK5?CK7及CKl会形成依次使能的栅极信号G5?G8，其中栅极信号G8同样会传送至移位寄存器121_3。
[0041]接着，在时钟信号CK3使能时，移位寄存器121_2依据使能的时钟信号CK3禁能第一控制信号SC21且使能第二控制信号SC22，以截止解多路复用器123_2，也即解多路复用器123_2不会输出时钟信号CK5?CK7及CKl。其余移位寄存器(如121_3?121_x)及其余解多路复用器(如123_3?123_x)可参照上述，在此则不再赘述。
[0042]在上述实施例中，移位寄存器121_1接收时钟信号CK6，但在其他实施例中，移位寄存器121_1可接收时钟信号CK5或CK7，也即移位寄存器121_1接收的时钟信号(如CKl?CK7)不同于解多路复用器123_1所接收的时钟信号(如CKl?CK7)。并且，时钟信号(如CKl?CK7)的数量(对应第一数量)与解多路复用器(如123_1?123_x)所接收的时钟信号(如CKl?CK7)的数量(对应第二数量)互为质数，以使各个时钟信号(如CKl?CK7)能轮流提供至移位寄存器(如121_1?121_x)，藉此平衡时钟信号(如CKl?CK7)的电力负载。
[0043]图3为依据本发明一实施例的移位寄存器及解多路复用器的电路示意图。请参照图1及图3，其中相同或相似元件使用相同或相似标号。在本实施例中，移位寄存器121_1例如包括第一控制电路310及第二控制电路320。
[0044]第一控制电路310接收起始信号STV及时钟信号CK6，以依据起始信号STV使能第一控制信号SClI，并且依据时钟信号CK6禁能第一控制信号SC11，其中起始信号STV的使能期间不重叠于解多路复用器123_1所接收的时钟信号CKl?CK4的使能期间，并且起始信号STV的使能期间先于时钟信号CKl?CK4的使能期间。第二控制电路320接收起始信号STV及时钟信号CK6，以依据起始信号STV禁能第二控制信号SC12，并且依据时钟信号CK6使能第二控制信号SC12。
[0045]解多路复用器123_1包括多个信号传送单元(如330_1?330_4)。信号传送单元330_1?330_4共同接收第一控制信号SCll及第二控制信号SC12，并且信号传送单元330_1?330_4分别接收时钟信号CKl?CK4。其中，信号传送单元330_1?330_4会依据第一控制信号SCll而同时导通，以输出时钟信号CKl?CK4作为栅极信号Gl?G4，并且信号传送单元330_1?330_4依据第二控制信号SC12而同时截止，以停止输出时钟信号CKl ?CK4。
[0046]进一步来说，第一控制电路310包括晶体管Tll及T12(对应第一晶体管及第二晶体管)。晶体管Tll的源极(对应第一端)接收顺向扫描电压Vfwd，晶体管Tll的漏极(对应第二端)提供第一控制信号SClI，晶体管Tll的栅极(对应控制端)接收起始信号STVo晶体管T12的源极(对应第一端)接收栅极低电压VGL，晶体管T12的漏极(对应第二端)耦接晶体管Tll的漏极，晶体管T12的栅极接收时钟信号CK6。其中，顺向扫描电压Vfwd在此设定为栅极高电压VGH。
[0047]第二控制电路320包括晶体管T13及T14 (对应第四晶体管及第五晶体管)及第一电容Cl。晶体管T13的源极(对应第一端)接收逆向扫描电压Vbwd，晶体管T13的漏极(对应第二端)提供第二控制信号SC12，晶体管T13的栅极(对应控制端)接收起始信号STVo晶体管T14的源极(对应第一端)接收栅极高电压VGH，晶体管T14的漏极(对应第二端)耦接晶体管T13的漏极，晶体管T14的栅极(对应控制端)接收时钟信号CK6。第一电容Cl耦接于栅极低电压VGL与晶体管T13的漏极之间。其中，逆向扫描电压Vbwd在此设定为栅极低电压VGL。
[0048]信号传送单元330_1?330_4大致相同，在此以信号传送单元330_1为例以说明。在本实施例中，信号传送单元330_1包括晶体管T15a、T16a、T17a (对应第七晶体管至第九晶体管)及第二电容C2a。晶体管T15a的漏极(对应第一端)接收第一控制信号SClI，晶体管T15a的栅极(对应控制端)接收栅极高电压VGH。晶体管T16a的漏极(对应第一端)接收时钟信号CKl，晶体管T16a的源极(对应第二端)提供栅极信号Gl，晶体管T16a的栅极(对应控制端)耦接晶体管T15a的源极(对应第二端)。第二电容C2a耦接于晶体管T16a的栅极与源极之间。晶体管T17a的漏极(对应第一端)耦接晶体管T16a的源极，晶体管T17a的源极(对应第二端)接收栅极低电压VGL，晶体管T17a的栅极(对应控制端)接收第二控制信号SC12。
[0049]信号传送单元330_2包括晶体管T15b、T16b、T17b及第二电容C2b，信号传送单元330_1与330_2的差异在于晶体管T16b的漏极接收时钟信号CK2，晶体管T16b的源极提供栅极信号G2。信号传送单元330_3包括晶体管T15c、T16c、T17c及第二电容C2c，信号传送单元330_1与330_3的差异在于晶体管T16c的漏极接收时钟信号CK3，晶体管T16c的源极提供栅极信号G3。信号传送单元330_4包括晶体管T15d、T16d、T17d及第二电容C2d，信号传送单元330_1与330_4的差异在于晶体管T16d的漏极接收时钟信号CK4，晶体管T16d的源极提供栅极信号G4。
[0050]移位寄存器121_2?121_x的电路结构大致相同于移位寄存器121_1。移位寄存器121_1与121_2的差异在于，移位寄存器121_2的晶体管Tll及晶体管T13的栅极接收栅极信号G4 (对应第一栅极信号)，移位寄存器121_2的晶体管T12及晶体管T14的栅极接收时钟信号CK3 (对应第一时钟信号)，也即移位寄存器121_2的第一控制电路310及第二控制电路320接收栅极信号G4及时钟信号CK3以提供第一控制信号SC21及第二控制信号SC22。其余移位寄存器(如121_3?121_x)的电路结构可参照图1及图3自行理解，在此则不再赘述。
[0051]图4为依据本发明另一实施例的显示面板的系统示意图。请参照图1及图4，其中相同或相似元件使用相同或相似标号。显示面板400大致相同于显示面板100，其差异在于显示面板400的栅极驱动电路420的移位寄存器421_1?421_x。在本实施例中，以顺向扫描的顺序而言，移位寄存器421_1?421_x除了接收上一级栅极信号产生单元最后提供的栅极信号，还接收下一级栅极信号产生单元最先提供的栅极信号。
[0052]换言之，显示面板100为单向扫描的显示面板，而显示面板400为双向扫描的显示面板。进一步来说，当显示面板400进行顺向扫描时，移位寄存器421_1?421^受控于起始信号STVl而依据移位寄存器421_1?421_x的顺序依次启动；当显示面板400进行逆向扫描时，移位寄存器421_1?421_x受控于起始信号STV2而依据移位寄存器42l_x?421_1的顺序依次启动。并且，当各个移位寄存器421_1?421_x启动时，提供使能的第一控制信号(如SC11、SC21、SC31)及禁能的第二控制信号(如SC12、SC22、SC32);当各个移位寄存器421_1?421_x关闭时，提供禁能的第一控制信号(如SCl1、SC21、SC31)及使能的第二控制信号(如 SC12、SC22、SC32)。
[0053]图5为依据本发明另一实施例的移位寄存器及解多路复用器的电路示意图。请参照图3及图5，其中相同或相似元件使用相同或相似标号。在本实施例中，移位寄存器421_1例如包括第一控制电路510及第二控制电路520。其中，第一控制电路510大致相同于第一控制电路310，其不同之处在于第一控制电路510还包括晶体管T21 (对应第三晶体管)。晶体管T21的源极(对应第一端)接收逆向扫描电压Vbwd，晶体管T21的漏极(对应第二端)耦接晶体管Tll的漏极，晶体管T21的栅极(对应控制端)接收栅极信号G5。其中，栅极信号G5的使能期间不重叠于时钟信号CKl?CK4的使能期间。
[0054]第二控制电路520大致相同于第二控制电路320，其不同之处在于第二控制电路520还包括晶体管T22 (对应第六晶体管)。晶体管T22的源极(对应第一端)接收顺向扫描电压VfVd，晶体管T22的漏极(对应第二端)耦接晶体管T13的漏极，晶体管T22的栅极(对应控制端)接收栅极信号G5。
[0055]在本实施例中，顺向扫描电压Vfwd不同于逆向扫描电压Vbwd，并且顺向扫描电压Vfwd及逆向扫描电压Vbwd分别为栅极高电压VGH及栅极低电压VGL。进一步来说，当显示面板400进行顺向扫描时，顺向扫描电压Vfwd设定为栅极高电压VGH，逆向扫描电压Vbwd设定为栅极低电压VGL。当显示面板400进行逆向扫描时，顺向扫描电压Vfwd设定为栅极低电压VGL，逆向扫描电压Vbwd设定为栅极高电压VGH。
[0056]综上所述，本发明实施例的显示面板，其将栅极驱动电路分为用以控制时序的移位寄存器及用以输出多个时钟信号的解多路复用器，也即共用同一组控制电路。藉此，可减少配置于显示面板上的栅极驱动电路的晶体管数量，以窄化显示面板的边框。并且，可通过设定时钟信号的数量使时钟信号轮流提供至移位寄存器，以平衡时钟信号的电力负载。
[0057]最后应说明的是:以上各实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述各实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解:其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分或者全部技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的范围。
【主权项】
1.一种显示面板，其特征在于，包括: 一像素阵列，具有多个像素； 一栅极驱动电路，耦接所述像素以提供多个栅极信号，包括: 多个移位寄存器，分别接收所述栅极信号的一第一栅极信号及多个时钟信号中的一第一时钟信号，以分别提供一第一控制信号及一第二控制信号，其中所述时钟信号为依次使能；以及 多个解多路复用器，分别接收所述时钟信号中的多个第二时钟信号，且耦接对应的移位寄存器以接收对应的所述第一控制信号及所述第二控制信号，其中各所述解多路复用器依据对应的所述第一控制信号而导通，以依据所述第二时钟信号提供所述栅极信号，并且各所述解多路复用器依据对应的所述第二控制信号而截止。2.根据权利要求1所述的显示面板，其特征在于，各所述移位寄存器包括: 一第一控制电路，接收所述第一栅极信号及所述第一时钟信号，以依据所述第一栅极信号使能所述第一控制信号，并且依据所述第一时钟信号禁能所述第一控制信号，其中所述第一栅极信号的使能期间不重叠于对应的所述第二时钟信号的使能期间；以及 一第二控制电路，接收所述第一栅极信号及所述第一时钟信号，以依据所述第一栅极信号禁能所述第二控制信号，并且依据所述第一时钟信号使能所述第二控制信号。3.根据权利要求2所述的显示面板，其特征在于，所述第一控制电路包括: 一第一晶体管，具有接收一顺向扫描电压的一第一端、提供所述第一控制信号的一第二端、以及接收所述第一栅极信号的一控制端；以及 一第二晶体管，具有接收一栅极低电压的一第一端、耦接所述第一晶体管的所述第二端的一第二端、以及接收所述第一时钟信号的一控制端。4.根据权利要求3所述的显示面板，其特征在于，所述第一控制电路还包括: 一第三晶体管，具有接收一逆向扫描电压的一第一端、耦接所述第一晶体管的所述第二端的一第二端、以及接收所述栅极信号的一第二栅极信号的一控制端， 其中所述顺向扫描电压不同于所述逆向扫描电压，并且所述第二栅极信号的使能期间不重叠于对应的所述第二时钟信号的使能期间。5.根据权利要求2所述的显示面板，其特征在于，所述第二控制电路包括: 一第四晶体管，具有接收一逆向扫描电压的一第一端、提供所述第二控制信号的一第二端、以及接收所述第一栅极信号的一控制端； 一第五晶体管，具有接收一栅极高电压的一第一端、耦接所述第四晶体管的所述第二端的一第二端、以及接收所述第一时钟信号的一控制端；以及 一第一电容，耦接于一栅极低电压与所述第四晶体管的所述第二端之间。6.根据权利要求5所述的显示面板，其特征在于，所述第二控制电路还包括: 一第六晶体管，具有接收一顺向扫描电压的一第一端、耦接所述第四晶体管的所述第二端的一第二端、以及接收所述栅极信号的一第二栅极信号的一控制端， 其中所述顺向扫描电压不同于所述逆向扫描电压，并且所述第二栅极信号的使能期间不重叠于对应的所述第二时钟信号的使能期间。7.根据权利要求1所述的显示面板，其特征在于，各所述解多路复用器包括: 多个信号传送单元，接收所述第二时钟信号、所述第一控制信号及所述第二控制信号，其中所述信号传送单元依据所述第一控制信号而同时导通，以输出所述第二时钟信号作为对应的所述栅极信号，并且所述信号传送单元依据所述第二控制信号而同时截止。8.根据权利要求7所述的显示面板，其特征在于，各所述信号传送单元包括: 一第七晶体管，具有接收所述第一控制信号的一第一端、一第二端、以及接收一栅极高电压的一控制端； 一第八晶体管，具有接收对应的第二时钟信号的一第一端、提供对应的栅极信号的一第二端、以及耦接所述第七晶体管的所述第二端的一控制端； 一第二电容，耦接于所述第八晶体管的所述控制端与所述第八晶体管的所述第二端之间；以及 一第九晶体管，具有耦接所述第八晶体管的所述第二端的一第一端、接收一栅极低电压的一第二端、以及接收所述第二控制信号的一控制端。9.根据权利要求1所述的显示面板，其特征在于，各所述解多路复用器所接收的所述第二时钟信号不同于对应的移位寄存器所接收的所述第一时钟信号。10.根据权利要求1所述的显示面板，其特征在于，所述时钟信号的一第一数量与各所述解多路复用器所接收的所述第二时钟信号的一第二数量互为质数。
【文档编号】G09G3/36GK105989812SQ201510098947
【公开日】2016年10月5日
【申请日】2015年3月6日
【发明人】陈羿恺, 蔡继中, 刘恩池, 陈盈惠, 黄彦余
【申请人】中华映管股份有限公司