栅极驱动电路及显示模块的制作方法
【专利摘要】本发明公开了一种栅极驱动电路及显示模块，该栅极驱动电路用来提供一扫描信号至一液晶显示面板，其包含有至少一正向位准转换器、至少一负向位准转换器、一P型晶体管及一N型晶体管。正向位准转换器用来提升一栅极控制信号的电压位准，以产生一正控制信号。负向位准转换器用来降低栅极控制信号的电压位准，以产生一负控制信号。P型晶体管及N型晶体管用来根据正控制信号及负控制信号，输出一正电源电压或一负电源电压为扫描信号。正电源电压减去正控制信号的最大电压差小于6伏特，而负控制信号减去负电源电压的最大电压差小于6伏特。
【专利说明】
栅极驱动电路及显示模块
技术领域
[0001]本发明涉及一种栅极驱动电路及显示模块，尤其涉及一种分阶段调整扫描信号位准的栅极驱动电路及显示模块。
【背景技术】
[0002]液晶显示器(Liquid Crystal Display，LCD)具有外型轻薄、耗电量少以及无福射污染等优点，而被广泛地应用在电视、移动电话、笔记本电脑等电子信息产品上。液晶显示器的工作原理是利用液晶分子在不同排列状态下，对光线具有不同的偏振或折射效果，因此可经由不同排列状态的液晶分子来控制光线的穿透量，进一步产生不同强度的输出光线。
[0003]请参考图1A，图1A为先前技术一薄膜晶体管(Thin Film Transistor，TFT)液晶显示器10的示意图。液晶显示器10包含有一液晶显示面板(IXD Panel) 100、一源极驱动器102、一栅极驱动器104以及一逻辑控制电路116。液晶显示面板100是由两基板(Substrate)构成，而于两基板间填充有液晶材料(IXD layer)。一基板上设置有复数条资料线(Data Line) 108、复数条垂直于资料线108的扫描线(Scan Line，或称闸线，Gate Line) 110以及复数个薄膜晶体管112，而于另一基板上设置有一共享电极(CommonElectrode)用来经由电压产生器106提供一共享信号Vcom。薄膜晶体管112是以矩阵的方式分布于液晶显示面板100上，每一资料线108对应于液晶显示面板100上的一行(Column)，而扫描线110对应于液晶显示面板100上的一列(Row)，且每一薄膜晶体管112是对应于一像素(Pixel)。此外，液晶显示面板100的两基板所构成的电路特性可视为一等效电容114。
[0004]源极驱动器102与门极驱动器104会依据欲显示的影像数据分别对不同的资料线108及扫描线110产生输入信号，以控制薄膜晶体管112的导通及等效电容114两端的跨压，进一步地改变液晶分子的排列以及相对应的光线穿透量，使得影像数据得以正确地显示在液晶显示面板100上。逻辑控制电路116用来协调源极驱动器102与门极驱动器104的操作，例如校正资料线108上源极驱动信号及扫描线110上扫描信号的时序，使得薄膜晶体管112能在正确的时间被开启(扫描信号)，并接收到正确的影像数据(源极驱动信号)。
[0005]按制程需求，液晶显示器10的驱动电路组成主要分为低压组件、中压组件及高压组件。低压组件的耐压范围在1.5?1.8伏特，主要用来实现驱动电路中的逻辑控制电路116。中压组件的耐压范围在5?6伏特，主要用来实现驱动电路中的影像数据驱动，也即源极驱动器102。高压组件的耐压范围在25?30伏特，主要用来实现驱动电路中的栅极驱动器104。请参考第1B、1C图，图1B为先前技术高压组件的一 N型晶体管的操作电压与导通电流关系图，图1C为先前技术高压组件的一 P型晶体管的操作电压与导通电流关系图。当N型晶体管被开启时，其栅极源极电压差Vgsn的绝对值IVgsnI等于30伏特，被关闭时，栅极源极电压差Vgsn的绝对值IVgsnI等于O伏特。当P型晶体管被开启时，其栅极源极电压差Vgsp的绝对值IVgspI等于30伏特，被关闭时，栅极源极电压差Vgsp的绝对值I Vgsp I等于O伏特。也就是说，高压组件的全额电压摆幅(full swing)高达30伏特，高压组件需能承受这样的电压摆幅而不崩坏。因此，在这三类组件中，高压组件所需的电路布局(layout)面积最大，制造过程中所需的光罩(mask)数目及层构(layer)数目均最多，制造成本也最高。
[0006]因此，如何通过减少高压组件的使用，降低液晶显示驱动电路的制造成本，已成为业界的主要课题之一。
【发明内容】
[0007]因此，本发明的目的即在于提供减少使用高压组件的栅极驱动电路。
[0008]本发明公开一种栅极驱动电路，用来提供一扫描信号至一液晶显示面板。该液晶显示面板包含有一基板及复数个像素单元，每一像素单元以矩阵方式排列于该基板上。该扫描信号用来驱动该液晶显示面板的一列上的该像素单元。该栅极驱动电路包含有至少一正向位准转换器，以串联方式电性耦接，每一正向位准转换器用来提升一栅极控制信号的电压位准，以产生一正控制信号；至少一负向位准转换器，以串联方式电性耦接，每一负向位准转换器用来降低该栅极控制信号的电压位准，以产生一负控制信号；一 P型晶体管，包含有一栅极，电性耦接于该至少一正向位准转换器，用来接收该正控制信号；一源极，用来接收一正电源电压；以及一漏极，电性耦接于该液晶显示面板，用来输出该扫描信号；以及一 N型晶体管，包含有一栅极，电性耦接于该至少一负向位准转换器，用来接收该负控制信号；一源极，用来接收一负电源电压；以及一漏极，电性耦接于该P型晶体管的该漏极；其中该正电源电压减去该正控制信号的一电压差的一绝对值小于一中压组件耐压门坎；其中该负控制信号减去该负电源电压的一电压差的一绝对值小于该中压组件耐压门坎。
[0009]本发明还公开一种栅极驱动电路，用来提供一扫描信号至一液晶显示面板。该液晶显示面板包含有一基板及复数个像素单元，每一像素单元以矩阵方式排列于该基板上。该扫描信号用来驱动该液晶显示面板的一列上的该像素单元。该栅极驱动电路包含有一正向位准转换器，用来提升一栅极控制信号的电压位准，以产生一第一控制信号；一电容耦合位准转换器，电性耦接于该正向位准转换器，用来增加该第一控制信号的电压位准，以产生一正控制信号；以及降低该第一控制信号的电压位准，以产生一负控制信号；一P型晶体管，包含有一栅极，电性耦接于该电容耦合位准转换器，用来接收该正控制信号；一源极，用来接收一正电源电压；以及一漏极，电性耦接于该液晶显示面板的该列，用来输出该扫描信号；以及一 N型晶体管，包含有一栅极，电性耦接于该电容耦合位准转换器，用来接收该负控制信号；一源极，用来接收一负电源电压；以及一漏极，电性耦接于该P型晶体管的该漏极；其中该正电源电压减去该正控制信号的一电压差的一绝对值小于一中压组件耐压门；其中该负控制信号减去该负电源电压的一电压差的一绝对值小于该中压组件耐压门。
[0010]本发明还公开一种显示模块，包含有一液晶显示面板；以及一栅极驱动电路，用来提供一扫描信号至该液晶显示面板，该栅极驱动电路包含有至少一正向位准转换器，以串联方式电性耦接，每一正向位准转换器用来提升一栅极控制信号的电压位准，以产生一正控制信号；至少一负向位准转换器，以串联方式电性耦接，每一负向位准转换器用来降低该栅极控制信号的电压位准，以产生一负控制信号；一 P型晶体管，包含有一栅极，电性耦接于该至少一正向位准转换器，用来接收该正控制信号；一源极，用来接收一正电源电压；以及一漏极，电性耦接于该液晶显示面板，用来输出该扫描信号；以及一 N型晶体管，包含有一栅极，电性耦接于该至少一负向位准转换器，用来接收该负控制信号；一源极，用来接收一负电源电压；以及一漏极，电性耦接于该P型晶体管的该漏极；其中该正电源电压减去该正控制信号的一电压差的一绝对值小于一中压组件耐压门坎；其中该负控制信号减去该负电源电压的一电压差的一绝对值小于该中压组件耐压门坎。
[0011 ] 本发明还公开一种显示模块，包含有一液晶显示面板；以及一种栅极驱动电路，用来提供一扫描信号至该液晶显示面板，该栅极驱动电路包含有一正向位准转换器，用来提升一栅极控制信号的电压位准，以产生一第一控制信号；一电容耦合位准转换器，电性耦接于该正向位准转换器，用来增加该第一控制信号的电压位准，以产生一正控制信号；以及降低该第一控制信号的电压位准，以产生一负控制信号；一P型晶体管，包含有一栅极，电性耦接于该电容耦合位准转换器，用来接收该正控制信号；一源极，用来接收一正电源电压；以及一漏极，电性耦接于该液晶显示面板的该列，用来输出该扫描信号；以及一 N型晶体管，包含有一栅极，电性耦接于该电容耦合位准转换器，用来接收该负控制信号；一源极，用来接收一负电源电压；以及一漏极，电性耦接于该P型晶体管的该漏极；其中该正电源电压减去该正控制信号的一电压差的一绝对值小于一中压组件耐压门；其中该负控制信号减去该负电源电压的一电压差的一绝对值小于该中压组件耐压门。
[0012]根据上述实施例，本发明通过分阶段转换扫描信号的位准，栅极驱动电路可用中压组件取代高压组件，因此可使用较便宜的制程，达到降低成本的目的。
【附图说明】
[0013]图1A为先前技术一薄膜晶体管液晶显示器的示意图。
[0014]图1B为先前技术高压组件的一N型晶体管的操作电压与导通电流关系图。
[0015]图1C为先前技术高压组件的一P型晶体管的操作电压与导通电流关系图。
[0016]图2A、图2B为本发明实施例一栅极驱动电路的示意图。
[0017]图3A为图2B的栅极驱动电路中一 N型晶体管的操作电压与导通电流关系图。
[0018]图3B为图2B的栅极驱动电路中一 P型晶体管的操作电压与导通电流关系图。
[0019]图4为图2B的栅极驱动电路中一正向位准转换器的示意图。
[0020]图5为图2B的栅极驱动电路中一负向位准转换器的示意图。
[0021]图6为本发明实施例一栅极驱动电路的示意图。
[0022]图7为图6的栅极驱动电路中一正向位准转换器及一电容耦合位准转换器的示意图。
[0023]其中，附图标记说明如下:
[0024]Gctrl栅极控制信号
[0025]Gctrl \ VGPl?反相信号
[0026]IN1、IN2输入端
[0027]0UTU0UT2输出端
[0028]SCAN扫描信号
[0029]P(l，I)、P(l，2)、P(l，y)、P(l，N)、P (2，I)、像素
[0030]P (2，2)、P (2，y)、P (2，N)、P (M，I)、P (M, 2)、
[0031]P (M, y)、P (Μ, N)
[0032]QPl ?QP10、QP1，?QP12，、Qp5、P 型晶体管
[0033]Qp6
[0034]QNl ?QN12、QN1，?QN10，、N 型晶体管
[0035]Qn3、Qn4
[0036]Vcom共享信号
[0037]Vgsn栅极源极电压差
[0038]Vgsp栅极源极电压差
[0039]VGH正电源电压
[0040]VGL负电源电压
[0041]VGP正控制信号
[0042]VGPl第一控制信号
[0043]VGP2、VGN2第一反相信号
[0044]VGP2’、VGN2’第二反相信号
[0045]VGP4、VGN4’第四反相信号
[0046]VGN负控制信号
[0047]VGN4、VGP4’第三反相信号
[0048]VGND地电压
[0049]VPUVNl第一电源电压
[0050]VP2、VN2、VP3第二电源电压
[0051]VN3第三电源电压
[0052]10液晶显示器
[0053]100、201液晶显示面板
[0054]102源极驱动器
[0055]106电压产生器
[0056]108资料线
[0057]110扫描线
[0058]112薄膜晶体管
[0059]114等效电容
[0060]116逻辑控制电路
[0061]20、60、104栅极驱动电路
[0062]200_1、200_2、200_3、600_1正向位准转换器
[0063]210_1、210_2、210_3负向位准转换器
[0064]600_2电容耦合位准转换器
[0065]220P型晶体管
[0066]230N型晶体管
[0067]400、500电压隔绝电路
[0068]401 ?404、501 ?504反相器
[0069]701 ?704电容
【具体实施方式】
[0070]请参考第2A、2B图，第2A、2B图为本发明实施例一栅极驱动电路20的示意图。栅极驱动电路20用来提供一扫描信号SCAN至一液晶显示面板201。液晶显示面板201包含有一基板及像素单元P(l，I) ~P(M, N) ο像素单元P(l，I)?P(M，N)以矩阵方式排列于基板上。扫描信号SCAN用来驱动液晶显示面板上一列的像素单元，例如P(l，y)?P(M，y)。栅极驱动电路20包含有正向位准转换器200_1、200_2、200_3、负向位准转换器210_1、210_2、210_3、一 P型晶体管220及一 N型晶体管230。正向位准转换器200_1、200_2、200_3以串联的方式连接，以分阶段提升一栅极控制信号Gctrl的电压位准，第一阶从O?1.8伏特提升到O?5伏特，第二阶从O?5伏特提升到5?10，第三阶从5?10伏特提升到10?15伏特，作为一正控制信号VGP。相似地，负向位准转换器210_1、210_2、210_3以串联的方式连接，以分阶段降低栅极控制信号Gctrl的电压位准，第一阶从O?1.8伏特降低到O?-5伏特，第二阶从O?-5伏特降低到-5?-10，第三阶从-5?-10伏特降低到-10?-15伏特，作为一负控制信号VGN。虽然正控制信号VGP与负控制信号VGN的位准有落差，但是相位相同，P型晶体管220及N型晶体管230的结合可产生反相器的功能，用以产生相位与正控制信号VGP与负控制信号VGN相反的扫描信号SCAN。扫描信号SCAN的逻辑「I」位准是由一外部的正电源电压VGH提供，例如+15伏特，逻辑「O」位准是由一外部的一外部的负电源电压VGL提供，例如为-15伏特。
[0071]需注意的是，由于正电源电压VGH减去正控制信号VGP的一电压差小于6伏特，P型晶体管220的一栅极源极电压差Vgsp的绝对值IVgspI小于6伏特。相似地，由于负控制信号VGN减去负电源电压VGL的一电压差小于6伏特，N型晶体管230的一栅极源极电压差Vgsn的绝对值I Vgsn |小于6伏特。请参考第3A、3B图，图3A为N型晶体管230的操作电压与导通电流关系图，图3B为P型晶体管220的操作电压与导通电流关系图。在第3A、3B图中，P型晶体管220及N型晶体管230的最大操作电压(即I Vgspl或|Vgsn|)为5伏特，P型晶体管220及N型晶体管230使用中压组件即可，可不需采用高压组件。相较之下，先前技术第1B、IC图中，晶体管的最大操作电压高达30伏特，需使用高压组件。因此，本发明实施例的栅极驱动电路20可使用中压组件制成，进而达到降低制造成本的目的。
[0072]除了 P型晶体管220及N型晶体管230之外，正向位准转换器200_1、200_2、200_3也可以中压组件实现，而不需使用高压组件。具体来说，请参考图4，图4为正向位准转换器200_1、200_2的示意图。正向位准转换器200_1用来输出一地电压VGND = OV或一第一电源电压VPl = 5V。由于第一电源电压VPl减去地电压VGND的差小于6伏特，正向位准转换器200_1中所有组件的操作电压都小于6伏特，因此都可以中压组件实现。正向位准转换器200_2用来输出第一电源电压VPl = 5V或一第二电源电压VP2 = 1V0相似地，由于第二电源电压VP2减去第一电源电压VPl的差小于6伏特，正向位准转换器200_2中所有组件的操作电压都小于6伏特，因此都可以中压组件实现。
[0073]详细来说，正向位准转换器200_1包含有P型晶体管QPl?QP4、N型晶体管QNl?QN4及反相器401、402。当栅极控制信号Gctrl为1.8伏特的逻辑「I」，栅极控制信号Gctrl的一反相信号Gctrl’为O伏特的逻辑「O」时，N型晶体管QNl导通，P型晶体管QP2、QP4导通，反相器401输出的一第一反相信号VGP2为5伏特的逻辑「I」，反相器402输出的一第二反相信号VGP2’为O伏特的逻辑「O」。相反地，当栅极控制信号Gctrl为O伏特的逻辑「O」，反相信号Gctrl’为1.8伏特的逻辑「I」时，时，N型晶体管QN2导通，P型晶体管QP1、QP3导通，第一反相信号VGP2为O伏特的逻辑「O」，第二反相信号VGP2’为5伏特的逻辑「I」。因此，正向位准转换器200_1可达到将O?1.8伏特的栅极控制信号Gctrl提升到O?5伏特的第一反相信号VGP2的功能。
[0074]正向位准转换器200_2包含有P型晶体管QP5?QP8、N型晶体管QN5?QNlO及反相器403、404。当第一反相信号VGP2为5伏特的逻辑「I」时，N型晶体管QN5、QN7导通，P型晶体管QP5、QP8导通，反相器404输出的一第四反相信号VGP4为10伏特的逻辑「1」，反相器403输出的一第三反相信号VGP4’为5伏特的逻辑「O」。相反地，当第一反相信号VGP2为O伏特的逻辑「O」时，N型晶体管QN6、QN8导通，P型晶体管QP6、QP7导通，第四反相信号VGP4为5伏特的逻辑「0」，第三反相信号VGP4’为10伏特的逻辑「I」。因此，正向位准转换器200_2可达到将O?5伏特的第一反相信号VGP2提升到5?10伏特的第四反相信号VGP4的功能。
[0075]需注意的是，在图4中，正向位准转换器200_1、200_2之间存在一电压隔绝电路400。电压隔绝电路400包含有N型晶体管QN11、QN12及P型晶体管QP9、QP10，用来隔离地电压VGND与第二电源电压VP2。也就是说，正向位准转换器200_1中的任何节点的电压不会是第二电源电压VP2，正向位准转换器200_2中的任何节点的电压不会是地电压VGND。如此一来，正向位准转换器200_1、200_2中所有组件的操作电压会小于6伏特，都能以中压组件实现。
[0076]根据相同的电路原理，正向位准转换器200_3可依照正向位准转换器200_2的电路实施，将5?10伏特的第四反相信号VGP4提升到10?15伏特的正控制信号VGP，为求简洁，在此不赘述。
[0077]除此之外，负向位准转换器210_1、210_2、210_3也可以中压组件实现，而不需使用高压组件。具体来说，请参考图5，图5为负向位准转换器210_1、210_2的示意图。负向位准转换器210_1用来输出地电压VGND = OV或一第一电源电压VNl = -5V。由于地电压VGND减去第一电源电压VNl的差小于6伏特，负向位准转换器210_1中所有组件的操作电压都小于6伏特，因此都可以中压组件实现。负向位准转换器210_2用来输出第一电源电压VNl =-5V或一第二电源电压VN2 =-10V。相似地，由于第一电源电压VNl减去第二电源电压VN2的差小于6伏特，负向位准转换器210_2中所有组件的操作电压都小于6伏特，因此都可以中压组件实现。
[0078]详细来说，负向位准转换器210_1包含有P型晶体管QP1’?QP4’、N型晶体管QN1’?QN4’及反相器501、502。当栅极控制信号Gctrl为1.8伏特的逻辑「I」时，N型晶体管QN1’、QN3’导通，P型晶体管QP2’导通，反相器501输出的一第一反相信号VGN2为O伏特的逻辑「1」，反相器502输出的一第二反相信号VGN2’为-5伏特的逻辑「O」。相反地，当栅极控制信号Gctrl为O伏特的逻辑「O」时，N型晶体管QN2’、QN4’导通，P型晶体管QP1’导通，第一反相信号VGN2为-5伏特的逻辑「O」，第二反相信号VGN2’为O伏特的逻辑「I」。因此，负向位准转换器210_1可达到将O?1.8伏特的栅极控制信号Gctrl降低到O?-5伏特的第一反相信号VGN2的功能。
[0079]负向位准转换器210_2包含有P型晶体管QP5’?QP10’、N型晶体管QN5’?QN8’及反相器503、504。当第一反相信号VGN2为O伏特的逻辑「I」时，N型晶体管QN5’、QN7’导通，P型晶体管QP6’、QP8’导通，反相器503输出的一第三反相信号VGN4为-5伏特的逻辑「1」，反相器504输出的一第四反相信号VGN4’为-10伏特的逻辑「O」。相反地，当第一反相信号VGN2为-5伏特的逻辑「O」时，N型晶体管QN6’、QN8’导通，P型晶体管QP5’、QP7’导通，第三反相信号VGN4为-10伏特的逻辑「O」，第四反相信号VGN4’为-5伏特的逻辑「I」。因此，负向位准转换器210_2可达到将O?-5伏特的第一反相信号VGN2降低到-5?-10伏特的第三反相信号VGN4的功能。
[0080]需注意的是，在图5中，负向位准转换器210_1、210_2之间存在一电压隔绝电路500。电压隔绝电路500包含有N型晶体管QN9’、QNlO ’及P型晶体管QPl I’、QP12’，用来隔离地电压VGND与第二电源电压VN2。也就是说，负向位准转换器210_1中的任何节点的电压不会是第二电源电压VN2，负向位准转换器210_2中的任何节点的电压不会是地电压VGND0如此一来，负向位准转换器210_1、210_2中所有组件的操作电压会小于6伏特，都能以中压组件实现。
[0081]根据相同的电路原理，负向位准转换器210_3可依照负向位准转换器210_2的电路实施，将-5?-10伏特的第三反相信号VGN4降低到-10?-15伏特的负控制信号VGN，为求简洁，在此不赘述。
[0082]需注意的是，图2B、图4、图5实施例中阶露的三阶段电路架构、电压位准设计15、
10、5、0、-5、-10、-15仅为方便说明本发明的精神，本领域具通常知识者可根据实际需求，更动电路架构的阶段数、电压位准设计，而不限于此。
[0083]举例来说，请参考图6，图6为本发明实施例一栅极驱动电路60的示意图。栅极驱动电路60功能与栅极驱动电路20相同，都可提供扫描信号SCAN驱动至图2A的液晶显示面板201上一列的像素单元P(l，y)?P(M，y)。栅极驱动电路60是由栅极驱动电路20所衍生，故相同组件以相同符号表示。栅极驱动电路60与栅极驱动电路20的差异在于一正向位准转换器600_1器与一电容耦合位准转换器600_2。正向位准转换器600_1用来提升栅极控制信号Gctrl的电压位准，以产生一第一控制信号VGPl。电容耦合位准转换器600_2用来增加第一控制信号VGPl的电压位准，以产生一正控制信号VGP，并降低第一控制信号VGPl的电压位准，以产生一负控制信号VGN。
[0084]详细来说，请参考图7，图7为正向位准转换器600_1器与一电容耦合位准转换器600_2的示意图。正向位准转换器600_1是由正向位准转换器200_1所衍生，故相同组件以相同符号表示。正向位准转换器600_1可达到将O?1.8伏特的栅极控制信号Gctrl提升到O?5伏特的第一控制信号VGPl的功能，相关细节请参考前文对正向位准转换器200_1的描述，在此不赘述。电容耦合位准转换器600_2包含有一输入端IN1、IN2、输出端0UT1、0UT2、P 型晶体管 Qp5、Qp6、N 型晶体管 Qp3、Qp4、电容 701、702、703、704。输入端 INl、IN2分别用来接收第一控制信号VGPl及第一控制信号VGPl的一反相信号VGP1’。输出端0UT1、0UT2分别用来输出正控制信号VGP、负控制信号VGN。
[0085]当第一控制信号VGPl由O伏特的逻辑「O」转换为5伏特的逻辑「I」时，P型晶体管Qp5栅极受电容701耦合向上关闭，N型晶体管Qn3栅极受电容702耦合向上导通，同时P型晶体管Qp6栅极受电容703耦合向下导通，N型晶体管Qn4栅极受电容704耦合向下关闭，正控制信号VGP等于一第二电源电压VP3 = 15伏特的逻辑「1」，负控制信号VGN为-10伏特的逻辑「I」。相反地，当第一控制信号VGPl由5伏特的逻辑「I」转换为O伏特的逻辑「O」时，P型晶体管Qp5栅极受电容701耦合向下导通，N型晶体管Qn3栅极受电容702耦合向下关闭，同时P型晶体管Qp6栅极受电容703耦合向上关闭，N型晶体管Qn4栅极受电容704耦合向上导通，正控制信号VGP为10伏特的逻辑「0」，负控制信号VGN等于一第三电源电压VN3 = -15伏特的逻辑「O」。因此，电容耦合位准转换器600_2可将O?5伏特的正控制信号VGP提升到10?15伏特的正控制信号VGP，以及将O?5伏特的正控制信号VGP降低到-10?-15伏特的负控制信号VGN。
[0086]根据第6、7图，栅极驱动电路60与栅极驱动电路20的电路原理相似，栅极驱动电路60中所有组件的操作电压也不超过6伏特，可以中压组件实现。
[0087]综上所述，通过分阶段转换扫描信号的位准，现有技术中栅极驱动电路的高压组件可改由中压组件实现，因此可使用较便宜的制程，达到降低成本的目的。
[0088]以上所述仅为本发明的优选实施例而已，并不用于限制本发明，对于本领域的技术人员来说，本发明可以有各种更改和变化。凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。
【主权项】
1.一种栅极驱动电路，用来提供一扫描信号至一液晶显示面板，其特征在于，该栅极驱动电路包含有: 至少一正向位准转换器，以串联方式电性耦接，每一正向位准转换器用来提升一栅极控制信号的电压位准，以产生一正控制信号； 至少一负向位准转换器，以串联方式电性耦接，每一负向位准转换器用来降低该栅极控制信号的电压位准，以产生一负控制信号； 一 P型晶体管，包含有: 一栅极，电性耦接于该至少一正向位准转换器，用来接收该正控制信号； 一源极，用来接收一正电源电压；以及 一漏极，电性耦接于该液晶显示面板，用来输出该扫描信号；以及 一 N型晶体管，包含有: 一栅极，电性耦接于该至少一负向位准转换器，用来接收该负控制信号； 一源极，用来接收一负电源电压；以及 一漏极，电性耦接于该P型晶体管的该漏极； 其中该正电源电压减去该正控制信号的一电压差的一绝对值小于一中压组件耐压门坎； 其中该负控制信号减去该负电源电压的一电压差的一绝对值小于该中压组件耐压门坎。2.如权利要求1所述的栅极驱动电路，其特征在于，该至少一正向位准转换器包含有: 一第一正向位准转换器，电性耦接于一地端及一第一电源端，用来输出一地电压或一第一电源电压，其中该第一电源电压减去该地电压的一电压差的一绝对值小于该中压组件耐压门坎:以及 一第二正向位准转换器，电性耦接于该第一正向位准转换器、该第一电源端及一第二电源端，用来输出该第一电源电压或一第二电源电压，其中该第二电源电压减去该第一电源电压的一电压差的一绝对值小于该中压组件耐压门坎。3.如权利要求2所述的栅极驱动电路，其特征在于，该中压组件耐压门坎是6伏特。4.如权利要求2所述的栅极驱动电路，其特征在于，该第一正向位准转换器包含有: 一第一 P型晶体管，包含有: 一栅极，用来接收该栅极控制信号； 一源极；以及 一漏极； 一第一 N型晶体管，包含有: 一栅极，电性耦接于该第一 P型晶体管的该栅极，用来接收该栅极控制信号； 一源极，电性耦接于该地端，用来接收该地电压；以及 一漏极，电性耦接于该第一 P型晶体管的该漏极； 一第二 P型晶体管，包含有: 一栅极，用来接收该栅极控制信号的一反相信号； 一源极；以及 一漏极； 一第二 N型晶体管，包含有: 一栅极，电性耦接于该第二 P型晶体管的该栅极，用来接收该反相信号； 一源极，电性耦接于该地端，用来接收该地电压；以及 一漏极，电性耦接于该第二 P型晶体管的该漏极； 一第三P型晶体管，包含有: 一栅极，电性耦接于该第二 P型晶体管的该漏极及该第二 N型晶体管的该漏极； 一源极，电性耦接于该第一电源端，用来接收该第一电源电压；以及 一漏极，电性耦接于该第一 P型晶体管的该源极； 一第四P型晶体管，包含有: 一栅极，电性耦接于该第一 P型晶体管的该漏极及该第一 N型晶体管的该漏极； 一源极，电性耦接于该第一电源端，用来接收该第一电源电压；以及 一漏极，电性耦接于该第二 P型晶体管的该源极； 一第一反相器，电性耦接于该第一P型晶体管的该漏极及该第一N型晶体管的该漏极，用来反相该第一 P型晶体管及该第一 N型晶体管的一第一漏极电压，以产生一第一反相信号; 一第二反相器，电性耦接于该第二P型晶体管的该漏极及该第二N型晶体管的该漏极，用来反相该第二 P型晶体管及该第二 N型晶体管的一第二漏极电压，以产生一第二反相信号; 一第三N型晶体管，包含有: 一栅极，电性耦接于该第二反相器，用来接收该第二反相信号； 一源极，电性耦接于该地端，用来接收该地电压；以及 一漏极；以及 一第四N型晶体管，包含有: 一栅极，电性親接于该第一反相器，用来接收该第一反相信号； 一源极，电性耦接于该第三N型晶体管的该源极及该地端，用来接收该地电压；以及 一漏极。5.如权利要求4所述的栅极驱动电路，其特征在于，该第二正向位准转换器包含有: 一第五P型晶体管，包含有: 一栅极，电性耦接于该第四N型晶体管的该漏极； 一源极，电性耦接于该第二电源端，用来接收该第二电源电压；以及 一漏极，电性耦接于该第三N型晶体管的该漏极； 一第六P型晶体管，包含有: 一栅极，电性耦接于该第三N型晶体管的该漏极； 一源极，电性耦接于该第二电源端，用来接收该第二电源电压；以及 一漏极，电性耦接于该第四N型晶体管的该漏极； 一第七P型晶体管，包含有: 一栅极，电性耦接于该第五P型晶体管的该漏极、该第六P型晶体管的该栅极； 一源极，电性耦接于该第二电源端，用来接收该第二电源电压；以及 一漏极； 一第八P型晶体管，包含有: 一栅极，电性耦接于该第五P型晶体管的该栅极、该第六P型晶体管的该漏极； 一源极，电性耦接于该第二电源端，用来接收该第二电源电压；以及 一漏极； 一第五N型晶体管，包含有: 一栅极，电性耦接于该第七P型晶体管的该栅极、该第六P型晶体管的该栅极及该第五P型晶体管的该漏极； 一源极；以及 一漏极，电性耦接于该第七P型晶体管的该漏极； 一第六N型晶体管，包含有: 一栅极，电性耦接于该第八P型晶体管的该栅极、该第五P型晶体管的该栅极及该第六P型晶体管的该漏极； 一源极；以及 一漏极，电性耦接于该第八P型晶体管的该漏极； 一第七N型晶体管，包含有: 一栅极，电性耦接于该第八P型晶体管的该漏极及该第六N型晶体管的该漏极； 一源极，电性耦接于该第一电源端，用来接收该第一电源电压；以及 一漏极，电性耦接于该第五N型晶体管的该源极； 一第八N型晶体管，包含有: 一栅极，电性耦接于该第七P型晶体管的该漏极及该第五N型晶体管的该漏极； 一源极，电性耦接于该第一电源端，用来接收该第一电源电压；以及 一漏极，电性耦接于该第六N型晶体管的该源极； 一第三反相器，电性耦接于该第八P型晶体管的该漏极及该第六N型晶体管的该漏极与该第七N型晶体管的该闸级，用来反相该第八P型晶体管及该第六N型晶体管的一第三漏极电压，以产生一第三反相信号； 一第四反相器，电性耦接于该第七P型晶体管的该漏极及该第五N型晶体管的该漏极与该第八N型晶体管的该闸级，用来反相该第七P型晶体管及该第五N型晶体管的一第四漏极电压，以产生一第四反相信号； 一第九N型晶体管，包含有: 一栅极，电性耦接于该第三反相器，用来接收改第三反相信号； 一源极，电性耦接于该第一电源端，用来接收该第一电源电压；以及 一漏极；以及 一第十N型晶体管，包含有: 一栅极，电性耦接于该第四反相器，用来接收改第四反相信号； 一源极，电性耦接于该第一电源端，用来接收该第一电源电压；以及 一漏极。6.如权利要求5所述的栅极驱动电路，其特征在于，该第一位准转换模块另包含有一电压隔绝电路，电性耦接于该第一正向位准转换器及该第二正向位准转换器之间，用来隔绝该地电压及该第二电源电压，该电压隔绝电路包含有: 一第九P型晶体管，包含有: 一栅极，电性耦接于该第一电源端，用来接收该第一电源电压； 一源极，电性耦接于该第五P型晶体管的该漏极；以及 一漏极，电性耦接于该第一电源端，用来接收该第一电源电压； 一第十P型晶体管，包含有: 一栅极，电性耦接于该第一电源端，用来接收该第一电源电压； 一源极，电性耦接于该第六P型晶体管的该漏极；以及 一漏极，电性耦接于该第一电源端，用来接收该第一电源电压； 一第i^一 N型晶体管，包含有: 一栅极，电性耦接于该第一电源端，用来接收该第一电源电压； 一源极，电性耦接于该第三N型晶体管的该漏极；以及 一漏极，电性耦接于该第一电源端，用来接收该第一电源电压；以及 一第十二 N型晶体管，包含有: 一栅极，电性耦接于该第一电源端，用来接收该第一电源电压； 一源极，电性耦接于该第四N型晶体管的该漏极；以及 一漏极，电性耦接于该第一电源端，用来接收该第一电源电压。7.如权利要求1所述的栅极驱动电路，其特征在于，该至少一负向位准转换器包含有: 一第一负向位准转换器，电性耦接于一地端及一第三电源端，用来输出一地电压或一第三电源电压，其中该地电压减去该第三电源电压的一电压差的一绝对值是小于该中压组件耐压门坎:以及 一第二负向位准转换器，电性耦接于该第一负向位准转换器、该第三电源端及一第四电源端，用来输出该第三电源电压或一第四电源电压，其中该第三电源电压减去该第四电源电压的一电压差的一绝对值小于该中压组件耐压门坎。8.如权利要求7所述的栅极驱动电路，其特征在于，该中压组件耐压门坎是6伏特。9.如权利要求7所述的栅极驱动电路，其特征在于，该第一负向位准转换器包含有: 一第一 P型晶体管，包含有: 一栅极，用来接收该栅极控制信号； 一源极，电性耦接于该地端，用来接收该地电压；以及 一漏极； 一第一 N型晶体管，包含有: 一栅极，电性耦接于该第一 P型晶体管的该栅极，用来接收该栅极控制信号； 一源极；以及 一漏极，电性耦接于该第一 P型晶体管的该漏极； 一第二 P型晶体管，包含有: 一栅极，用来接收该栅极控制信号的一反相信号； 一源极，电性耦接于该地端，用来接收该地电压；以及 一漏极； 一第二 N型晶体管，包含有:一栅极，电性耦接于该第二 P型晶体管的该栅极，用来接收该反相信号； 一源极；以及 一漏极，电性耦接于该第二 P型晶体管的该漏极； 一第三N型晶体管，包含有: 一栅极，电性耦接于该第二 P型晶体管的该漏极及该第二 N型晶体管的该漏极； 一源极，电性耦接于该第一电源端，用来接收该第一电源电压；以及 一漏极，电性耦接于该第一 N型晶体管的该源极； 一第四N型晶体管，包含有: 一栅极，电性耦接于该第一 P型晶体管的该漏极及该第一 N型晶体管的该漏极； 一源极，电性耦接于该第一电源端，用来接收该第一电源电压；以及 一漏极，电性耦接于该第二 N型晶体管的该源极； 一第一反相器，电性耦接于该第一P型晶体管的该漏极及该第一N型晶体管的该漏极，用来反相该第一 P型晶体管及该第一 N型晶体管的一第一漏极电压，以产生一第一反相信号; 一第二反相器，电性耦接于该第二P型晶体管的该漏极及该第二N型晶体管的该漏极，用来反相该第二 P型晶体管及该第二 N型晶体管的一第二漏极电压，以产生一第二反相信号; 一第三P型晶体管，包含有: 一栅极，电性耦接于该第二反相器，用来接收该第二反相信号； 一源极；以及 一漏极；以及 一第四P型晶体管，包含有: 一栅极，电性親接于该第一反相器，用来接收该第一反相信号； 一源极，电性耦接于该第三P型晶体管的该源极；以及 一漏极。10.如权利要求9所述的栅极驱动电路，其特征在于，该第二负向位准转换器包含有: 一第五N型晶体管，包含有: 一栅极，电性耦接于该第四P型晶体管的该漏极； 一源极，电性耦接于该第二电源端，用来接收该第二电源电压；以及 一漏极，电性耦接于该第三P型晶体管的该漏极； 一第六N型晶体管，包含有: 一栅极，电性耦接于该第三P型晶体管的该漏极； 一源极，电性耦接于该第二电源端，用来接收该第二电源电压；以及 一漏极，电性耦接于该第四P型晶体管的该漏极； 一第七N型晶体管，包含有: 一栅极，电性耦接于该第六N型晶体管的该栅极及该第五N型晶体管的该漏极； 一源极，电性耦接于该第二电源端，用来接收该第二电源电压；以及 一漏极； 一第八N型晶体管，包含有:一栅极，电性耦接于该第五N型晶体管的该栅极及该第六N型晶体管的该漏极； 一源极，电性耦接于该第二电源端，用来接收该第二电源电压；以及 一漏极； 一第五P型晶体管，包含有: 一栅极，电性耦接于该第七N型晶体管的该栅极； 一源极；以及 一漏极，电性耦接于该第七N型晶体管的该漏极； 一第六P型晶体管，包含有: 一栅极，电性耦接于该第八N型晶体管的该栅极； 一源极；以及 一漏极，电性耦接于该第八N型晶体管的该漏极； 一第七P型晶体管，包含有: 一栅极，电性耦接于该第六P型晶体管的该漏极； 一源极，电性耦接于该第一电源端，用来接收该第一电源电压；以及 一漏极，电性耦接于该第五P型晶体管的该源极； 一第八P型晶体管，包含有: 一栅极，电性耦接于该第五P型晶体管的该漏极； 一源极，电性耦接于该第一电源端，用来接收该第一电源电压；以及 一漏极，电性耦接于该第六P型晶体管的该源极； 一第三反相器，电性耦接于该第五P型晶体管的该漏极及该第七N型晶体管的该漏极，用来反相该第五P型晶体管及该第七N型晶体管的一第三漏极电压，以产生一第三反相信号; 一第四反相器，电性耦接于该第六P型晶体管的该漏极及该第八N型晶体管的该漏极，用来反相该第六P型晶体管及该第八N型晶体管的一第四漏极电压，以产生一第四反相信号; 一第九P型晶体管，包含有: 一栅极，电性耦接于该第四反相器，用来接收该第四反相信号； 一源极；以及 一漏极；以及 一第十P型晶体管，包含有: 一栅极，电性耦接于该第三反相器，用来接收该第三反相信号； 一源极，电性耦接于该第九P型晶体管的该源极；以及 一漏极。11.如权利要求10所述的栅极驱动电路，其特征在于，该第二位准转换模块另包含有一电压隔绝电路，电性耦接于该第一负向位准转换器及该第二负向位准转换器之间，用来隔绝该地电压及该第二电源电压，该电压隔绝电路包含有: 一第九N型晶体管，包含有: 一栅极，电性耦接于该第一电源端，用来接收该第一电源电压； 一源极，电性耦接于该第五N型晶体管的该漏极；以及 一漏极，电性耦接于该第一电源端，用来接收该第一电源电压； 一第十N型晶体管，包含有: 一栅极，电性耦接于该第一电源端，用来接收该第一电源电压； 一源极，电性耦接于该第六N型晶体管的该漏极；以及 一漏极，电性耦接于该第一电源端，用来接收该第一电源电压； 一第十一 P型晶体管，包含有: 一栅极，电性耦接于该第一电源端，用来接收该第一电源电压； 一源极，电性耦接于该第三P型晶体管的该漏极；以及 一漏极，电性耦接于该第一电源端，用来接收该第一电源电压；以及 一第十二 P型晶体管，包含有: 一栅极，电性耦接于该第一电源端，用来接收该第一电源电压； 一源极，电性耦接于该第四P型晶体管的该漏极；以及 一漏极，电性耦接于该第一电源端，用来接收该第一电源电压。12.如权利要求1所述的栅极驱动电路，其特征在于，该中压组件耐压门坎是6伏特。13.一种栅极驱动电路，用来提供一扫描信号至一液晶显示面板，其特征在于，该栅极驱动电路包含有: 一正向位准转换器，用来提升一栅极控制信号的电压位准，以产生一第一控制信号； 一电容耦合位准转换器，电性耦接于该正向位准转换器，用来: 增加该第一控制信号的电压位准，以产生一正控制信号；以及 降低该第一控制信号的电压位准，以产生一负控制信号； 一 P型晶体管，包含有: 一栅极，电性耦接于该电容耦合位准转换器，用来接收该正控制信号； 一源极，用来接收一正电源电压；以及 一漏极，电性耦接于该液晶显示面板，用来输出该扫描信号；以及 一 N型晶体管，包含有: 一栅极，电性耦接于该电容耦合位准转换器，用来接收该负控制信号； 一源极，用来接收一负电源电压；以及 一漏极，电性耦接于该P型晶体管的该漏极； 其中该正电源电压减去该正控制信号的一电压差的一绝对值小于一中压组件耐压门； 其中该负控制信号减去该负电源电压的一电压差的一绝对值小于该中压组件耐压门。14.如权利要求13所述的栅极驱动电路，其特征在于，该正向位准转换器包含有: 一第一 P型晶体管，包含有: 一栅极，用来接收该栅极控制信号； 一源极；以及 一漏极； 一第一 N型晶体管，包含有: 一栅极，电性耦接于该第一 P型晶体管的该栅极，用来接收该栅极控制信号； 一源极，电性耦接于一地端，用来接收一地电压；以及 一漏极，电性耦接于该第一 P型晶体管的该漏极； 一第二 P型晶体管，包含有: 一栅极，用来接收该栅极控制信号的一反相信号； 一源极；以及 一漏极； 一第二 N型晶体管，包含有: 一栅极，电性耦接于该第二 P型晶体管的该栅极，用来接收该反相信号； 一源极，电性耦接于该地端，用来接收该地电压；以及 一漏极，电性耦接于该第二 P型晶体管的该漏极； 一第三P型晶体管，包含有: 一栅极，电性耦接于该第二 P型晶体管的该漏极及该第二 N型晶体管的该漏极； 一源极，电性耦接于一第一电源端，用来接收一第一电源电压；以及 一漏极，电性耦接于该第一 P型晶体管的该源极； 一第四P型晶体管，包含有: 一栅极，电性耦接于该第一 P型晶体管的该漏极及该第一 N型晶体管的该漏极； 一源极，电性耦接于该第一电源端，用来接收该第一电源电压；以及 一漏极，电性耦接于该第二 P型晶体管的该源极； 一第一反相器，电性耦接于该第一P型晶体管的该漏极及该第一N型晶体管的该漏极，用来反相该第一 P型晶体管及该第一 N型晶体管的一第一漏极电压，以产生该第一控制信号；以及 一第二反相器，电性耦接于该第二P型晶体管的该漏极及该第二N型晶体管的该漏极，用来反相该第二 P型晶体管及该第二 N型晶体管的一第二漏极电压，以产生该第一控制信号的一反相信号； 其中该第一电源电压减去该地电压的一电压差的一绝对值小于该中压组件耐压门坎。15.如权利要求14所述的栅极驱动电路，其特征在于，该中压组件耐压门坎是6伏特。16.如权利要求13所述的栅极驱动电路，其特征在于，该电容耦合位准转换器包含有: 一第一输入端，用来接收该第一控制信号； 一第二输入端，用来接收该第一控制信号的一反相信号； 一第一输出端，用来输出该正控制信号； 一第二输出端，用来输出该负控制信号； 一第五P型晶体管，包含有: 一栅极，电性親接于该第一输出端； 一源极，电性耦接于一第二电源端，用来接收一第二电源电压；以及 一漏极； 一第六P型晶体管，包含有: 一栅极，电性耦接于该第五P型晶体管的该漏极及该第二输入端； 一源极，电性耦接于该第二电源端，用来接收该第二电源电压；以及 一漏极，电性親接于该第一输出端； 一第三N型晶体管，包含有:一栅极，电性耦接于该第二输出端； 一源极，电性耦接于一第三电源端，用来接收一第三电源电压；以及 一漏极； 一第四N型晶体管，包含有: 一栅极，电性耦接于该第三N型晶体管的该漏极及该第二输入端； 一源极，电性耦接于该第三电源端，用来接收该第三电源电压；以及 一漏极，电性耦接于该第二输出端； 一第一电容，电性親接于该第一输入端及该第一输出端之间； 一第二电容，电性親接于该第一输入端及该第二输出端之间； 一第三电容，其一端电性耦接于该第二输入端，另一端电性耦接于该第六P型晶体管的该栅极与该第五P型晶体管的该漏极；以及 一第四电容，其一端电性耦接于该第二输入端，另一端电性耦接于该第四N型晶体管的该栅极与该第三N型晶体管的该漏极。17.如权利要求13所述的栅极驱动电路，其特征在于，该中压组件耐压门坎是6伏特。18.—种显示模块，其特征在于，包含有: 一液晶显不面板；以及 一栅极驱动电路，用来提供一扫描信号至该液晶显示面板，该栅极驱动电路包含有:至少一正向位准转换器，以串联方式电性耦接，每一正向位准转换器用来提升一栅极控制信号的电压位准，以产生一正控制信号； 至少一负向位准转换器，以串联方式电性耦接，每一负向位准转换器用来降低该栅极控制信号的电压位准，以产生一负控制信号； 一 P型晶体管，包含有: 一栅极，电性耦接于该至少一正向位准转换器，用来接收该正控制信号； 一源极，用来接收一正电源电压；以及 一漏极，电性耦接于该液晶显示面板，用来输出该扫描信号；以及 一 N型晶体管，包含有: 一栅极，电性耦接于该至少一负向位准转换器，用来接收该负控制信号； 一源极，用来接收一负电源电压；以及 一漏极，电性耦接于该P型晶体管的该漏极； 其中该正电源电压减去该正控制信号的一电压差的一绝对值小于一中压组件耐压门坎； 其中该负控制信号减去该负电源电压的一电压差的一绝对值小于该中压组件耐压门坎。19.如权利要求18所述的显示模块，其特征在于，该中压组件耐压门坎是6伏特。20.—种显示模块，其特征在于，包含有: 一液晶显不面板；以及 一种栅极驱动电路，用来提供一扫描信号至该液晶显示面板，该栅极驱动电路包含有: 一正向位准转换器，用来提升一栅极控制信号的电压位准，以产生一第一控制信号； 一电容耦合位准转换器，电性耦接于该正向位准转换器，用来: 增加该第一控制信号的电压位准，以产生一正控制信号；以及 降低该第一控制信号的电压位准，以产生一负控制信号； 一 P型晶体管，包含有: 一栅极，电性耦接于该电容耦合位准转换器，用来接收该正控制信号； 一源极，用来接收一正电源电压；以及 一漏极，电性耦接于该液晶显示面板，用来输出该扫描信号；以及 一 N型晶体管，包含有: 一栅极，电性耦接于该电容耦合位准转换器，用来接收该负控制信号； 一源极，用来接收一负电源电压；以及 一漏极，电性耦接于该P型晶体管的该漏极； 其中该正电源电压减去该正控制信号的一电压差的一绝对值小于一中压组件耐压门； 其中该负控制信号减去该负电源电压的一电压差的一绝对值小于该中压组件耐压门。21.如权利要求20所述的显示模块，其特征在于，该中压组件耐压门坎是6伏特。
【文档编号】G09G3/36GK105989813SQ201510575863
【公开日】2016年10月5日
【申请日】2015年9月11日
【发明人】林春生, 廖敏男
【申请人】矽创电子股份有限公司