扫描驱动电路及具有该电路的平面显示装置的制造方法
【专利摘要】本发明公开了一种扫描驱动电路及平面显示装置，所述扫描驱动电路包括级联的多个扫描驱动单元，每一扫描驱动单元包括正反扫电路，接收上级级传信号及第一下级级传信号并进行处理后控制正向扫描及反向扫描；输入电路根据上级级传信号及第一下级级传信号对上拉控制信号点及下拉控制信号点进行充电；锁存电路对上级级传信号及第一下级级传信号进行锁存；复位电路对上拉控制信号点的电位进行清零复位；信号复用电路对本级级传信号、第二下级级传信号及锁存数据进行处理，产生扫描驱动信号输出给扫描线来驱动像素单元，以此实现简化平面显示装置的电路，节省空间，进而利于平面显示装置的窄边框设计。
【专利说明】
扫描驱动电路及具有该电路的平面显示装置
技术领域
[0001]本发明涉及显示技术领域，特别是涉及一种扫描驱动电路及具有该电路的平面显示装置。
【背景技术】
[0002]目前的平面显示装置中采用扫描驱动电路，也就是利用现有薄膜晶体管平面显示器阵列制程将扫描驱动电路制作在阵列基板上，实现对逐行扫描的驱动方式。现有的平面显示装置中每一扫描驱动电路仅驱动一条扫描线，而一般平面显示装置中设置诸多条扫描线，这将需要设计诸多扫描驱动电路，势必使得电路设计复杂，且占用空间，不利于平面显示装置的窄边框设计。
【发明内容】
[0003]本发明主要解决的技术问题是提供一种扫描驱动电路及具有该电路的平面显示装置，以简化平面显示装置的电路，节省空间，进而利于平面显示装置的窄边框设计。
[0004]为解决上述技术问题，本发明采用的一个技术方案是:提供一种扫描驱动电路，所述扫描驱动电路包括级联的多个扫描驱动单元，每一所述扫描驱动单元包括:
[0005]正反扫电路，用于接收上级级传信号及第一下级级传信号并进行处理后控制所述扫描驱动电路进行正向扫描及反向扫描；
[0006]输入电路，连接所述正反扫电路，用于从所述正反扫电路接收所述上级级传信号及所述第一下级级传信号并根据所述上级级传信号及所述第一下级级传信号对上拉控制信号点及下拉控制信号点进行充电；
[0007]锁存电路，连接所述输入电路，用于从所述输入电路接收所述上级级传信号及所述第一下级级传信号并对所述上级级传信号及所述第一下级级传信号进行锁存；
[0008]复位电路，连接所述输入电路及所述锁存电路，用于对所述上拉控制信号点的电位进行清零复位;及
[0009]信号复用电路，连接所述锁存电路，用于对本级级传信号、第二下级级传信号及从所述锁存电路接收到的锁存数据进行处理，产生扫描驱动信号输出给扫描线来驱动像素单
J L ο
[0010]其中，所述正反扫电路包括第一至第四可控开关，所述第一可控开关的控制端接收所述上级级传信号及连接所述第四可控开关的控制端，所述第一可控开关的第一端连接开启电压端及所述第二可控开关的第一端，所述第一可控开关的第二端连接所述第二可控开关的第二端、所述第三可控开关的第一端及所述输入电路，所述第二可控开关的控制端接收所述第一下级级传信号及连接所述第三可控开关的控制端，所述第三可控开关的第二端连接所述第四可控开关的第一端，所述第四可控开关的第二端连接关闭电压端。
[0011]其中，所述第一及第二可控开关为P型MOS薄膜晶体管，所述第一及第二可控开关的控制端、第一端及第二端分别对应所述P型MOS薄膜晶体管的栅极、漏极及源极;所述第三及第四可控开关为N型MOS薄膜晶体管，所述第三及第四可控开关的控制端、第一端及第二端分别对应所述N型MOS薄膜晶体管的栅极、漏极及源极。
[0012]其中，所述输入电路包括第一反相器及第一时钟控制反相器，所述第一反相器的输入端接收一时钟信号，所述第一反相器的输出端连接所述第一时钟控制反相器的第一控制端，所述第一时钟控制反相器的第二控制端接收所述时钟信号，所述第一时钟控制反相器的输入端连接所述第一可控开关的第二端，所述第一时钟控制反相器的输出端连接所述锁存电路及所述复位电路。
[0013]其中，所述锁存电路包括第二反相器、第三反相器及第二时钟控制反相器，所述第二时钟控制反相器的输入端连接所述第一时钟控制反相器的输出端及所述第三反相器的输入端，所述第二时钟控制反相器的第一控制端接收所述时钟信号，所述第二反相器的输入端接收所述时钟信号，所述第二反相器的输出端连接所述第二时钟控制反相器的第二控制端，所述第二时钟控制反相器的输出端连接所述第三反相器的输出端、所述复位电路及所述信号复用电路。
[0014]其中，所述复位电路包括第五可控开关，所述第五可控开关的控制端接收一复位信号，所述第五可控开关的第一端连接所述第二时钟控制反相器的输入端及所述第三反相器的输入端，所述第五可控开关的第二端连接所述开启电压端。
[0015]其中，所述第五可控开关为P型MOS薄膜晶体管，所述第五可控开关的控制端、第一端及第二端分别对应所述P型MOS薄膜晶体管的栅极、漏极及源极。
[0016]其中，所述信号复用电路包括第四至第九反相器、第一及第二与非门，所述第一与非门的第一输入端接收一第一驱动信号，所述第一与非门的第二输入端连接所述第二与非门的第一输入端及所述第二时钟控制反相器的输出端，所述第二与非门的第二输入端接收一第二驱动信号，所述第一与非门的输出端连接所述第四反相器的输入端，所述第四反相器的输出端连接所述第五反相器的输入端，所述第六反相器的输入端连接所述第五反相器的输出端及接收所述本级级传信号，所述第六反相器的输出端连接本级扫描线，所述第二与非门的输出端连接所述第七反相器的输入端，所述第七反相器的输出端连接所述第八反相器的输入端，所述第九反相器的输入端连接所述第八反相器的输出端及接收所述第二下级级传信号，所述第九反相器的输出端连接一下级扫描线。
[0017]为解决上述技术问题，本发明采用的另一个技术方案是:提供一种平面显示装置，所述平面显示装置包括上述任一所述的扫描驱动电路。
[0018]其中，所述平面显示装置为IXD或0LED。
[0019]本发明的有益效果是:区别于现有技术的情况，本发明的扫描驱动电路通过所述正反扫电路对上级级传信号及第一下级级传信号进行处理后控制所述扫描驱动电路进行正向扫描及反向扫描，并通过所述输入电路对上拉控制信号点及下拉控制信号点进行充电，通过所述锁存电路对所述上级级传信号及所述第一下级级传信号进行锁存，最后通过所述信号复用电路产生扫描驱动信号输出给多条扫描线来驱动像素单元，以此实现简化平面显示装置的电路，节省空间，进而利于平面显示装置的窄边框设计。
【附图说明】
[0020]图1是现有技术中扫描驱动电路的结构示意图；[0021 ]图2是现有技术中扫描驱动电路的波形图；
[0022]图3是本发明的扫描驱动电路的结构示意图；
[0023]图4是图3中的反相器的结构示意图；
[0024]图5是图3中的时钟控制反相器的结构示意图；
[0025]图6是图3中的与非门的结构示意图；
[0026]图7是本发明的扫描驱动电路的驱动框架图；
[0027]图8及图9是本发明的扫描驱动电路的波形图；
[0028]图10是本发明的平面显示装置的示意图。
【具体实施方式】
[0029]请参阅图1，现有技术中平面显示装置中设置有若干条扫描线，也就需要对应这些扫描线设置相应的扫描驱动电路，而现有的每一扫描驱动电路仅驱动一条扫描线，每一扫描驱动电路包括正反扫电路1、输入电路20、锁存电路30、复位电路40、信号处理电路50及驱动电路60，这将使得平面显示装置中的电路设计复杂。请继续参阅图2，图2为现有技术中扫描驱动电路的波形图。其中，当正向扫描控制电压U2D为高电平且反向扫描电压D2U为低电平时，下级下拉控制信号点Q(n+1)为高电平时，所述正反扫电路10输出高电平信号，下级下拉控制信号点Q(n+1)为低电平时，所述正反扫电路10输出低电平信号，所述扫描驱动电路为正向扫描状态；当正向扫描控制电压U2D为低电平且反向扫描电压D2U为高电平时，上级上拉控制信号点Q(n-l)为高电平时，所述正反扫电路10输出高电平信号，上级上拉控制信号点Q(n-l)为低电平时，所述正反扫电路10输出低电平信号，所述扫描驱动电路为反向扫描状态。当所述正反扫电路10输出高电平信号，第一时钟信号CKl输出高电平信号时，所述输入电路20输出低电平信号，所述低电平信号经所述锁存电路30中反相器后为本级上拉控制信号点Q (N)充电至高电平，所述本级上拉控制信号点Q (N)的电位被所述锁存电路30锁存起来，当第二时钟信号CK3输出高电平信号时，所述信号处理电路50经过对所述本级上拉控制信号点Q(N)的高电平信号与所述第二时钟信号CK3的高电平信号进行与非运算后输出低电平信号，所述低电平信号经驱动电路60的反相器后输出高电平的扫描驱动信号给本级扫描线Gate(n)以提供给像素单元；当所述正反扫电路10输出低电平信号，第一时钟信号CKl输出高电平信号时，所述输入电路20输出高电平信号，所述高电平信号经所述锁存电路30中反相器后提供给本级上拉控制信号点Q(N)低电平，即本级上拉控制信号点Q(N)放电，当第二时钟信号CK3输出高电平信号时，所述信号处理电路50经过对所述本级上拉控制信号点Q(N)的低电平信号与所述第二时钟信号CK3的高电平信号进行与非运算后输出高电平信号，所述高电平信号经驱动电路60的反相器后输出低电平的扫描驱动信号给本级扫描线Gate(n)以提供给像素单元，其余扫描驱动电路的工作原理与上述相同，在此不再赘述。
[0030]请参阅图3，是本发明的扫描驱动电路的结构示意图。在本实施方式中，仅以一个扫描驱动单元I为例进行说明。如图3所示，本发明的扫描驱动电路包括多个级联的扫描驱动单元I，每一扫描驱动单元I包括正反扫电路100，用于接收上级级传信号及第一下级级传信号并进行处理后控制所述扫描驱动电路进行正向扫描及反向扫描;输入电路200，连接所述正反扫电路100，用于从所述正反扫电路100接收所述上级级传信号及所述第一下级级传信号并根据所述上级级传信号及所述第一下级级传信号对上拉控制信号点及下拉控制信号点进行充电；锁存电路300，连接所述输入电路200，用于从所述输入电路200接收所述上级级传信号及所述第一下级级传信号并对所述上级级传信号及所述第一下级级传信号进行锁存;复位电路400，连接所述输入电路200及所述锁存电路300，用于对所述上拉控制信号点的电位进行清零复位；信号复用电路500，连接所述锁存电路300，用于对本级级传信号、第二下级级传信号及从所述锁存电路300接收到的锁存数据进行处理，产生扫描驱动信号输出给扫描线来驱动像素单元。
[0031]所述正反扫电路100包括第一至第四可控开关T1-T4，所述第一可控开关Tl的控制端接收所述上级级传信号及连接所述第四可控开关T4的控制端，所述第一可控开关Tl的第一端连接开启电压端VGH及所述第二可控开关T2的第一端，所述第一可控开关Tl的第二端连接所述第二可控开关T2的第二端、所述第三可控开关T3的第一端及所述输入电路200，所述第二可控开关T2的控制端接收所述第一下级级传信号及连接所述第三可控开关T3的控制端，所述第三可控开关T3的第二端连接所述第四可控开关T4的第一端，所述第四可控开关T4的第二端连接关闭电压端VGL。
[0032]所述第一及第二可控开关Tl32为？型皿)3薄膜晶体管，所述第一及第二可控开关T1、T2的控制端、第一端及第二端分别对应所述P型MOS薄膜晶体管的栅极、漏极及源极;所述第三及第四可控开关Τ3、Τ4为N型MOS薄膜晶体管，所述第三及第四可控开关Τ3、Τ4的控制端、第一端及第二端分别对应所述N型MOS薄膜晶体管的栅极、漏极及源极。在其他实施例中，所述第一至第四可控开关也可为其他类型的开关，只要能实现本发明的目的即可，如所述第一及第二可控开关Tl、Τ2为N型MOS薄膜晶体管，所述第一及第二可控开关Tl、Τ2的控制端、第一端及第二端分别对应所述N型MOS薄膜晶体管的栅极、漏极及源极;所述第三及第四可控开关了334为？型^)5薄膜晶体管，所述第三及第四可控开关Τ3、Τ4的控制端、第一端及第二端分别对应所述P型MOS薄膜晶体管的栅极、漏极及源极。
[0033]所述输入电路200包括第一反相器Ul及第一时钟控制反相器Yl，所述第一反相器Ul的输入端接收一时钟信号，所述第一反相器Ul的输出端连接所述第一时钟控制反相器Yl的第一控制端，所述第一时钟控制反相器Yl的第二控制端接收所述时钟信号，所述第一时钟控制反相器Yl的输入端连接所述第一可控开关Tl的第二端，所述第一时钟控制反相器Yl的输出端连接所述锁存电路300及所述复位电路400。
[0034]所述锁存电路300包括第二反相器U2、第三反相器U3及第二时钟控制反相器Υ2，所述第二时钟控制反相器Υ2的输入端连接所述第一时钟控制反相器Yl的输出端及所述第三反相器U3的输入端，所述第二时钟控制反相器Υ2的第一控制端接收所述时钟信号，所述第二反相器U2的输入端接收所述时钟信号，所述第二反相器U2的输出端连接所述第二时钟控制反相器Υ2的第二控制端，所述第二时钟控制反相器Υ2的输出端连接所述第三反相器U3的输出端、所述复位电路400及所述信号复用电路500。
[0035]所述复位电路500包括第五可控开关Τ5，所述第五可控开关Τ5的控制端接收一复位信号，所述第五可控开关Τ5的第一端连接所述第二时钟控制反相器Υ2的输入端及所述第三反相器U3的输入端，所述第五可控开关Τ5的第二端连接所述开启电压端VGH。
[0036]所述第五可控开关了5为？型^)3薄膜晶体管，所述第五可控开关Τ5的控制端、第一端及第二端分别对应所述P型MOS薄膜晶体管的栅极、漏极及源极。在其他实施例中，所述第五可控开关也可为其他类型的开关，只要能实现本发明的目的即可，如所述第五可控开关T5为N型MOS薄膜晶体管，所述第五可控开关T5的控制端、第一端及第二端分别对应所述N型MOS薄膜晶体管的栅极、漏极及源极。
[0037]所述信号复用电路500包括第四至第九反相器U4-U9、第一及第二与非门Α1、Α2，所述第一与非门Al的第一输入端接收一第一驱动信号，所述第一与非门Al的第二输入端连接所述第二与非门Α2的第一输入端及所述第二时钟控制反相器Υ2的输出端，所述第二与非门Α2的第二输入端接收一第二驱动信号，所述第一与非门Al的输出端连接所述第四反相器U4的输入端，所述第四反相器U4的输出端连接所述第五反相器U5的输入端，所述第六反相器U6的输入端连接所述第五反相器U5的输出端及接收所述本级级传信号，所述第六反相器U6的输出端连接本级扫描线，所述第二与非门Α2的输出端连接所述第七反相器U7的输入端，所述第七反相器U7的输出端连接所述第八反相器U8的输入端，所述第九反相器U9的输入端连接所述第八反相器U8的输出端及接收所述第二下级级传信号，所述第九反相器U9的输出端连接一下级扫描线。
[0038]请参阅图4至图6，分别是图3中所述反相器、所述时钟控制反相器及与非门的结构示意图，所述反相器、所述时钟控制反相器及与非门的结构均为现有技术，因此在此不再详细赘述。
[0039]在本实施例中，所述时钟信号为时钟信号CKl，所述上级级传信号为上级级传信号ST(n-2)，所述第一下级级传信号为第一下级级传信号ST(n+4)，所述本级级传信号为本级级传信号ST(n)，所述第二下级级传信号为第二下级级传信号ST(n+2)，所述复位信号为复位信号Reset，所述上拉控制信号点为上拉控制信号点Q(N)，所述下拉控制信号点为下拉控制信号点P(N)，所述第一驱动信号为第一驱动信号CT2，所述第二驱动信号为第二驱动信号CT3，所述本级扫描线为本级扫描线Gate(n)，所述下级扫描线为下级扫描线Gate(n+2)。
[0040]请参阅图8及图9，是本发明扫描驱动电路的波形图。根据图3至图9可以得到所述扫描驱动电路的工作原理如下:下面以一个扫描驱动单元I为例进行说明。在所述正反扫电路100中通过所述上级级传信号ST(n-2)控制所述扫描驱动电路进行正向扫描状态，通过所述第一下级级传信号ST(n+4)控制所述扫描驱动电路进行反向扫描状态。当所述上级级传信号ST(n-2)及所述第一下级级传信号ST(n+4)均输出高电平信号时，所述正反扫电路100输出低电平信号；当所述上级级传信号ST(n-2)及所述第一下级级传信号ST(n+4)均输出低电平信号、所述上级级传信号ST(n-2)输出高电平信号而所述第一下级级传信号ST(n+4)输出低电平信号、或所述上级级传信号ST(n-2)输出低电平信号而所述第一下级级传信号ST(n+4)输出高电平信号时，所述正反扫电路100输出高电平信号。
[0041]当所述正反扫电路100输出高电平信号，所述时钟信号CKl输出第一个高电平信号时，所述输入电路200输出低电平信号，所述低电平信号经过所述第三反相器U3后输出给所述上拉控制信号点Q(N)高电平信号，此时所述上拉控制信号点Q(N)被充电，当所述第一及第二驱动信号CT2、CT3均输出高电平信号时，所述本级级传信号ST(n)及所述第二下级级传信号ST(n+2)均输出低电平信号，所述本级扫描线Gate(n)及所述下级扫描线Gate(n+2)均接收到高电平的扫描驱动信号并提供给所述像素单元。
[0042]当所述正反扫电路100输出高电平信号，所述时钟信号CKl输出第二个高电平信号时，所述输入电路200输出低电平信号，所述低电平信号经过所述第三反相器U3后输出给所述上拉控制信号点Q(N)高电平信号，所述上拉控制信号点Q(N)维持高电平状态，当所述第一及第二驱动信号CT2、CT3均输出高电平信号时，所述本级级传信号ST(n)及所述第二下级级传信号ST(n+2)均输出低电平信号，所述本级扫描线Gate(n)及所述下级扫描线Gate(n+
2)均接收到高电平的扫描驱动信号并提供给所述像素单元。
[0043]当所述正反扫电路100输出低电平信号，所述时钟信号CKl输出高电平信号时，所述输入电路200输出高电平信号，所述高电平信号经过所述第三反相器U3后输出给所述上拉控制信号点Q(N)低电平信号，此时所述上拉控制信号点Q(N)放电，当所述第一及第二驱动信号CT2、CT3均输出高电平信号时，所述本级级传信号ST(n)及所述第二下级级传信号ST(n+2)均输出高电平信号，所述本级扫描线Gate (η)及所述下级扫描线Gate (n+2)均接收到低电平的扫描驱动信号并提供给对应的像素单元，此时，所述扫描驱动单元I工作结束。其余扫描驱动单元的工作原理与上述相同，在此不再赘述。
[0044]请参阅图10，为本发明一种平面显示装置的示意图。所述平面显示装置包括前述的扫描驱动电路，所述扫描驱动电路设置在所述平面显示装置的两端。其中，所述平面显示装置为IXD或OLED。
[0045]本发明的扫描驱动电路通过所述正反扫电路对上级级传信号及第一下级级传信号进行处理后控制所述扫描驱动电路进行正向扫描及反向扫描，并通过所述输入电路对上拉控制信号点及下拉控制信号点进行充电，通过所述锁存电路对所述上级级传信号及所述第一下级级传信号进行锁存，最后通过所述信号复用电路产生扫描驱动信号输出给多条扫描线来驱动像素单元，以此实现简化平面显示装置的电路，节省空间，进而利于平面显示装置的窄边框设计。
[0046]以上所述仅为本发明的实施方式，并非因此限制本发明的专利范围，凡是利用本发明说明书及附图内容所作的等效结构或等效流程变换，或直接或间接运用在其他相关的技术领域，均同理包括在本发明的专利保护范围内。
【主权项】
1.一种扫描驱动电路，其特征在于，所述扫描驱动电路包括级联的多个扫描驱动单元，每一所述扫描驱动单元包括: 正反扫电路，用于接收上级级传信号及第一下级级传信号并进行处理后控制所述扫描驱动电路进行正向扫描及反向扫描； 输入电路，连接所述正反扫电路，用于从所述正反扫电路接收所述上级级传信号及所述第一下级级传信号并根据所述上级级传信号及所述第一下级级传信号对上拉控制信号点及下拉控制信号点进行充电； 锁存电路，连接所述输入电路，用于从所述输入电路接收所述上级级传信号及所述第一下级级传信号并对所述上级级传信号及所述第一下级级传信号进行锁存； 复位电路，连接所述输入电路及所述锁存电路，用于对所述上拉控制信号点的电位进行清零复位;及 信号复用电路，连接所述锁存电路，用于对本级级传信号、第二下级级传信号及从所述锁存电路接收到的锁存数据进行处理，产生扫描驱动信号输出给扫描线来驱动像素单元。2.根据权利要求1所述的扫描驱动电路，其特征在于，所述正反扫电路包括第一至第四可控开关，所述第一可控开关的控制端接收所述上级级传信号及连接所述第四可控开关的控制端，所述第一可控开关的第一端连接开启电压端及所述第二可控开关的第一端，所述第一可控开关的第二端连接所述第二可控开关的第二端、所述第三可控开关的第一端及所述输入电路，所述第二可控开关的控制端接收所述第一下级级传信号及连接所述第三可控开关的控制端，所述第三可控开关的第二端连接所述第四可控开关的第一端，所述第四可控开关的第二端连接关闭电压端。3.根据权利要求2所述的扫描驱动电路，其特征在于，所述第一及第二可控开关为P型MOS薄膜晶体管，所述第一及第二可控开关的控制端、第一端及第二端分别对应所述P型MOS薄膜晶体管的栅极、漏极及源极;所述第三及第四可控开关为N型MOS薄膜晶体管，所述第三及第四可控开关的控制端、第一端及第二端分别对应所述N型MOS薄膜晶体管的栅极、漏极及源极。4.根据权利要求2所述的扫描驱动电路，其特征在于，所述输入电路包括第一反相器及第一时钟控制反相器，所述第一反相器的输入端接收一时钟信号，所述第一反相器的输出端连接所述第一时钟控制反相器的第一控制端，所述第一时钟控制反相器的第二控制端接收所述时钟信号，所述第一时钟控制反相器的输入端连接所述第一可控开关的第二端，所述第一时钟控制反相器的输出端连接所述锁存电路及所述复位电路。5.根据权利要求4所述的扫描驱动电路，其特征在于，所述锁存电路包括第二反相器、第三反相器及第二时钟控制反相器，所述第二时钟控制反相器的输入端连接所述第一时钟控制反相器的输出端及所述第三反相器的输入端，所述第二时钟控制反相器的第一控制端接收所述时钟信号，所述第二反相器的输入端接收所述时钟信号，所述第二反相器的输出端连接所述第二时钟控制反相器的第二控制端，所述第二时钟控制反相器的输出端连接所述第三反相器的输出端、所述复位电路及所述信号复用电路。6.根据权利要求5所述的具有指纹识别的显示面板，其特征在于，所述复位电路包括第五可控开关，所述第五可控开关的控制端接收一复位信号，所述第五可控开关的第一端连接所述第二时钟控制反相器的输入端及所述第三反相器的输入端，所述第五可控开关的第二端连接所述开启电压端。7.根据权利要求6所述的扫描驱动电路，其特征在于，所述第五可控开关为P型MOS薄膜晶体管，所述第五可控开关的控制端、第一端及第二端分别对应所述P型MOS薄膜晶体管的栅极、漏极及源极。8.根据权利要求6所述的扫描驱动电路，其特征在于，所述信号复用电路包括第四至第九反相器、第一及第二与非门，所述第一与非门的第一输入端接收一第一驱动信号，所述第一与非门的第二输入端连接所述第二与非门的第一输入端及所述第二时钟控制反相器的输出端，所述第二与非门的第二输入端接收一第二驱动信号，所述第一与非门的输出端连接所述第四反相器的输入端，所述第四反相器的输出端连接所述第五反相器的输入端，所述第六反相器的输入端连接所述第五反相器的输出端及接收所述本级级传信号，所述第六反相器的输出端连接本级扫描线，所述第二与非门的输出端连接所述第七反相器的输入端，所述第七反相器的输出端连接所述第八反相器的输入端，所述第九反相器的输入端连接所述第八反相器的输出端及接收所述第二下级级传信号，所述第九反相器的输出端连接一下级扫描线。9.一种平面显示装置，其特征在于，所述平面显示装置包括如权利要求1-8任一所述的扫描驱动电路。10.根据权利要求9所述的平面显示装置，其特征在于，所述平面显示装置为LCD或OLED0
【文档编号】G09G3/36GK106057131SQ201610361919
【公开日】2016年10月26日
【申请日】2016年5月27日
【发明人】赵莽
【申请人】武汉华星光电技术有限公司