像素驱动电路、像素驱动方法及显示装置的制造方法

像素驱动电路、像素驱动方法及显示装置的制造方法
【专利摘要】本公开提出了一种像素驱动电路、一种应用于该像素驱动电路的像素驱动方法以及包括该像素驱动电路的显示装置。所述像素驱动电路包括第一晶体管，用于将数据信号传输至第一节点；第二晶体管，用于将参考电压信号传输至所述第一节点；第三晶体管，用于将驱动电压传输至第二节点；第四晶体管，用于将所述参考电压信号传输至第三节点；第五晶体管，用于连通所述第二节点和所述第三节点；第六晶体管，用于将所述第二节点的信号传输至第四节点，所述第四节点与有机发光二极管耦接；以及存储电容，耦接于所述第一节点和所述第三节点之间。本公开可以使有机发光二极管显示装置的显示效果更加均匀。
【专利说明】
像素驱动电路、像素驱动方法及显示装置
技术领域
[0001] 本公开涉及显示技术领域，具体而言，涉及一种像素驱动电路及该像素驱动电路 的像素驱动方法和包括该像素驱动电路的显示装置。
【背景技术】
[0002] 相比传统技术中的液晶显示装置，0LED(0rganic Light Emitting Diode，有机发 光二极管)显示装置具有反应速度更快、色纯度和亮度更优、对比度更高、视角更广等特点。 因此，逐渐得到了显示技术开发商日益广泛的关注。
[0003] 0LED显示装置中的像素单元主要包括有机发光二极管和驱动该有机发光二极管 的像素单元驱动电路。传统的2T1C像素单元驱动电路如图1中所示:其包括第一晶体管Ml、 驱动晶体管DTFT以及存储电容C。其中，第一晶体管Ml由扫描线（Scan Line)输出的第一扫 描信号Scan控制，以用于控制数据线(Data Line)的数据信号Vdata的写入，驱动晶体管DTFT 用于控制有机发光二极管0LED的发光，存储电容C用于为驱动晶体管DTFT的栅极提供维持 电压。
[0004] 有机发光二极管0LED能够发光是由驱动晶体管DTFT工作在饱和状态时所产生的 驱动电流驱动的，驱动晶体管DTFT的栅极和源极的电压差V gs为PVEE+Vthjled-Vdata，其中， Vth_oled为有机发光二极管0LED的阈值电压，Vdata为数据信号Vdata的电压，PVEE为有机发光二 极管阴极连接的低电平电压。则驱动电流I(MD可以表示为：
[0006] 其中，
为与工艺和驱动设计有关的常数，例如μη为载流子迀移率，(^为 栅氧化层电容，W/L为晶体管宽长比，Vth为驱动晶体管DTFT的阈值电压。
[0007] 然而，由于技术所限，驱动晶体管DTFT的阈值电压Vth以及有机发光二极管0LED本 身阈值电压的均匀性通常较差，在使用中还会发生驱动晶体管DTFT的阈值电压Vth以及有机 发光二极管0LED本身阈值电压的漂移。由上式可知，如果不同像素单元之间的驱动晶体管 DTFT的阈值电压V th以及有机发光二极管0LED本身阈值电压不同，则造成驱动电流存在差 异，引起显示亮度不均匀;如果驱动晶体管的阈值电压V th随时间发生漂移，则可能造成先后 电流不同，影响显示效果。
[0008] 需要说明的是，在上述【背景技术】部分公开的信息仅用于加强对本公开的背景的理 解，因此可以包括不构成对本领域普通技术人员已知的现有技术的信息。

【发明内容】

[0009] 本公开的目的在于提供一种像素驱动电路及该像素驱动电路的像素驱动方法和 包括该像素驱动电路的显示装置，用于至少在一定程度上克服由于相关技术的限制和缺陷 而导致的一个或多个问题。
[0010]根据本公开实施例的第一方面，提供一种像素驱动电路，包括:第一晶体管，用于 响应扫描信号而导通，以将数据信号传输至第一节点；第二晶体管，用于响应发光控制信号 而导通，以将参考电压信号传输至所述第一节点;第三晶体管，用于响应所述发光控制信号 而导通，以将驱动电压传输至第二节点；第四晶体管，用于响应第一控制信号而导通，以将 所述参考电压信号传输至第三节点;第五晶体管，用于响应第二控制信号而导通，以连通所 述第二节点和所述第三节点；第六晶体管，用于响应所述第三节点的电压信号而导通，以将 所述第二节点的信号传输至第四节点，所述第四节点与有机发光二极管耦接;存储电容，耦 接于所述第一节点和所述第三节点之间。
[0011]在本公开的一种示例性实施例中，所述第一至第六晶体管均分别具有控制端、第 一端以及第二端，其中：所述第一晶体管的控制端接收所述扫描信号，所述第一晶体管的第 一端接收所述数据信号，所述第一晶体管的第二端与所述第一节点耦接;所述第二晶体管 的控制端接收所述发光控制信号，所述第二晶体管的第一端接收所述参考电压信号，所述 第二晶体管的第二端与所述第一节点耦接;所述第三晶体管的控制端接收所述发光控制信 号，所述第三晶体管的第一端接收所述驱动电压，所述第三晶体管的第二端与所述第二节 点耦接;所述第四晶体管的控制端接收所述第一控制信号，所述第四晶体管的第一端接收 所述参考电压信号，所述第四晶体管的第二端与所述第三节点耦接;所述第五晶体管的控 制端接收所述第二控制信号，所述第五晶体管的第一端与所述第二节点耦接，所述第五晶 体管的第二端与所述第三节点耦接;所述第六晶体管的控制端与所述第三节点耦接，所述 第六晶体管的第一端与所述第二节点耦接，所述第六晶体管的第二端与所述第四节点耦 接。
[0012] 在本公开的一种示例性实施例中，所述像素驱动电路还包括:第七晶体管，用于响 应所述第一控制信号而导通，以将反置电压信号传输至所述第四节点。
[0013] 在本公开的一种示例性实施例中，所述第七晶体管具有控制端、第一端以及第二 端;其中：所述第七晶体管的控制端接收所述第一控制信号，所述第七晶体管的第一端接收 反置电压信号，所述第七晶体管的第二端与所述第四节点耦接。
[0014] 在本公开的一种示例性实施例中，所述晶体管均为N型晶体管。所述像素驱动电路 的所述驱动电压为高电平电压;所述有机发光二极管的阳极与所述第四节点耦接，阴极与 低电平电压耦接。
[0015] 在本公开的一种示例性实施例中，所述晶体管均为P型晶体管。所述驱动电压为低 电平电压;所述有机发光二极管的阴极与所述第四节点耦接，阳极与高电平电压耦接。
[0016] 根据本公开实施例的第二方面，提供一种像素驱动方法，应用于在本公开的一种 示例性实施例中，所述方法包括:数据写入阶段，通过所述扫描信号以及所述第一控制信号 控制所述第一晶体管、所述第四晶体管导通，通过所述发光控制信号以及所述第二控制信 号控制所述第二晶体管、所述第三晶体管、所述第五晶体管截止;所述数据信号通过所述第 一晶体管传输至所述第一节点;所述参考电压信号通过所述第四晶体管传输至所述第三节 点；阈值补偿阶段，通过所述扫描信号以及所述第二控制信号控制所述第一晶体管、所述第 五晶体管导通，通过所述第一控制信号以及所述发光控制信号控制所述第四晶体管、所述 第二晶体管、所述第三晶体管截止;所述第三节点的电压通过所述第五晶体管传输至所述 第二节点;发光控制阶段，通过所述发光控制信号控制所述第二晶体管、所述第三晶体管导 通，通过所述扫描信号、所述第一控制信号、所述第二控制信号控制所述第一晶体管、所述 第四晶体管、所述第五晶体管截止;所述参考电压信号通过所述第二晶体管传输至所述第 一节点，所述驱动电压通过所述第三晶体管传输至所述第二节点，所述第六晶体管产生驱 动电流传输至所述有机发光二极管，所述有机发光二极管响应于所述驱动电流而发光。
[0017] 在本公开的一种示例性实施例中，所述像素驱动电路还包括第七晶体管，用于响 应所述第一控制信号而导通，以将反置电压信号传输至所述第四节点；所述数据写入阶段 还包括，通过所述第一控制信号控制所述第七晶体管导通，所述反置电压信号通过所述第 七晶体管传输至所述第四节点。
[0018] 根据本公开实施例的第三方面，提供一种显示装置，包括在本公开的一种示例性 实施例中所述的像素驱动电路。
[0019] 本公开一种示例性实施方式中的像素驱动电路，通过电路结构的改进，使得驱动 晶体管（即第六晶体管）的阈值电压以及有机发光二极管的阈值电压可以提前写入存储电 容，从而可以在产生驱动电流时消除第六晶体管的阈值电压和有机发光二极管的阈值电压 的影响，从而对阈值电压漂移进行了有效的补偿，保证了驱动电流的均匀性和稳定性，进而 可以使显示装置的亮度更加均匀。
[0020] 应当理解的是，以上的一般描述和后文的细节描述仅是示例性和解释性的，并不 能限制本公开。
【附图说明】
[0021] 此处的附图被并入说明书中并构成本说明书的一部分，示出了符合本公开的实施 例，并与说明书一起用于解释本公开的原理。显而易见地，下面描述中的附图仅仅是本公开 的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据 这些附图获得其他的附图。
[0022] 图1是现有技术中一种像素驱动电路的示意图；
[0023] 图2是本公开示例实施方式中一种像素驱动电路的示意图；
[0024] 图3是本公开示例实施方式中一种像素驱动电路的驱动时序图；
[0025] 图4是图2中像素驱动电路在数据写入阶段的等效电路图；
[0026] 图5是图2中像素驱动电路在阈值补偿阶段的等效电路图；
[0027] 图6是图2中像素驱动电路在发光控制阶段的等效电路图；
[0028] 图7是本公开示例实施方式中再一种像素驱动电路的示意图；
[0029]图8是图7中像素驱动电路在数据写入阶段的等效电路图。
[0030] 附图标记说明：
[0031] Ml 第一晶体管
[0032] M2 第二晶体管
[0033] M3 第三晶体管
[0034] M4 第四晶体管
[0035] M5 第五晶体管
[0036] M3 第六晶体管
[0037] M7 第七晶体管
[0038] C 存储电容
[0039] 0LED 有机发光二极管
[0040] PvDD 驱动电压
[0041 ] PvEE 低电平电压
[0042] Vdata 数据信号
[0043] Vref 参考电压信号
[0044] Scan 扫描信号
[0045] Coni 第一控制信号
[0046] Con2 第二控制信号
[0047] Emit 发光控制信号
[0048] Vrev 反置电压信号
【具体实施方式】
[0049] 现在将参考附图更全面地描述示例性实施例。然而，示例性实施例能够以多种形 式实施，且不应被理解为限于在此阐述的实施方式;相反，提供这些实施方式使得本公开将 全面和完整，并将示例性实施例的构思全面地传达给本领域的技术人员。在图中，为了清 晰，夸大、变形或简化了形状尺寸。在图中相同的附图标记表示相同或类似的结构，因而将 省略它们的详细描述。
[0050] 此外，所描述的特征、结构或步骤可以以任何合适的方式结合在一个或更多实施 例中。在下面的描述中，提供许多具体细节从而给出对本公开的实施例的充分理解。然而， 本领域技术人员将意识到，可以实践本公开的技术方案而没有所述特定细节中的一个或更 多，或者可以采用其它的方法、步骤、结构等。
[0051] 本示例实施方式中首先提供了一种像素驱动电路。如图中2中所示，该像素驱动电 路可以包括有机发光二极管0LED、第一晶体管Μ1、第二晶体管M2、第三晶体管M3、第四晶体 管Μ4、第五晶体管Μ5、第六晶体管Μ6以及存储电容C等。其中，第一晶体管Ml可以用于响应扫 描信号Scan而导通，以将数据信号V data传输至第一节点N1。第二晶体管M2可以用于响应发 光控制信号Emit而导通，以将参考电压信号Vref传输至第一节点N1。第三晶体管M3可以用于 响应发光控制信号Emit而导通，以将驱动电压P VDD传输至第二节点N2。第四晶体管M4可以用 于响应第一控制信号Coni而导通，以将参考电压信号Vref传输至第三节点N3。第五晶体管M5 可以用于响应第二控制信号Con2而导通，以连通第二节点N2和第三节点N3。第六晶体管M6 可以用于响应第三节点N3的电压信号而导通，以将第二节点N2的信号传输至第四节点N4， 第四节点N4与有机发光二极管0LED耦接。存储电容C，耦接于第一节点N1和第三节点N3之 间。该像素驱动电路可以对第六晶体管M6的阈值电压以及有机发光二极管0LED的阈值电压 进行有效的补偿，保证驱动电流的均匀性和稳定性，进而可以使显示装置的亮度更加均匀。 下面将参考图2对上述像素驱动电路进行更详细的说明。
[0052]本示例实施方式中，上述第一晶体管至第六晶体管均包括控制端、第一端以及第 二端;如图2中所示，以第一晶体管至第六晶体管均为N型晶体管为例，控制端可以为晶体管 的栅极，第一端可以为晶体管的源极，第二端可以为晶体管的漏极;但需要说明的是，在薄 膜晶体管中，晶体管的源极和漏极并不进行严格区分，因此也可能是第一端为晶体管的漏 极，第二端为晶体管的源极。参考图2中所示，其中：
[0053]第一晶体管Ml的源极与一数据线连接，从而接收一数据信号Vdata，第一晶体管Ml 的漏极与第一节点N1耦接，第一晶体管Ml的栅极接收扫描信号Scan，从而可以响应扫描信 号Scan将数据信号Vdata写入第一节点N1。第二晶体管M2的源极与一参考电压信号线连接， 从而接收参考电压信号Vref，第二晶体管M2的漏极与第一节点N1親接，第二晶体管M2的栅极 接收发光控制信号Emit，从而可以响应发光控制信号Emit将参考电压信号V ref写入第一节 点N1。第三晶体管M3的源极与一驱动信号线连接，从而接收驱动电压PVDD，第三晶体管M3的 漏极与第二节点N2耦接，第三晶体管M3的栅极接收发光控制信号Emit，从而可以响应发光 控制信号Emit将驱动电压Pvdd传输至第二节点N2;本不例实施方式中，驱动电压Pvdd例如可 以为高电平电压。第四晶体管M4的源极与参考电压信号线连接，用于接收参考电压信号 Vref，第四晶体管M4的漏极与一第三节点N3耦接，第四晶体管M4的栅极接收第一控制信号 Coni，从而可以响应第一控制信号Coni将参考电压信号V ref传输至第三节点N3。第五晶体管 M5的源极与第二节点N2耦接，第五晶体管M5的漏极与第三节点N3耦接，第五晶体管M5的栅 极接收第二控制信号Con2,从而可以响应第二控制信号Con2连通第二节点N2和第三节点 N3。第六晶体管M6的源极与第二节点N2耦接，第六晶体管M6的漏极与一第四节点N4耦接，第 六晶体管M6的栅极与第三节点N3耦接，从而可以响应第三节点N3的电压信号而将第二节点 N2的信号传输至第四节点N4。有机发光二极管0LED的阳极可以与第四节点N4耦接，有机发 光二极管0LED的阴极可以与低电平电压Pvee親接。存储电容C的第一极板可以与第一节点N1 耦接，存储电容C的第二极板可以与第三节点N3耦接。下面结合图2中像素驱动电路的像素 驱动方法对其中的各部分进行更详细的说明：
[0054] 图3是图2中的像素驱动电路的像素驱动方法的控制时序图，其中示出了发光控制 信号Emit、扫描信号Scan、第一控制信号Coni以及第二控制信号Con2在三个阶段，即数据写 入阶段T1、阈值补偿阶段T2以及发光控制阶段T3的电平状态。
[0055] 参考图4中所示，是控制时序运行到数据写入阶段T1时像素驱动电路的等效电路 图。在数据写入阶段T1，扫描信号Scan以及第一控制信号Coni均为高电平，从而控制第一晶 体管Ml以及第四晶体管M4导通;发光控制信号Emit以及第二控制信号Con均为低电平，从而 控制第二晶体管M2、第三晶体管M3以及第五晶体管M5截止。
[0056]在数据写入阶段T1，数据信号Vdata通过第一晶体管Ml传输至第一节点N1，参考电 压信号Vref通过第四晶体管M4传输至所述第三节点N3,从而为存储电容C进行充电。此时第 一节点N1的电压为存储电容C第一极板的电压，即数据信号V data的电压;此时第三节点N3的 电压为存储电容C第二极板的电压，即参考电压信号Vrrf的电压。
[0057]参考图5中所示，是控制时序运行到阈值补偿阶段T2时像素驱动电路的等效电路 图。在阈值补偿阶段T2,扫描信号Scan以及第二控制信号Con2均为高电平，从而控制第一晶 体管M1、第五晶体管M5导通，第一控制信号Coni以及发光控制信号Emit均为低电平，从而控 制第二晶体管M2、第三晶体管M3以及第四晶体管M4截止。
[0058]在阈值补偿阶段T2,第三节点N3的电压，即存储电容C第二极板的电压通过第五晶 体管M5传输至第二节点N2,由于第六晶体管M6的栅极电压Vg在本阶段初等于存储电容C第 二极板的电压，即参考电压信号V re3f的电压，如此，第六晶体管M6的栅极电压Vg则高于源极 电压(PvEE+Vth_oled)，其中，Vth_oled为有机发光二极管的阈值电压，第六晶体管M6等效为二极 管连接，第六晶体管M6的栅极电压Vg*于低电平电压PVEE的下拉作用而下降，直至V g = PVEE+ VtMied+Vth;其中，Vth为第六晶体管M6的阈值电压；同时，第三节点N3与第二节点N2导通，因 此存储电容第二极板的电压等于V g，实现了将有机发光二极管OLED的阈值电压VtMled与第 六晶体管M6的阈值电压V th写入存储电容C，存储电容C两端的电压差SVg-Vdata，即PVEE+ Vth-oled+Vth-Vdata 〇
[0059] 参考图6中所示，是控制时序运行到发光控制阶段T3时所述像素驱动电路的等效 电路图。在发光控制阶段Τ3,发光控制信号Emit为高电平，从而控制第二晶体管M2以及第三 晶体管M3导通，扫描信号Scan、第一控制信号Coni以及第二控制信号Con2均为低电平，从而 控制第一晶体管Ml、第四晶体管M4以及第五晶体管M5截止。
[0060] 在发光控制阶段T3,参考电压信号Vref通过第二晶体管M2传输至第一节点N1，驱动 电压Pvdd通过第三晶体管M3传输至所述第二节点N2，第四晶体管M4与第五晶体管M5关闭，存 储电容C的电荷无法流动，在存储电容C第一极板的电压，即第一节点N1的电压由V data变为 Vref后，存储电容C第二极板的电压，即第六晶体管M6的栅极电压Vg变为PvEE+Vth+oled+Vth-(Vdata-Vref )。此时第六晶体管M6的栅极与源极的电压差Vgs为(PvEE+Vth_oled+Vth-(Vdata-Vr ef)-(PvEE+VtMled ) = Vth-Vdate+Vref 根据驱动电流公式
[0062] 可知，此时第六晶体管M6的驱动电流为
『与第六晶体管 M6的阈值电压Vth以及有机发光二极管0LED的阈值电压无关。
[0063] 由此可知，本示例性实施方式的像素驱动电路中，通过将驱动晶体管，即第六晶体 管M6的阈值电压Vth以及有机发光二极管0LED的阈值电压提前写入存储电容，从而可以在产 生驱动电流时消除第六晶体管M6的阈值电压和有机发光二极管0LED的阈值电压的影响，从 而对阈值电压漂移进行有效的补偿，保证了驱动电流的均匀性和稳定性，进而可以使显示 装置的亮度更加均匀。
[0064] 参考图7中所示，在本公开的其他示例性实施例中，上述像素驱动电路还可以包括 一第七晶体管M7。第七晶体管M7可以用于响应上述第一控制信号Coni而导通，以将反置电 压信号V rev传输至第四节点N4,从而反置有机发光二极管0LED。第七晶体管包括控制端、第 一端以及第二端，如图7中所示，以第七晶体管为N型晶体管为例，控制端可以为晶体管的栅 极，第一端可以为晶体管的源极，第二端可以为晶体管的漏极。其中，第七晶体管的源极接 收反置电压信号V rev，第七晶体管的漏极与第四节点N4耦接，第七晶体管的栅极接收第一控 制信号Coni，从而可以响应第一控制信号Coni将反置电压信号V rev导入到第四节点N4反置 有机发光二极管0LED。
[0065]参考图8中所示，是控制时序运行到数据写入阶段T1时，加入第七晶体管M7后的像 素驱动电路的等效电路图。当第七晶体管M7响应第一控制信号Coni而导通，将反置电压信 号Vre3v导入到第四节点N4时，有机发光二极管0LED反置，并在今后的阈值补偿阶段T2中由于 第七晶体管M7关闭而保持第四节点N4的电压不变，令有机发光二极管0LED在非显示阶段不 受第六晶体管M6漏极电压变化的影响而发生余晖，从而消除了残影，使显示更加清晰。
[0066]在上述示例性实施例中，所有晶体管均为N型晶体管;但本领域所属技术人员很容 易得出本公开所提供的像素驱动电路可以轻易改成全为P型薄膜晶体管的像素驱动电路。 在本公开的一种示例性实施例中，晶体管均为P型晶体管，此时驱动电压Pvdd为低电平电压； 有机发光二极管0LED的阴极与第四节点N4耦接，阳极与高电平电压耦接。采用全P型薄膜晶 体管具有以下优点，例如对噪声抑制力强;例如由于是低电平导通，而充电管理中低电平较 容易实现；当然，本公开所提供的像素驱动电路也可以轻易改为CMOS(C 〇mplementary Metal Oxide Semiconductor，互补金属氧化物半导体）电路等等;并不局限于本实施例中 的所提供的像素驱动电路，在此不再赘述。
[0067]进一步的，本示例实施方式中还提供一种显示装置。该显示装置包括多条数据线， 多条扫描线，用于提供扫描信号Scan;多个像素驱动电路，电性连接于所述数据线和扫描 线；至少之一所述像素驱动电路包括为本示例实施方式中的上述任一像素驱动电路。由于 该像素驱动电路补偿了驱动晶体管以及有机发光二极管的阈值电压漂移，使得有机发光二 极管0LED显示稳定，改善了显示装置显示亮度的均匀性，因此可以极大的提升显示品质。上 述显示装置例如可以包括手机、平板电脑、电视机、笔记本电脑、数码相框、导航仪等任何具 有显示功能的产品或部件。
[0068]本领域技术人员在考虑说明书及实践这里公开的发明后，将容易想到本公开的其 它实施方案。本申请旨在涵盖本公开的任何变型、用途或者适应性变化，这些变型、用途或 者适应性变化遵循本公开的一般性原理并包括本公开未公开的本技术领域中的公知常识 或惯用技术手段。说明书和实施例仅被视为示例性的，本公开的真正范围和精神由所附的 权利要求指出。
【主权项】
1. 一种像素驱动电路，其特征在于，包括： 第一晶体管，用于响应扫描信号而导通，以将数据信号传输至第一节点； 第二晶体管，用于响应发光控制信号而导通，以将参考电压信号传输至所述第一节点； 第三晶体管，用于响应所述发光控制信号而导通，以将驱动电压传输至第二节点； 第四晶体管，用于响应第一控制信号而导通，以将所述参考电压信号传输至第三节点； 第五晶体管，用于响应第二控制信号而导通，以连通所述第二节点和所述第三节点； 第六晶体管，用于响应所述第三节点的电压信号而导通，以将所述第二节点的信号传 输至第四节点，所述第四节点与有机发光二极管耦接； 存储电容，耦接于所述第一节点和所述第三节点之间。2. 根据权利要求1所述的像素驱动电路，其特征在于，所述第一至第六晶体管均分别具 有控制端、第一端以及第二端，其中： 所述第一晶体管的控制端接收所述扫描信号，所述第一晶体管的第一端接收所述数据 信号，所述第一晶体管的第二端与所述第一节点耦接； 所述第二晶体管的控制端接收所述发光控制信号，所述第二晶体管的第一端接收所述 参考电压信号，所述第二晶体管的第二端与所述第一节点耦接； 所述第三晶体管的控制端接收所述发光控制信号，所述第三晶体管的第一端接收所述 驱动电压，所述第三晶体管的第二端与所述第二节点耦接； 所述第四晶体管的控制端接收所述第一控制信号，所述第四晶体管的第一端接收所述 参考电压信号，所述第四晶体管的第二端与所述第三节点耦接； 所述第五晶体管的控制端接收所述第二控制信号，所述第五晶体管的第一端与所述第 二节点耦接，所述第五晶体管的第二端与所述第三节点耦接； 所述第六晶体管的控制端与所述第三节点耦接，所述第六晶体管的第一端与所述第二 节点耦接，所述第六晶体管的第二端与所述第四节点耦接。3. 根据权利要求1所述的像素驱动电路，其特征在于，还包括： 第七晶体管，用于响应所述第一控制信号而导通，以将反置电压信号传输至所述第四 节点。4. 根据权利要求3所述的像素驱动电路，其特征在于，所述第七晶体管具有控制端、第 一端以及第二端;其中： 所述第七晶体管的控制端接收所述第一控制信号，所述第七晶体管的第一端接收反置 电压信号，所述第七晶体管的第二端与所述第四节点耦接。5. 根据权利要求1~4任一项所述的像素驱动电路，其特征在于，所述晶体管均为N型晶 体管。6. 根据权利要求5所述的像素驱动电路，其特征在于，所述驱动电压为高电平电压;所 述有机发光二极管的阳极与所述第四节点耦接，阴极与低电平电压耦接。7. 根据权利要求1~4任一项所述的像素驱动电路，其特征在于，所述晶体管均为P型晶 体管。8. 根据权利要求7所述的像素驱动电路，其特征在于，所述驱动电压为低电平电压;所 述有机发光二极管的阴极与所述第四节点耦接，阳极与高电平电压耦接。9. 一种像素驱动方法，应用于根据权利要求1所述的像素驱动电路;其特征在于，所述 方法包括： 数据写入阶段，通过所述扫描信号以及所述第一控制信号控制所述第一晶体管、所述 第四晶体管导通，通过所述发光控制信号以及所述第二控制信号控制所述第二晶体管、所 述第三晶体管、所述第五晶体管截止;所述数据信号通过所述第一晶体管传输至所述第一 节点;所述参考电压信号通过所述第四晶体管传输至所述第三节点； 阈值补偿阶段，通过所述扫描信号以及所述第二控制信号控制所述第一晶体管、所述 第五晶体管导通，通过所述第一控制信号以及所述发光控制信号控制所述第四晶体管、所 述第二晶体管、所述第三晶体管截止;所述第三节点的电压通过所述第五晶体管传输至所 述第二节点； 发光控制阶段，通过所述发光控制信号控制所述第二晶体管、所述第三晶体管导通，通 过所述扫描信号、所述第一控制信号、所述第二控制信号控制所述第一晶体管、所述第四晶 体管、所述第五晶体管截止;所述参考电压信号通过所述第二晶体管传输至所述第一节点， 所述驱动电压通过所述第三晶体管传输至所述第二节点，所述第六晶体管产生驱动电流传 输至所述有机发光二极管，所述有机发光二极管响应于所述驱动电流而发光。10. 根据权利要求9所述的像素驱动方法，其特征在于，所述像素驱动电路还包括第七 晶体管，用于响应所述第一控制信号而导通，以将反置电压信号传输至所述第四节点； 所述数据写入阶段还包括，通过所述第一控制信号控制所述第七晶体管导通，所述反 置电压信号通过所述第七晶体管传输至所述第四节点。11. 一种显示装置，其特征在于，包括根据权利要求1~8任意一项所述的像素驱动电 路。
【文档编号】G09G3/3208GK106097965SQ201610712557
【公开日】2016年11月9日
【申请日】2016年8月23日
【发明人】吴天, 吴天一
【申请人】上海天马微电子有限公司, 天马微电子股份有限公司