一种移位寄存器、栅极集成驱动电路及显示装置的制造方法
【技术领域】
[0001]本实用新型涉及显示技术领域，尤其涉及一种移位寄存器、栅极集成驱动电路及显示装置。
【背景技术】
[0002]在科技发展日新月异的现今时代中，液晶显示器已经广泛地应用在电子显示产品上，如电视机、计算机、手机及个人数字助理等。液晶显示器包括数据驱动器(SourceDriver)、栅极驱动装置(Gate Driver)及液晶显示面板等。其中，液晶显示面板中具有像素阵列，而栅极驱动装置用以依序开启像素阵列中对应的像素行，以将数据驱动器输出的像素数据传输至像素，进而显示待显图像。
[0003]目前，栅极驱动装置一般通过阵列工艺形成在液晶显示器的阵列基板上，即阵列基板行驱动(Gate Driver on Array, GOA)工艺，这种集成工艺不仅节省了成本，而且可以做到液晶面板(Panel)两边对称的美观设计，同时，也省去了栅极集成电路(1C，Integrated Circuit)的绑定(Bonding)区域以及扇出(Fan-out)的布线空间，从而可以实现窄边框的设计；并且，这种集成工艺还可以省去栅极扫描线方向的Bonding工艺，从而提高了产能和良率。
[0004]现有的栅极驱动装置通常由多个级联的移位寄存器构成。其中各级移位寄存器的信号输出端所输出信号一般是由上拉节点和时钟信号控制的，为了避免移位寄存器的信号输出端在非工作时间段输出噪声，在移位寄存器中一般设置有去除上拉节点和信号输出端的噪声的下拉控制模块，该下拉控制模块在一个直流信号VHD的控制下可以及时的去除上拉节点和信号输出端的噪声。但是，由于下拉控制模块在移位寄存器的信号输出端的非工作时间段一直处于工作状态，其包含的去噪开关晶体管的偏置作用很大，使去噪开关晶体管很快失去去噪的作用，从而导致移位寄存器误操作或者失效，影响移位寄存器的工作寿命O
【实用新型内容】
[0005]有鉴于此，本实用新型实施例提供了一种移位寄存器、栅极集成驱动电路及显示装置，用以解决现有的移位寄存器在长时间工作时容易失效的问题。
[0006]因此，本实用新型实施例提供的一种移位寄存器，包括:输入模块，第一复位模块，输出模块，第一下拉控制模块，以及第二下拉控制模块；其中，
[0007]所述输入模块的第一端与输入信号端相连，第二端与第一节点相连；所述输入模块用于在所述输入信号端输入有效脉冲信号时，控制所述第一节点的电位为第一电位；
[0008]所述输出模块的第一端与时钟信号端相连，第二端与所述第一节点相连，第三端与所述信号输出端相连；所述输出模块用于在所述第一节点为第一电位时，将所述时钟信号端的时钟信号提供给所述信号输出端；
[0009]所述第一复位模块的第一端与参考信号端相连，第二端与第一复位控制信号端相连，第三端与所述第一节点相连；所述第一复位模块用于在所述第一复位控制信号端输入第一复位信号时，将所述参考信号端的参考信号提供给所述第一节点；
[0010]所述第一下拉控制模块的第一端与第一节点控制信号端相连，第二端与所述参考信号端相连，第三端与所述第一节点相连，第四端与第二节点相连，第五端与所述信号输出端相连；所述第一下拉控制模块用于在所述第一节点的电位为第一电位时，将所述参考信号端的参考信号提供给所述第二节点，在所述第一节点控制信号端输入节点控制信号时，控制所述第二节点的电位为第一电位，将所述参考信号端的参考信号分别提供给所述第一节点和所述信号输出端；
[0011]所述第二下拉控制模块的第一端与第二节点控制信号端相连，第二端与所述参考信号端相连，第三端与所述第一节点相连，第四端与第三节点相连，第五端与所述信号输出端相连；所述第二下拉控制模块用于在所述第一节点的电位为第一电位时，将所述参考信号端的参考信号提供给所述第三节点，在所述第二节点控制信号端输入节点控制信号时，控制所述第三节点的电位为第一电位，将所述参考信号端的参考信号分别提供给所述第一节点和所述信号输出端；
[0012]所述有效脉冲信号和所述节点控制信号为高电位信号，所述第一电位为高电位，所述参考信号为低电位信号；或，所述有效脉冲信号和所述节点控制信号为低电位信号，所述第一电位为低电位，所述参考信号为高电位信号；所述第一节点控制信号端和所述第二节点控制信号端交替输入所述节点控制信号。
[0013]在一种可能的实施方式中，本实用新型实施例提供的上述移位寄存器中，所述输入模块，包括:第一开关晶体管；其中，
[0014]所述第一开关晶体管的栅极和源极均与所述输入信号端相连，漏极与所述第一节点相连。
[0015]在一种可能的实施方式中，本实用新型实施例提供的上述移位寄存器中，所述第一复位模块，包括:第二开关晶体管；其中，
[0016]所述第二开关晶体管的栅极与所述第一复位控制信号端相连，源极与所述第一节点相连，漏极与所述参考信号端相连。
[0017]在一种可能的实施方式中，本实用新型实施例提供的上述移位寄存器中，所述输出模块，包括:第三开关晶体管；其中，
[0018]所述第三开关晶体管的栅极与所述第一节点相连，源极与所述时钟信号端相连，漏极与所述信号输出端相连。
[0019]在一种可能的实施方式中，本实用新型实施例提供的上述移位寄存器中，所述输出模块，还包括:连接于所述第三开关晶体管的栅极与漏极之间的电容。
[0020]在一种可能的实施方式中，本实用新型实施例提供的上述移位寄存器中，所述第一下拉控制模块，包括:第四开关晶体管，第五开关晶体管，第六开关晶体管，第七开关晶体管，第八开关晶体管和第九开关晶体管；其中，
[0021]所述第四开关晶体管的栅极和源极均与所述第一节点控制信号端相连，漏极与第四节点相连；
[0022]所述第五开关晶体管的栅极与所述第四节点相连，源极与所述第一节点控制信号端相连，漏极与所述第二节点相连；
[0023]所述第六开关晶体管的栅极与所述第一节点相连，源极与所述第四节点相连，漏极与所述参考信号端相连；
[0024]所述第七开关晶体管的栅极与所述第一节点相连，源极与所述第二节点相连，漏极与所述参考信号端相连；
[0025]所述第八开关晶体管的栅极与所述第二节点相连，源极与所述第一节点相连，漏极与所述参考信号端相连；
[0026]所述第九开关晶体管的栅极与所述第二节点相连，源极与所述信号输出端相连，漏极与所述参考信号端相连。
[0027]在一种可能的实施方式中，本实用新型实施例提供的上述移位寄存器中，所述第二下拉控制模块，包括:第十开关晶体管，第十一开关晶体管，第十二开关晶体管，第十三开关晶体管，第十四开关晶体管和第十五开关晶体管；其中，
[0028]所述第十开关晶体管的栅极和源极均与所述第二节点控制信号端相连，漏极与第五节点相连；
[0029]所述第十一开关晶体管的栅极与所述第五节点相连，源极与所述第二节点控制信号端相连，漏极与所述第三节点相连；
[0030]所述第十二开关晶体管的栅极与所述第一节点相连，源极与所述第五节点相连，漏极与所述参考信号端相连；
[0031]所述第十三开关晶体管的栅极与所述第一节点相连，源极与所述第三节点相连，漏极与所述参考信号端相连；
[0032]所述第十四开关晶体管的栅极与所述第三节点相连，源极与所述第一节点相连，漏极与所述参考信号端相连；
[0033]所述第十五开关晶体管的栅极与所述第三节点相连，源极与所述信号输出端相连，漏极与所述参考信号端相连。
[0034]在一种可能的实施方式中，本实用新型实施例提供的上述移位寄存器中，还包括:下拉复位模块；所述下拉复位模块的第一端与所述输入信号端相连，第二端与所述参考信号端相连，第三端与所述第二节点相连，第四端与所述第三节点相连，第五端与所述第四节点相连，第六端与所述第五节点相连；
[0035]所述下拉复位模块用于在所述输入信号端输入所述有效脉冲信号时，将所述参考信号端的参考信号分别提供给所述第二节点、第三节点、第四节点和第五节点。
[0036]在一种可能的实施方式中，本实用新型实施例提供的上述移位寄存器中，所述下拉复位模块，包括:第十六开关晶体管，第十七开关晶体管，第十八开关晶体管和第十九开关晶体管；其中，
[0037]所述第十六开关晶体管的栅极与所述信号输入端相连，源极与所述第二节点相连，漏极与所述参考信号端相连；
[0038]所述第十七开关晶体管的栅极与所述信号输入端相连，源极与所述第三节点相连，漏极与所述参考信号端相连；
[0039]所述第十八开关晶体管的栅极与所述信号输入端相连，源极与所述第四节点相连，漏极与所述参考信号端相连；
[0040]所述第十九开关晶体管的栅极与所述信号输入端相连，源极与所述第五节点相连，漏极与所述参考信号端相连。
[0041]在一种可能的实施方式中，本实用新型实施例提供的上述移位寄存器中，还包括:第二复位模块；所述第二复位模块的第一端与第二复位控制信号端相连，第二端与所述参考信号端相连，第三端与所述信号输出端相连；
[0042]所述第二复位模块用于在所述第二复位控制信号端输入第二复位信号时，将所述参考信号端的参考信号提供给所述信号输出端。
[0043]在一种可能的实施方式中，本实用新型实施例提供的上述移位寄存器中，所述第二复位模块，包括:第二十开关晶体管；其中，
[0044]所述第二十开关晶体管的栅极与所述第二复位控制信号端相连，源极与所述信号输出端相连，漏极与所述参考信号端相连。
[0045]在一种可能的实施方式中，本实用新型实施例提供的上述移位寄存器中，所述第一复位信号与所述第二复位信号为同一信号。
[0046]在一种可能的实施方式中，本实用新型实施例提供的上述移位寄存器中，所述第一复位信号比所述第二复位信号延迟大于O且小于I个脉冲宽度。
[0047]本实用新型实施例提供的一种栅极集成驱动电路，包括级联的多个本实用新型实施例提供的上述移位寄存器；第η级移位寄存器的信号输出端与第n+m级移位寄存器的信号输入端相连；第η级移位寄存器