像素驱动电路和显示装置的制造方法
【专利摘要】本实用新型公开了一种像素驱动电路和显示装置。利用充电控制单元在像素驱动电路的补偿阶段将与驱动单元的阈值电压有关的电压存储在存储单元中，从而在像素驱动电路的发光保持阶段使驱动单元的工作电流不受阈值电压的影响，消除了驱动单元的阈值电压对其工作电流的影响，解决了由于阈值电压不一致而导致发光元件的显示亮度不均匀的问题，提高了显示装置的显示质量。
【专利说明】
像素驱动电路和显示装置
技术领域
[0001]本实用新型涉及显示技术，更具体地，涉及像素驱动电路和显示装置，能够通过对发光元件的驱动电路的阈值电压进行补偿，提高显示质量。
【背景技术】
[0002]有源矩阵有机发光显不器(ActiveMatrix Organic Light Emitting D1de，AMOLED)是当今平板显示器研究领域的热点之一，与液晶显示器(IXD)相比，有机发光二极管面板(Organic Light Emitting D1de，0LED)具有低能耗、生产成本低、自发光、宽视角及响应速度快等优点，目前，在手机、PDA、数码相机等显示领域OLED显示屏已经开始取代传统的IXD显示屏。其中，像素驱动是AMOLED显示器的核心技术内容，具有重要的研究意义。
[0003]与薄膜晶体管液晶显不器(ThinFilm Transistor-Liquid Crystal Display,TFT-LCD)利用稳定的电压控制亮度不同，OLED属于电流驱动，需要稳定的电流来控制发光。如图1所示，传统的AMOLED像素驱动电路采用2T1C像素驱动电路。该电路只有I个驱动薄膜晶体管Tl，一个开关薄膜晶体管T2和一个存储电容器C组成。当扫描线选通(即扫描)某一行时，扫描信号Vscan为高电平信号，T2导通，数据信号Vdata写入存储电容器C。当该行扫描结束后，Vscan转变为低电平信号，T2截止，存储在存储电容器C上的栅极电压驱动Tl，使其产生电流来驱动0LED，保证OLED在一帧显示内持续发光。驱动薄膜晶体管Tl在达到饱和时的电流公式为Ic1Ied = K(Vgs-Vth)2,其中K为与工艺和设计相关的参数，Vgs为驱动薄膜晶体管的栅-源电压，Vth为驱动薄膜晶体管的阈值电压。一旦晶体管的尺寸和工艺确定，参数K就确定了。图2示出了如图1所示的像素驱动电路的操作时序图，示出了扫描线提供的扫描信号和数据线提供的数据信号的时序关系。
[0004]AMOLED能够发光是由驱动薄膜晶体管(DTFT)在饱和状态时产生的电流所驱动，不管是低温多晶硅(LTPS)工艺还是氧化物(Oxide)工艺，由于工艺的不均匀性，都会导致不同位置的驱动薄膜晶体管出现阈值电压的差异，这对于电流驱动器件的一致性来说是很致命的，因为输入相同的驱动电压时，不同的阈值电压会产生不同的驱动电流，造成流过OLED的电流的不一致性，使得显示亮度不均匀，从而影响整个图像的显示效果。
[0005]因此，需要一种能够提尚驱动晶体管的驱动电流的一致性，从而提尚显不质量的
目.0
【实用新型内容】
[0006]本公开提出了一种像素驱动电路和显示装置，能够通过对发光元件的驱动单元的阈值电压进行补偿，提高显示质量。
[0007]根据本实用新型的一个方面，提出了一种像素驱动电路，用于对发光元件进行驱动，所述像素驱动电路包括:扫描线，用于提供扫描信号；电源线，包括电源线，用于向所述像素驱动电路提供电压;数据线，用于提供数据信号Vdata;参考信号线，用于提供参考信号Vref;第一控制信号线，用于提供第一控制信号;驱动单元，其输入端连接到第一节点，控制端连接到第三节点，输出端与所述发光元件的一端相连;第一发光控制单元，其输入端连接到电源线，控制端连接到第一控制信号线，输出端连接到第一节点；存储单元，其第一端连接到第一节点，第二端连接到第二节点；第二发光控制单元，其输入端连接到第二节点，控制端连接到第一控制信号线，输出端连接到第三节点；第一充电控制单元，其第一输入端与数据线相连，第二输入端与参考信号线相连，控制端与扫描线相连，第一输出端与第二节点相连，第二输出端与第三节点相连;第二充电控制单元，其输入端连接到第三节点，控制端连接到扫描线，输出端连接到所述驱动单元的输出端；
[0008]其中，所述像素驱动电路被配置为在第一控制信号和扫描信号的控制下:在像素驱动电路的初始化阶段，所述第一发光控制单元和所述第二发光控制单元接通，所述第一充电控制单元和所述第二充电控制单元关断，由此初始化所述驱动单元;在像素驱动电路的补偿阶段，所述第一发光控制单元和所述第二发光控制单元关断，所述第一充电控制单元和所述第二充电控制单元接通，所述存储单元充电，直至所述存储单元两端的电压等于Vdata-Vref+Vth，其中Vth为驱动单元的阈值电压;在像素驱动电路的发光保持阶段，所述第一发光控制单元和所述第二发光控制单元接通，所述第一充电控制单元和所述第二充电控制单元关断，由此所述存储单元两端的电压保持不变，使得所述驱动单元向所述发光元件提供的驱动电流与驱动单元的阈值电压无关。
[0009]在一个示例性实施例中，所述像素驱动电路还包括:第二控制信号线，用于提供第二控制信号;第三发光控制单元，其输入端连接到所述驱动单元的输出端，控制端连接到第二控制信号线，输出端连接到所述发光元件的一端，
[0010]其中，所述像素驱动电路被配置为，在所述第二控制信号的控制下，在所述初始化阶段，所述第三发光控制单元关断，在所述补偿阶段和所述发光保持阶段，所述第三发光控制单元接通。
[0011]在一个示例性实施例中，所述驱动单元包括驱动晶体管，所述第一发光控制单元包括第二晶体管，所述第二发光控制单元包括第三晶体管，所述第一充电控制单元包括第四晶体管和第五晶体管，所述第四晶体管的栅极和所述第五晶体管的栅极相连，所述第二充电控制单元包括第六晶体管，所述第三发光控制单元包括第七晶体管。
[0012]在一个示例性实施例中，所述存储单元包括存储电容器。
[0013]在一个示例性实施例中，在所述初始化阶段，所述扫描信号为高电平，所述第一控制信号为低电平;在所述补偿阶段，所述扫描信号为低电平，所述第一控制信号为高电平；以及在所述发光保持阶段，所述扫描信号为高电平，所述第一控制信号为低电平。
[0014]在一个示例性实施例中，在所述初始化阶段，所述扫描信号为高电平，所述第一控制信号为低电平，所述第二控制信号为高电平;在所述补偿阶段，所述扫描信号为低电平，所述第一控制信号为高电平，所述第二控制信号为低电平；以及在所述发光保持阶段，所述扫描信号为高电平，所述第一控制信号为低电平，所述第二控制信号为低电平。
[0015]根据本申请的另一方面，还提供了一种显示装置，包括如上所述的像素驱动电路。
【附图说明】
[0016]通过下面结合【附图说明】本实用新型的优选实施例，将使本实用新型的上述及其它目的、特征和优点更加清楚，其中:
[0017]图1是传统像素驱动电路的结构示意图；
[0018]图2是像素驱动电路的操作时序图；
[0019]图3A是根据本实用新型第一实施例的显示装置中的像素驱动电路的结构示意图；
[0020]图3B-图3D是根据本实用新型第一实施例的分别示出了图3A中的像素驱动电路在初始化阶段、补偿阶段和发光保持阶段的等效电路结构的示意图；
[0021]图4A是根据本实用新型第一实施例的显示装置中的像素驱动电路的具体结构示意图；
[0022]图4B-图4D是根据本实用新型实施例的分别示出了图4A中的像素驱动电路在初始化阶段、补偿阶段和发光保持阶段的等效电路结构的示意图；
[0023]图5是根据本实用新型第二实施例的显示装置中的像素驱动电路的结构示意图；
[0024]图6是根据本实用新型第二实施例的显示装置中的像素驱动电路的具体结构示意图；
[0025]图7是用于根据本实用新型第一实施例的像素驱动电路的控制信号时序的示意图；
[0026]图8是用于根据本实用新型第二实施例的像素驱动电路的控制信号时序的示意图；
[0027]图9示出了根据本实用新型实施例的像素驱动方法的流程图。
【具体实施方式】
[0028]以下参照附图，对本实用新型的示例实施例进行详细描述。在以下描述中，一些具体实施例仅用于描述目的，而不应该理解为对本实用新型有任何限制，而只是本实用新型的示例。在可能导致对本实用新型的理解造成混淆时，将省略常规结构或构造。
[0029]本领域技术人员可以理解，本申请所有实施例中采用的开关晶体管和驱动管均可以为薄膜晶体管或场效应管或其他特性相同的器件。优选地，本实用新型实施例中使用的薄膜晶体管可以是氧化物半导体晶体管。这里采用的术语“控制端”是指晶体管的栅极，“输入端”是指晶体管的源极和漏极中的一个，“输出端”是指晶体管的源极和漏极中的另一个。由于这里采用的开关晶体管的源极、漏极是对称的，所以其源极、漏极可以互换。在本实用新型实施例中，为区分晶体管除栅极之外的两极，将其中一个电极称为源极，另一电极称为漏极。
[0030]图3A是根据本实用新型第一实施例的显示装置中的像素驱动电路300的结构示意图。图3B-图3D是根据本实用新型实施例的分别示出了图3A中的像素驱动电路在初始化阶段、补偿阶段和发光保持阶段的等效电路结构的示意图。
[0031]如图3A所示，像素驱动电路300用于对发光元件3000进行驱动。其中，发光元件3000被示出为发光二极管OLED ο如图3A所示，本实用新型实施例的像素驱动电路300可以包括:扫描线Scan，用于提供扫描信号Vscan;电源线，包括第一电源线Lss和第二电源线Ldd，用于分别向所述像素驱动电路300提供电压Vss和Vdd;以及数据线Data，用于提供数据信号Vdata。其中，Vss可以等于零。
[0032]如图3A所示，所述像素驱动电路300还可以包括:参考信号线Ref，用于提供参考信号Vref;以及第一控制信号线Eml，用于提供第一控制信号Veml。
[0033]如图3A所示，所述像素驱动电路300还可以包括:驱动单元310，其输入端连接到第一中间节点NI，控制端连接到第三中间节点N3，输出端连接到第四中间节点N4，所述发光元件3000连接在第四中间节点N4和第一电源线Lss之间；第一发光控制单元320，其输入端连接到第二电源线Ldd，控制端连接到第一控制信号线Eml，输出端连接到第一中间节点NI;存储单元330，其第一端连接到第一中间节点NI，第二端连接到第二中间节点N2;第二发光控制单元340，其输入端连接到第二中间节点N2，控制端连接到第一控制信号线Eml，输出端连接到第三中间节点N3;第一充电控制单元350，其第一输入端与数据线Data相连，第二输入端与参考信号线Ref相连，控制端与扫描线Scan相连，第一输出端与第二中间节点N2相连，第二输出端与第三中间节点N3相连;第二充电控制单元360，其输入端连接到第三中间节点N3，控制端连接到扫描线Scan，输出端连接到第四中间节点N4。
[0034]在像素驱动电路300的初始化阶段，像素驱动电路300的等效电路结构示意图如图3B所示，其中，在第一控制信号和扫描信号的控制下，第一发光控制单元320和第二发光控制单元340接通，第一充电控制单元350和第二充电控制单元360关断，由此初始化驱动单元310。即，使第一节点NI的电压Vnl=VdcL
[0035]在像素驱动电路300的补偿阶段，像素驱动电路300的等效电路结构示意图如图3C所示，其中，在第一控制信号和扫描信号的控制下，第一发光控制单元320和第二发光控制单元340关断，第一充电控制单元350和第二充电控制单元360接通，由此通过数据线Data将Vdata写入第二节点N2，通过参考信号线Ref将Vref写入第三节点N3和第四节点N4，存储单元330充电，直至存储单元两端的电压等于Vdata-Vref+Vth，其中Vth为驱动单元的阈值电压。
[0036]在像素驱动电路300的发光保持阶段，像素驱动电路300的等效电路结构示意图如图3D所示，其中，在第一控制信号和扫描信号的控制下，第一发光控制单元320和第二发光控制单元340接通，第一充电控制单元350和第二充电控制单元360关断，由此存储单元330两端的电压保持不变，使得驱动单元310向发光元件3000提供的驱动电流与驱动单元310的阈值电压无关。
[0037]图4A是根据本实用新型实施例的显示装置中的像素驱动电路300的具体结构示意图；图4B-图4D是根据本实用新型实施例的分别示出了图4A中的像素驱动电路在初始化阶段、补偿阶段和发光保持阶段的等效电路结构的示意图。
[0038]与图3A相比，图4A中具体示出了驱动单元310、第一发光控制单元320、存储单元330、第二发光控制单元340、第一充电控制单元350和第二充电控制单元360的示例性结构。本领域技术人员容易理解的是，以上各单元的实现方式不限于此，只要能够实现其各自的功能即可。
[0039]如图4A所示，在根据本实用新型实施例的像素驱动电路300中，所述驱动单元310包括:驱动晶体管Tl，驱动晶体管Tl的源极、栅极和漏极分别对应于驱动单元的输入端、控制端和输出端。第一发光控制单元320包括第二晶体管T2，第二晶体管T2的源极、栅极和漏极分别对应于第一发光控制单元320的输入端、控制端和输出端。存储单元330包括存储电容器C，连接在第一中间节点NI和第二中间节点N2之间。第二发光控制单元340包括第三晶体管T3，第三晶体管T3的源极、栅极和漏极分别对应于第二发光控制单元340的输入端、控制端和输出端。第一充电控制单元350包括第四晶体管T4和第五晶体管T5，第四晶体管和第五晶体管的栅极相连，第四晶体管T4和第五晶体管T5的栅极对应于第一充电控制单元350的控制端，第四晶体管Τ4的源极和漏极分别对应于第一充电控制单元350的第一输入端和第一输出端，第五晶体管Τ5的源极和漏极分别对应于第一充电控制单元350的第二输入端和第二输出端。第二充电控制单元360包括第六晶体管Τ6，第六晶体管Τ6的源极、栅极和漏极分别对应于第二充电控制单元360的输入端、控制端和输出端。
[0040]图4Α所示的驱动晶体管Tl、第二晶体管Τ2、第三晶体管Τ3、第四晶体管Τ4、第五晶体管Τ5和第六晶体管Τ6均可以为N型薄膜晶体管或P型薄膜晶体管。根据所使用的晶体管的类型，所述晶体管的源极和漏极可以互换。
[0041 ]图4Β-图4D分别是对应于图3Β-图3D的等效电路图，其中根据图4Α中的结构具体示出了图3Β-图3D中的驱动单元310、第一发光控制单元320、存储单元330、第二发光控制单元340、第一充电控制单元350和第二充电控制单元360的示例性结构。本领域技术人员容易理解的是，以上各单元的实现方式不限于此，只要能够实现其各自的功能即可。
[0042]图5是根据本实用新型第二实施例的显示装置中的像素驱动电路500的结构示意图。图6是根据本实用新型第二实施例的显示装置中的像素驱动电路500的具体结构示意图。像素驱动电路500与图3A-3D和图4Α中所示的像素驱动电路300结构的区别在于像素驱动电路500还包括:第二控制信号线Em2，用于提供第二控制信号Vem2;第三发光控制单元370，其输入端连接到第四中间节点N4，控制端连接到第二控制信号线Em2，输出端连接到所述发光元件的一端，例如阳极。在第二控制信号的控制下，在初始化阶段，第三发光控制单元370关断，在补偿阶段和发光保持阶段，第三发光控制单元370接通。
[0043]图6中进一步示出了根据第二实施例的第三发光控制单元370的示例性结构。本领域技术人员容易理解的是，其实现方式不限于此，只要能够实现其功能即可。具体地，所述第三发光控制单元370可以包括第七晶体管T7，第七晶体管T7的源极、栅极和漏极分别对应于第三发光控制单元370的输入端、控制端和输出端。
[0044]图6所示的第七晶体管T7可以为N型薄膜晶体管或P型薄膜晶体管。根据所使用的晶体管的类型，第七晶体管T7的源极和漏极可以互换。
[0045]图7是根据本实用新型第一实施例的像素驱动电路的控制信号时序的示意图。接下来将结合图4A到4D以及图7来描述根据本实用新型第一实施例的像素驱动电路的操作时序。为方便解释说明，假定在该实施例中，各个晶体管均为N型晶体管，在栅极为低电平的情况下导通，为高电平的情况下截止。因此，扫描信号Vscan的低电平为有效电平。电源的高电平示出为Vdd，低电平示出为Vss。本领域技术人员可以认识到，本申请并不局限于此。
[0046]首先，在第一时间阶段tl，扫描信号Vscan为高电平，第一控制信号Veml为低电平。因此，晶体管T2和T3导通，晶体管T4、T5、T6截止。此时，由于第二晶体管T2导通，第二电源线Ldd提供的电平Vdd写入第一节点NI，S卩，Vnl =VdcLN2和Ν3处的电平为上一帧的数据电压或开机后的任意电压Vx，即￥]12 = ￥113 = '\^。因此，此时电容(]两端的电压\^ = ￥112-￥111='\^-Vdd。由于Vnl=VdcU对晶体管Tl进行了初始化。可以将此阶段称作初始化阶段。
[0047]在第二时间阶段t2，扫描信号Vscan为低电平，第一控制信号Veml为高电平，数据线Data提供的数据信号Vdata为高电平。因此，晶体管T4、T5、T6导通，晶体管T2和T3截止。此时，数据信号Vdata写入第二节点Ν2，参考信号线Ref提供的电平Vref写入第三节点Ν3，从而Vn2 = Vdata，Vn3 = Vref。在电平Vref的控制下，驱动晶体管Tl的栅极电压为Vref，源极电压Vn I的电平从高电平Vdd降至Vr ef-Vth，其中Vth是驱动晶体管TI的阈值电压。从而，将驱动晶体管的源极电压Vs补偿了 Vth，使得Vs = Vref-Vth。此时驱动晶体管Tl的栅源电压Vgs =Vn3-Vnl =Vref-(Vref-Vth) =Vth。驱动晶体管Tl处于饱和状态，向发光元件3000输出电流，发光元件3000开始发光。电容C两端的电压Vc = Vn2-Vnl = Vdata-Vref+Vth。由于此时驱动晶体管Tl的源极电压等于Vref-Vth，与Vdd无关，因此消除了 Vdd中IR压降的影响。此外，由于第六晶体管T6导通，第四节点N4的电压Vn4为Vref，因此能够清除上一帧OLED 3000的阳极电压。可以将此阶段称作补偿阶段。
[0048]在第三时间阶段t3，扫描信号Vscan为高电平，第一控制信号Veml为低电平。因此，晶体管T2和T3导通，晶体管T4、T5和T6截止。此时，电容C的两端分别与驱动晶体管Tl的栅极和源极相连，且电容C与驱动晶体管Tl的栅极相连的一端(第三节点Ν3)浮置。因此，NI处的任何电压变化，都会反馈到Ν3处，也就是说电容C两端的电压差(S卩，Vgs)不会变化，Vgs =Vdata-(Vref-Vth)。可以将该阶段称作发光保持阶段。此时，VgsS Vds+Vth，驱动晶体管Tl处于稳定的饱和状态，且流过OLED 3000的电流为:
[0049]1ied = K(Vgs-Vth)2 = K[Vdata-(Vref-Vth)-Vth]2=K(Vdata-Vref )2
[0050]其中，1(是与驱动晶体管Tl的工艺参数和几何尺寸有关的常数。
[0051 ]由上式可知，驱动OLED的发光电流只与参考电压Vref和数据电压Vdata有关，而与驱动晶体管的阈值电压Vth无关。由于电容C没有充电或放电的路径，即使电压Vdd在发光阶段变化，根据电荷守恒原理，没有消耗电荷的回路，电容C中的电荷以及两端的电压均保持不变，故流过OLED的电流保持为I =K(Vdata-Vref)2, OLED保持此发光状态。因此可以改善电流的均匀性，达到亮度的均匀。参考电压Vr ef可以设定为Vs s或者OV等电压。
[0052]在后续时间段，各个控制信号与阶段t3相同，因此OLED的发光状态保持，直到扫描信号的低有效电平再次到来。
[0053]图8是根据本实用新型第二实施例的像素驱动电路的控制信号时序的示意图。接下来将结合图5、图6以及图8来描述根据本实用新型第二实施例的像素驱动电路的操作时序。与针对第一实施例的情况类似，在该实施例中，各个晶体管均为N型晶体管，在栅极为低电平的情况下导通，为高电平的情况下截止。因此，扫描信号Vscan的低电平为有效电平。电源的高电平示出为Vdd，低电平示出为Vss。
[0054]首先，在第一时间阶段tl’，扫描信号Vscan为高电平，第一控制信号Veml为低电平，第二控制信号Vem2为高电平。因此，晶体管T2和T3导通，晶体管T4、T5、T6和T7截止。由于第二控制信号Vem2为高电平，晶体管Τ7截止，不会有电流流过驱动晶体管Tl和发光元件，因此能够更好地实现晶体管Tl的初始化。该阶段的其他电路操作与根据第一实施例的初始化阶段的电路操作相同。
[0055]在第二时间阶段t2’，扫描信号Vscan为低电平，第一控制信号Veml为高电平，第二控制信号Vem2为低电平。因此，晶体管T4、T5、T6、T7导通，晶体管T2和T3截止。可以看出，这与根据第一实施例的像素驱动电路的补偿阶段的等效电路实质相同，因此电路操作也相同，此处不再赘述。
[0056]在第三时间阶段t3’，扫描信号Vscan为高电平，第一控制信号Veml为低电平，第二控制信号Vem2为低电平。因此，晶体管T2、T3和T7导通，晶体管T4、T5和T6截止。可以看出，这与根据第一实施例的像素驱动电路的发光保持阶段的等效电路实质相同，因此电路操作也相同，此处不再赘述。
[0057]图9示出了根据本公开实施例的像素驱动方法的流程图。该方法应用于根据本公开实施例的像素驱动电路。如图9所示，该像素电路驱动方法可以包括:
[0058]在步骤S910，执行像素驱动电路的初始化阶段，其中控制第一发光控制单元和第二发光控制单元接通，第一充电控制单元和第二充电控制单元关断，由此初始化存储单元；
[0059]在步骤S920，执行像素驱动电路的补偿阶段，其中控制第一发光控制单元和第二发光控制单元关断，第一充电控制单元和第二充电控制单元接通，存储单元充电，直至存储单元两端的电压等于Vdata-Vref+Vth，其中Vth为驱动单元的阈值电压；
[0060]在步骤S930，执行像素驱动电路的发光保持阶段，其中控制第一发光控制单元和第二发光控制单元接通，第一充电控制单元和第二充电控制单元关断，由此存储单元两端的电压保持不变，使得驱动单元向发光元件提供的驱动电流与其阈值电压无关。
[0061]上文已经详细说明了本实用新型提供的像素驱动电路。除此之外，本实用新型还提供包括上述像素驱动电路的显示装置。
[0062]至此已经结合优选实施例对本公开进行了描述。应该理解，本领域技术人员在不脱离本公开的精神和范围的情况下，可以进行各种其它的改变、替换和添加。因此，本公开的范围不局限于上述特定实施例，而应由所附权利要求所限定。
【主权项】
1.一种像素驱动电路，用于对发光元件进行驱动，所述像素驱动电路包括: 扫描线(Scan)，用于提供扫描信号(Vscan)； 电源线，包括电源线(Ldd)，用于向所述像素驱动电路提供电压(Vdd); 数据线(Data)，用于提供数据信号Vdata; 参考信号线(Ref)，用于提供参考信号Vref; 第一控制信号线(Eml)，用于提供第一控制信号(Veml); 驱动单元(310)，其输入端连接到第一节点(NI)，控制端连接到第三节点(N3)，输出端与所述发光元件的一端相连； 第一发光控制单元(320)，其输入端连接到电源线(Ldd)，控制端连接到第一控制信号线(Eml)，输出端连接到第一节点(NI); 存储单元(330)，其第一端连接到第一节点(NI)，第二端连接到第二节点(N2); 第二发光控制单元(340)，其输入端连接到第二节点(N2)，控制端连接到第一控制信号线(Eml)，输出端连接到第三节点(N3); 第一充电控制单元(350)，其第一输入端与数据线(Data)相连，第二输入端与参考信号线(Ref)相连，控制端与扫描线(Scan)相连，第一输出端与第二节点(N2)相连，第二输出端与第三节点(N3)相连； 第二充电控制单元(3 6 O )，其输入端连接到第三节点(N 3 )，控制端连接到扫描线(Scan)，输出端连接到所述驱动单元(310)的输出端； 其中，所述像素驱动电路被配置为在第一控制信号和扫描信号的控制下: 在像素驱动电路的初始化阶段，所述第一发光控制单元和所述第二发光控制单元接通，所述第一充电控制单元和所述第二充电控制单元关断，由此初始化所述驱动单元；在像素驱动电路的补偿阶段，所述第一发光控制单元和所述第二发光控制单元关断，所述第一充电控制单元和所述第二充电控制单元接通，所述存储单元充电，直至所述存储单元两端的电压等于Vdata-Vref+Vth，其中Vth为驱动单元的阈值电压； 在像素驱动电路的发光保持阶段，所述第一发光控制单元和所述第二发光控制单元接通，所述第一充电控制单元和所述第二充电控制单元关断，由此所述存储单元两端的电压保持不变，使得所述驱动单元向所述发光元件提供的驱动电流与驱动单元的阈值电压无关。2.根据权利要求1所述的像素驱动电路，还包括: 第二控制信号线(Em2)，用于提供第二控制信号(Vem2); 第三发光控制单元(370)，其输入端连接到所述驱动单元的输出端，控制端连接到第二控制信号线(Em2)，输出端连接到所述发光元件的一端， 其中，所述像素驱动电路被配置为，在所述第二控制信号的控制下，在所述初始化阶段，所述第三发光控制单元关断，在所述补偿阶段和所述发光保持阶段，所述第三发光控制单元接通。3.根据权利要求2所述的像素驱动电路，其中，所述驱动单元(310)包括驱动晶体管(Tl)，所述第一发光控制单元(320)包括第二晶体管(T2)，所述第二发光控制单元(340)包括第三晶体管(T3)，所述第一充电控制单元(350)包括第四晶体管(T4)和第五晶体管(T5)，所述第四晶体管的栅极和所述第五晶体管的栅极相连，所述第二充电控制单元(360)包括第六晶体管(T6)，所述第三发光控制单元(370)包括第七晶体管(T7)。4.根据权利要求1-3之一所述的像素驱动电路，其中，所述存储单元(330)包括存储电容器(C)。5.根据权利要求1所述的像素驱动电路，其中，在所述初始化阶段，所述扫描信号为高电平，所述第一控制信号为低电平;在所述补偿阶段，所述扫描信号为低电平，所述第一控制信号为高电平；以及在所述发光保持阶段，所述扫描信号为高电平，所述第一控制信号为低电平。6.根据权利要求2所述的像素驱动电路，其中，在所述初始化阶段，所述扫描信号为高电平，所述第一控制信号为低电平，所述第二控制信号为高电平;在所述补偿阶段，所述扫描信号为低电平，所述第一控制信号为高电平，所述第二控制信号为低电平；以及在所述发光保持阶段，所述扫描信号为高电平，所述第一控制信号为低电平，所述第二控制信号为低电平。7.—种显示装置，包括如权利要求1-6中的任一项所述的像素驱动电路。
【文档编号】G09G3/3233GK205451748SQ201620006218
【公开日】2016年8月10日
【申请日】2016年1月4日
【发明人】何小祥, 祁小敬, 邓银
【申请人】京东方科技集团股份有限公司, 成都京东方光电科技有限公司