像素电路、阵列基板、显示面板和显示装置的制造方法【专利摘要】本实用新型提供了一种像素电路、阵列基板、显示面板和显示装置。所述像素电路包括发光元件、驱动晶体管、第一存储电容、发光控制模块、数据写入模块和补偿模块，数据写入模块在补偿阶段控制数据电压Vdata写入所述驱动晶体管的第二极；补偿模块在补偿阶段控制驱动晶体管的第一极与驱动晶体管的栅极连接，以控制驱动晶体管导通并控制驱动晶体管的导通电流由驱动晶体管的第二极流向驱动晶体管的第一极，直至驱动晶体管的栅极的电位为Vdata+Vth，Vth为驱动晶体管的阈值电压。本实用新型解决现有技术无法在发光阶段补偿驱动晶体管的阈值电压从而导致显示面板亮度均匀性差的问题。【专利说明】像素电路、阵列基板、显示面板和显示装置
技术领域：
[0001]本实用新型涉及显示
技术领域：
，尤其涉及一种像素电路、阵列基板、显示面板和显示装置。【
背景技术：
】[0002]AMOLED(ActiveMatrixOrganicLightEmittingD1de，有源矩阵有机发光二极管)能够发光是由驱动晶体管在饱和状态时产生的电流所驱动，因为输入相同的灰阶电压时，所述驱动晶体管的不同的阈值电压会导致产生不同的驱动电流，造成电流的不一致性。而LTPS(低温多晶硅技术)制程上阈值电压Vth的均匀性非常差，同时Vth也有漂移，因此现有的像素驱动电路的亮度均匀性一直很差。[0003]如图1所示，现有的像素电路包括第一晶体管Tl、第二晶体管T2、第三晶体管T3、第四晶体管T4、第五晶体管T5、第六晶体管T6、第七晶体管T7、第一电容Cl和有机发光二极管OLED，其中，T3为驱动晶体管，T3的第一极接入高电平VDD，T3的第二极通过T6与OLED的阳极连接，OLED的阴极接入低电平VSS。在图1中，Cl设置于T3的栅极和T7的第二极之间，并且，T5的第一极和T7的第一极都与输入参考电压Vref的参考电压输入端连接。现有的如图1所示的像素电路由于T3的栅源之间存在寄生电容Cgs，从而当高电平VDD发生耦合时，会对驱动晶体管T3的栅极的电位产生影响，导致不能维持驱动晶体管T3的栅极的电位的问题。在图1中，EM是发光控制信号输入端，G是数据写入控制信号输入端，Vdata是数据电压，Vinit是初始化电压，Re是初始化控制信号输入端。【
实用新型内容】[0004]本实用新型的主要目的在于提供一种像素电路、阵列基板和显示装置，解决现有技术中在初始化阶段仅能对驱动晶体管的栅极，并且无法在发光阶段补偿驱动晶体管的阈值电压从而导致显示面板亮度均匀性差的问题。[0005]为了达到上述目的，本实用新型提供了一种像素电路，包括发光元件、驱动晶体管、第一存储电容、发光控制模块、数据写入模块和补偿模块，其中，[0006]所述第一存储电容的第一端与所述驱动晶体管的栅极连接，所述第一存储电容的第二端与第一电源信号输入端连接；[0007]所述驱动晶体管的第一极通过所述发光控制模块与所述第一电源信号输入端连接，所述驱动晶体管的第一极还通过所述补偿模块与所述第一存储电容的第一端连接；[0008]所述驱动晶体管的第二极通过所述发光控制模块与所述发光元件的第一端连接，所述驱动晶体管的第二极还通过所述数据写入模块与数据电压写入端连接；[0009]所述发光元件的第二端与第二电源信号输入端连接；[0010]所述数据写入模块用于在补偿阶段控制数据电压Vdata由所述数据电压写入端写入所述驱动晶体管的第二极；[0011]所述补偿模块用于在补偿阶段控制所述驱动晶体管的第一极与所述驱动晶体管的栅极连接，以控制所述驱动晶体管导通并控制所述驱动晶体管的导通电流由所述驱动晶体管的第二极流向所述驱动晶体管的第一极，直至所述驱动晶体管的栅极的电位为Vdata+Vth，Vth为所述驱动晶体管的阈值电压。[0012]实施时，本实用新型所述的像素电路还包括第一初始化模块；[0013]所述第一初始化模块，与所述发光元件的第一端连接，用于在初始化阶段控制所述发光元件的第一端与初始化电压输入端连接。[0014]实施时，本实用新型所述的像素电路还包括第二初始化模块；[0015]所述第二初始化模块，与所述驱动晶体管的栅极连接，用于在初始化阶段控制所述驱动晶体管的栅极与初始化电压输出端连接。[0016]实施时，所述发光控制模块用于在发光阶段控制所述驱动晶体管的第一极与所述第一电源信号输入端连接，并控制所述驱动晶体管的第二极与所述发光元件的第一端连接，从而控制所述驱动晶体管导通以驱动所述发光元件发光。[0017]实施时，所述数据写入模块包括数据写入晶体管；[0018]所述数据写入晶体管的栅极与补偿控制信号输入端连接，所述数据写入晶体管的第一极与所述驱动晶体管的第二极连接，所述数据写入晶体管的第二极与数据电压写入端连接。[0019]实施时，所述补偿模块包括补偿晶体管；[0020]所述补偿晶体管的栅极与所述补偿控制信号输入端连接，所述补偿晶体管的第一极与所述驱动晶体管的第一极连接，所述补偿晶体管的第二极与所述驱动晶体管的栅极连接。[0021]实施时，所述第一初始化模块包括第一初始化晶体管；[0022]所述第一初始化晶体管的栅极与初始化控制信号输入端连接，所述第一初始化晶体管的第一极与所述初始化电压输入端连接，所述第一初始初始化晶体管的第二极与所述发光元件的第一端连接；[0023]所述第二初始化模块包括第二初始化晶体管；[0024]所述第二初始化晶体管的栅极与所述初始化控制信号输入端连接，所述第二初始化晶体管的第一极与所述驱动晶体管的栅极连接，所述第二初始化晶体管的第二极与所述初始化电压输入端连接。[0025]实施时，所述发光控制模块包括第一发光控制晶体管和第二发光控制晶体管，其中，[0026]所述第一发光控制晶体管的栅极与发光控制信号输入端连接，所述第一发光控制晶体管的第一极与所述第一电源信号输入端连接，所述第一发光控制晶体管的第二极与所述驱动晶体管的第一极连接；[0027]所述第二发光控制晶体管的栅极与所述发光控制信号输入端连接，所述第二发光控制晶体管的第一极与所述驱动晶体管的第二极连接，所述第二发光控制晶体管的第二极与所述发光元件的第一端连接。[0028]实施时，本实用新型所述的像素电路还包括第二存储电容；[0029]所述第二存储电容的第一端与所述驱动晶体管的栅极连接，所述第二存储电容的第二端与所述初始化电压输入端连接。[0030]实施时，所述发光元件为有机发光二极管，所述发光元件的第一端为所述有机发光二极管的阳极，所述发光二极管的第二端为所述有机发光二极管的阴极。[0031]本实用新型还提供了一种阵列基板，包括衬底基板，还包括设置于所述衬底基板上的多个上述的像素电路。[0032]实施时，本实用新型所述的阵列基板还包括设置于所述衬底基板上的第一电源信号输入线；[0033]所述第一电源信号输入线与第一电源信号输入端连接;所述第一电源信号输入线在空间上呈网格状设置。[0034]实施时，本实用新型所述的阵列基板还包括设置于所述衬底基板上的扫描线、数据线、初始化电压线、初始化控制信号线和发光控制信号线；[0035]所述扫描线与补偿控制信号输入端连接；[0036]所述数据线与数据电压写入端连接；[0037]所述初始化电压线与初始化电压输入端连接；[0038]所述初始化控制信号线与初始化控制信号输入端连接；[0039]所述发光控制信号线与发光控制信号输入端连接。[0040]本实用新型还提供了一种显示面板，包括上述的阵列基板。[0041]本实用新型还提供了一种显示装置，包括上述的显示面板。[0042]与现有技术相比，本实用新型通过初始化模块通过在第一电源信号输入端和驱动晶体管的栅极之间设置电容值较大的电容，以通过该电容维持驱动晶体管的栅极的电位，并本实用新型与现有技术相比减少了参考电压线，从而可以节省空间，利于实现窄边框;本实用新型更可以通过数据写入模块和补偿模块在补偿阶段配合而控制所述驱动晶体管导通并控制所述驱动晶体管的导通电流由所述驱动晶体管的第二极流向所述驱动晶体管的第一极，直至所述驱动晶体管的栅极的电位为Vdata+Vth(Vdata为数据电压)，以使得在发光阶段所述驱动晶体管的栅极的电位能够补偿驱动晶体管的阈值电压Vth，从而解决显示面板亮度不均匀和亮度衰减的问题。【附图说明】[0043]图1是现有的像素电路的电路图；[0044]图2是本实用新型实施例所述的像素电路的结构图；[0045]图3A是本实用新型另一实施例所述的像素电路的结构图；[0046]图3B是本实用新型再一实施例所述的像素电路的结构图；[0047]图4是本实用新型又一实施例所述的像素电路的结构图；[0048]图5是本实用新型再一实施例所述的像素电路的结构图；[0049]图6是本实用新型另一实施例所述的像素电路的结构图；[0050]图7是本实用新型又一实施例所述的像素电路的结构图；[0051]图8是本实用新型再一实施例所述的像素电路的结构图；[0052]图9是本实用新型另一实施例所述的像素电路的结构图；[0053]图10是本实用新型所述的像素电路的一具体实施例的电路图；[0054]图11是本实用新型所述的像素电路的该具体实施例的时序图；[0055]图12A是本实用新型所述的像素电路的该具体实施例在初始化阶段的工作示意图；[0056]图12B是本实用新型所述的像素电路的该具体实施例在补偿阶段的工作示意图；[0057]图12C是本实用新型所述的像素电路的该具体实施例在发光阶段的工作示意图。【具体实施方式】[0058]下面将结合本实用新型实施例中的附图，对本实用新型实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本实用新型一部分实施例，而不是全部的实施例。基于本实用新型中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本实用新型保护的范围。[0059]如图2所示，本实用新型实施例所述的像素电路包括发光元件EL、驱动晶体管DTFT、第一存储电容Cl、发光控制模块11、数据写入模块12和补偿模块13，其中，[0060]所述第一存储电容Cl的第一端与所述驱动晶体管DTFT的栅极连接，所述第一存储电容Cl的第二端与第一电源信号输入端Vl连接；[0061]所述驱动晶体管DTFT的第一极通过所述发光控制模块11与所述第一电源信号输入端Vl连接，所述驱动晶体管DTFT的第一极还通过所述补偿模块13与所述第一存储电容Cl的第一端连接；[0062]所述驱动晶体管DTFT的第二极通过所述发光控制模块11与所述发光元件EL的第一端连接，所述驱动晶体管DTFT的第二极还通过所述数据写入模块12与数据电压写入端连接；[0063]由所述数据电压写入端写入的数据电压标示为Vdata;[0064]所述发光元件EL的第二端与第二电源信号输入端V2连接；[0065]所述数据写入模块12用于在补偿阶段控制数据电压Vdata写入所述驱动晶体管DTFT的第二极；[0066]所述补偿模块13用于在补偿阶段控制所述驱动晶体管DTFT的第一极与所述驱动晶体管DTFT的栅极连接，以控制所述驱动晶体管DTFT导通并控制所述驱动晶体管DTFT的导通电流由所述驱动晶体管DTFT的第二极流向所述驱动晶体管DTFT的第一极，直至所述驱动晶体管DTFT的栅极的电位为Vdata+Vth;Vth为所述驱动晶体管DTFT的阈值电压。[0067]本实用新型实施例所述的像素电路由于在驱动晶体管DTFT的栅极和第一电源信号输入端Vl之间增加第一电容Cl，由于该第一电容Cl的电容值远大于驱动晶体管DTFT的栅源之间的寄生电容Cgs的电容值，从而可以通过该第一电容Cl维持驱动晶体管DTFT的栅极的电位，以解决现有技术中由于驱动晶体管的栅极和源极之间的寄生电容Cgs的存在而导致的在第一电源信号发生耦合时不能维持驱动晶体管的栅极的电位的问题；[0068]并且本实用新型实施例所述的像素电路在补偿阶段通过数据写入模块12控制数据电压Vdata写入驱动晶体管DTFT的第二极，并通过补偿模块13控制所述驱动晶体管DTFT的第一极与所述驱动晶体管DTFT的栅极连接，从而通过数据写入模块12和补偿模块13配合而在补偿阶段控制所述驱动晶体管DTFT导通并所述驱动晶体管DTFT的导通电流由所述驱动晶体管DTFT的第二极流向所述驱动晶体管DTFT的第一极，直至所述驱动晶体管DTFT的栅极的电位为Vdata+Vth，以使得在发光阶段所述驱动晶体管DTFT的栅极的电位能够补偿驱动晶体管DTFT的阈值电压Vth，从而解决显示面板亮度不均匀和亮度衰减的问题。[0069]在如图2所示的像素电路的实施例中，DTFT为P型晶体管，Vl可以输出高电平，V2可以输出低电平，但是在实际操作时，DTFT也可以为η型晶体管，V1、V2也可以根据需要被设置为输出不同的电平值，在此不再赘述。[0070]本实用新型实施例所述的像素电路在形成第一电容Cl时需要占比较大的面积(由于第一电容Cl的电容值较Cgs大得多)，因此在左右方向的电阻也会减小，对于发生耦合时电压的稳定(stable)更有利。[0071]并且，本实用新型实施例所述的像素电路相比较于图1所示的现有的像素电路而言减少了参考电压输入端，在现有的包括像素电路的阵列基板中，参考电压线需要进入有效显示区中所有的像素电路中，因此在阵列基板上的所有的像素单元中都必须水平或者竖直布线，此时会占据很多空间，像素布局空间变小。而包括本实用新型实施例所述的像素电路的阵列基板上没有设置参考电压线，从而对于必须要在较小的空间里集成的高分辨率的实现有帮助。[0072]具体的，如图3A所示，本实用新型实施例所述的像素电路还包括第一初始化模块141；[0073]所述第一初始化模块141，与所述发光元件EL的第一端连接，用于在初始化阶段控制所述发光元件EL的第一端与初始化电压输入端连接；由所述初始化电压输入端输入初始化电压Vinit;[0074]本实用新型实施例所述的像素电路通过第一初始化模块141可以在初始化阶段对发光元件的第一端的电位进行初始化。[0075]具体的，如图3B所示，本实用新型所述的像素电路还包括第二初始化模块142;[0076]所述第二初始化模块142，与所述驱动晶体管DTFT的栅极连接，用于在初始化阶段控制所述驱动晶体管DTFT的栅极与初始化电压输入端连接；由所述初始化电压输入端输入初始化电压Vinit;[0077]本实用新型实施例所述的像素电路通过第二初始化模块142可以在初始化阶段对驱动晶体管DTFT的栅极的电位进行初始化。[0078]具体的，在图4所示的实施例中，所述发光控制模块11与发光控制信号输入端连接；由所述发光控制信号输入端输入发光控制信号EM;[0079]所述发光控制模块11用于在发光阶段在发光控制信号EM的控制下控制所述驱动晶体管DTFT的第一极与所述第一电源信号输入端Vl连接，并控制所述驱动晶体管DTFT的第二极与所述发光元件EL的第一端连接，从而控制所述驱动晶体管DTFT导通以驱动所述发光元件EL发光。[0080]本实用新型实施例所述的像素电路通过所述发光控制模块11在发光阶段控制驱动驱动晶体管DTFT的第一极、第二极分别与V1、所述发光元件EL的第一端连接，可以控制驱动晶体管DTFT在发光阶段导通而驱动发光元件EL发光。[0081]在如图4所示的实施例中，所述数据写入模块12和所述补偿模块13都与补偿控制信号输入端连接；由所述补偿控制信号输入端输入补偿控制信号GAT;[0082]所述数据写入模块12在补偿阶段在所述补偿控制信号GAT的控制下，控制所述驱动晶体管DTFT的第二极写入数据电压Vdata，所述补偿模块13在补偿阶段控制所述驱动晶体管DTFT的第一极和所述驱动晶体管DTFT的栅极连接；[0083]所述第一初始化模块141和所述第二初始化模块142与初始化控制信号输入端连接，由所述初始化控制信号输入端输入初始化控制信号RST;[0084]所述第一初始化模块141在初始化阶段在所述初始化控制信号RST的控制下，控制发光元件EL的第一端接入由所述初始化电压输入端输入的初始化电压Vinit;[0085]所述第二初始化模块142在初始化阶段在所述初始化控制信号RST的控制下，控制驱动晶体管DTFT的栅极接入由初始化电压输入端输入的初始化电压Vinit。[0086]本实用新型所有实施例中采用的晶体管均可以为薄膜晶体管或场效应管或其他特性相同的器件。在本实用新型实施例中，为区分晶体管除栅极之外的两极，将其中一极称为第一极，另一极称为第二极，所述第一极可以为源极或漏极，则所述第二极可以相应为漏极或源极。此外，按照晶体管的特性区分可以将晶体管分为η型晶体管或P型晶体管。在本实用新型实施例提供的驱动电路中，所有晶体管均是以P型晶体管为例进行的说明，可以想到的是在采用η型晶体管实现时是本领域技术人员可在没有做出创造性劳动前提下轻易想到的，因此也是在本实用新型的实施例保护范围内的。[0087]具体的，如图5所示，所述数据写入模块12可以包括数据写入晶体管Tl:[0088]所述数据写入晶体管Tl的栅极与补偿控制信号输入端连接，所述数据写入晶体管Tl的第一极与所述驱动晶体管DTFT的第二极连接，所述数据写入晶体管Tl的第二极与数据电压写入端连接；[0089]所述补偿模块13可以包括补偿晶体管Τ2;[0090]所述补偿晶体管Τ2的栅极与所述补偿控制信号输入端连接，所述补偿晶体管Τ2的第一极与所述驱动晶体管DTFT的第一极连接，所述补偿晶体管Τ2的第二极与所述驱动晶体管DTFT的栅极连接；[0091]由所述补偿控制信号输入端输入补偿控制信号GAT;由所述数据电压写入端写入的数据电压标示为Vdata。[0092]在图5所示的像素电路的实施例中，Tl和T2都为P型TFT，在补偿阶段补偿控制信号GAT为低电平，以使得Tl和T2都导通。但是在实际操作时，Tl、T2也可以被替换为η型晶体管，此时Tl和Τ2为栅极接入高电平信号时导通，在此对Tl和Τ2的晶体管类型不做限定。[0093]具体的，如图6所示，所述第一初始化模块141可以包括第一初始化晶体管Τ3:[0094]所述第一初始化晶体管Τ3的栅极与所述初始化控制信号输入端连接，所述第一初始化晶体管Τ3的第一极与所述初始化电压输入端连接，所述第一初始化晶体管Τ3的第二极与所述发光元件EL的第一端连接；[0095]所述第二初始化模块142可以包括第二初始化晶体管Τ4:[0096]所述第二初始化晶体管Τ4的栅极与初始化控制信号输入端连接，所述第二初始化晶体管Τ4的第一极与所述驱动晶体管DTFT的栅极连接，所述第二初始化晶体管Τ4的第二极与初始化电压输入端连接；[0097]由所述初始化控制信号输入端输入初始化控制信号RST，由所述初始化电压输入端输入初始化电压Vinit。[0098]在如图6所示的像素电路的实施例中，Τ3和Τ4都为P型晶体管，在初始化阶段初始化控制信号RST为低电平，以使得Τ3和Τ4都导通。但是在实际操作时，Τ3、Τ4也可以被替换为η型晶体管，此时T3和T4为栅极接入高电平信号时导通，在此对T3和T4的晶体管类型不做限定。[0099]具体的，如图7所示，所述发光控制模块包括第一发光控制晶体管Τ5和第二发光控制晶体管Τ6；[0100]所述第一发光控制晶体管Τ5的栅极与发光控制信号输入端连接，所述第一发光控制晶体管Τ5的第一极与所述第一电源信号输入端VI，所述第一发光控制晶体管Τ5的第二极与所述驱动晶体管DTFT的第一极连接；[0101]所述第二发光控制晶体管Τ6的栅极与所述发光控制信号输入端连接，所述第二发光控制晶体管Τ6的第一极与所述驱动晶体管DTFT的第二极连接，所述第二发光控制晶体管Τ6的第二极与所述发光元件EL的第一端连接；[0102]由所述发光控制信号输入端输入发光控制信号ΕΜ。[0103]在如图7所示的像素电路的实施例中，Τ5和Τ6都为P型晶体管，在初始化阶段初始化控制信号RST为低电平，以使得Τ5和Τ6都导通。但是在实际操作时，Τ5、Τ6也可以被替换为η型晶体管，此时Τ5和Τ6为栅极接入高电平信号时导通，在此对Τ5和Τ6的晶体管类型不做限定。[0104]优选的，在如图6所示的实施例的基础上，如图8所示，本实用新型实施例所述的像素电路还可以包括第二存储电容C2;所述第二存储电容C2的第一端与所述驱动晶体管DTFT的栅极连接，所述第二存储电容C2的第二端与所述初始化电压输入端连接，以使得阵列基板上与该初始化电压输入端连接的初始电压线可以实现网格状布局，可以实现更稳定的驱动。[0105]具体的，如图9所示，所述发光元件可以为有机发光二极管0LED，所述发光元件的第一端为所述有机发光二极管OLED的阳极，所述发光二极管的第二端为所述有机发光二极管OLED的阴极。[0106]下面通过一具体实施例来说明本实用新型所述的像素电路。[0107]如图10所示，本实用新型所述的像素电路的一具体实施例包括有机发光二极管OLED、驱动晶体管DTFT、第一存储电容Cl、发光控制模块、初始化模块、数据写入模块和补偿模块，其中，[0108]所述第一存储电容Cl的第一端与所述驱动晶体管DTFT的栅极连接，所述第一存储电容Cl的第二端与高电平输出端VDD连接；[0109]所述数据写入模块包括数据写入晶体管Tl;[0110]所述数据写入晶体管Tl的栅极与输入补偿控制信号GAT的补偿控制信号输入端连接，所述数据写入晶体管Tl的第一极与所述驱动晶体管DTFT的第二极连接，所述数据写入晶体管Tl的第二极与写入数据电压Vdata的数据电压写入端连接；[0111]所述补偿模块包括补偿晶体管Τ2;[0112]所述补偿晶体管Τ2的栅极与输入所述补偿控制信号GAT的补偿控制信号输入端连接，所述补偿晶体管Τ2的第一极与所述驱动晶体管DTFT的第一极连接，所述补偿晶体管Τ2的第二极与所述驱动晶体管DTFT的栅极连接；[0113]所述第一初始化模块包括第一初始化晶体管Τ3;[0114]所述第一初始化晶体管Τ3的栅极与输入所述初始化控制信号RST的初始化控制信号输入端连接，所述第一初始化晶体管T3的第一极与输入所述初始化电压Vinit的初始化电压输入端连接，所述第一初始化晶体管Τ3的第二极与有机发光二极管OLED的阳极连接；[0115]所述第二初始化模块包括第二初始化晶体管Τ4;[0116]所述第二初始化晶体管Τ4的栅极与输入初始化控制信号RST的初始化控制信号输入端连接，所述第二初始化晶体管Τ4的第一极与所述驱动晶体管DTFT的栅极连接，所述第二初始化晶体管Τ4的第二极与输出初始化电压Vinit的初始化电压输入端连接;以及，[0117]所述发光控制模块包括第一发光控制晶体管Τ5和第二发光控制晶体管Τ6;[0118]所述第一发光控制晶体管Τ5的栅极与输入发光控制信号EM的发光控制信号输入端连接，所述第一发光控制晶体管Τ5的第一极与所述高电平输出端VDD连接，所述第一发光控制晶体管Τ5的第二极与所述驱动晶体管DTFT的第一极连接；[0119]所述第二发光控制晶体管Τ6栅极与输入所述发光控制信号EM的发光控制信号输入端连接，所述第二发光控制晶体管Τ6第一极与所述驱动晶体管DTFT的第二极连接，所述第二发光控制晶体管Τ6第二极与有机发光二极管OLED的阳极连接；[0120]有机发光二极管OLED的阴极与低电平输出端VSS连接。[0121]如图11所示，本实用新型所述的像素电路的该具体实施例在工作时，[0122]在每一显示周期的初始化阶段tl，RST为低电平，EM和GAT为高电平，如图12Α所示，T3和T4导通，Vinit写入DTFT的栅极和OLED的阳极；[0123]在每一显示周期的补偿阶段t2，RST和EM为高电平，GAT为低电平，如图12B所示，Tl和T2导通，Vdata写入DTFT的第二极，DTFT的第一极与DTFT的栅极连接，由于DTFT的栅极在tl被写入了Vinit，因此DTFT导通，DTFT的导通电流经由DTFT的第二极流向DTFT的第一极，此时DTFT的第一极为DTFT的源极，DTFT的第二极为DTFT的漏极，直至DTFT的栅极的电位为Vdata+Vth，此时DTFT的栅源电压Vgs为Vth;[0124]在每一显示周期的发光阶段t3，RSET和GAT为高电平，EM为低电平，如图12C所示，T5和T6导通，此时DTFT的栅极电压为Vdata+Vth，DTFT导通，DTFT的导通电流由上至下，DTFT的第一极为DTFT的源极，DTFT的第二极为DTFT的漏极，此时DTFT的栅源电压Vgs为Vdata+Vth-VDD，可以补偿DTFT的栅源电压Vth，因此可以解决OLED显示面板亮度不均匀和亮度衰减的问题。[0125]在图12A、图12B和图12C中，圆圈框住的晶体管表示在该阶段导通，斜线穿过的晶体管表示在该阶段为断开。[0126]本实用新型实施例所述的阵列基板，包括衬底基板和设置于所述衬底基板上的多个上述的像素电路。[0127]具体的，所述的阵列基板还包括设置于所述衬底基板上的第一电源信号输入线；[0128]所述第一电源信号输入线与第一电源信号输入端连接；[0129]优选的，所述第一电源信号输入线在空间上呈网格状(Mesh)设置即在纵向和横向上都布线，以使得第一电源信号在纵向和横向都能实现电压平衡，从而使得与横向排布的多个像素电路连接的第一电源信号输入端接入的第一电源信号，以及与纵向排布的多个像素电路连接的第一电源信号输入端接入的第一电源信号之间不存在大的差距，可以实现更稳定的驱动。[0130]在实际操作时，所述阵列基板还包括设置于所述衬底基板上的扫描线、数据线、初始化电压线、初始化控制信号线和发光控制信号线；[0131]所述扫描线与补偿控制信号输入端连接；[0132]所述数据线与数据电压写入端连接；[0133]所述初始化电压线与初始化电压输出端连接；[0134]所述初始化控制信号线与初始化控制信号输入端连接；[0135]所述发光控制信号线与发光控制信号输入端连接。[0136]本实用新型实施例所述的显示面板包括上述的阵列基板。[0137]本实用新型实施例所述的显示装置包括上述的显示面板。[0138]以上所述是本实用新型的优选实施方式，应当指出，对于本
技术领域：
的普通技术人员来说，在不脱离本实用新型所述原理的前提下，还可以作出若干改进和润饰，这些改进和润饰也应视为本实用新型的保护范围。【主权项】1.一种像素电路，其特征在于，包括发光元件、驱动晶体管、第一存储电容、发光控制模块、数据写入模块和补偿模块，其中，所述第一存储电容的第一端与所述驱动晶体管的栅极连接，所述第一存储电容的第二端与第一电源信号输入端连接；所述驱动晶体管的第一极通过所述发光控制模块与所述第一电源信号输入端连接，所述驱动晶体管的第一极还通过所述补偿模块与所述第一存储电容的第一端连接；所述驱动晶体管的第二极通过所述发光控制模块与所述发光元件的第一端连接，所述驱动晶体管的第二极还通过所述数据写入模块与数据电压写入端连接；所述发光元件的第二端与第二电源信号输入端连接；所述数据写入模块用于在补偿阶段控制数据电压Vdata由所述数据电压写入端写入所述驱动晶体管的第二极；所述补偿模块用于在补偿阶段控制所述驱动晶体管的第一极与所述驱动晶体管的栅极连接，以控制所述驱动晶体管导通并控制所述驱动晶体管的导通电流由所述驱动晶体管的第二极流向所述驱动晶体管的第一极，直至所述驱动晶体管的栅极的电位为Vdata+Vth，Vth为所述驱动晶体管的阈值电压。2.如权利要求1所述的像素电路，其特征在于，还包括第一初始化模块；所述第一初始化模块，与所述发光元件的第一端连接，用于在初始化阶段控制所述发光元件的第一端与初始化电压输入端连接。3.如权利要求2所述的像素电路，其特征在于，还包括第二初始化模块；所述第二初始化模块，与所述驱动晶体管的栅极连接，用于在初始化阶段控制所述驱动晶体管的栅极与初始化电压输出端连接。4.如权利要求1至3中任一权利要求所述的像素电路，其特征在于，所述发光控制模块用于在发光阶段控制所述驱动晶体管的第一极与所述第一电源信号输入端连接，并控制所述驱动晶体管的第二极与所述发光元件的第一端连接，从而控制所述驱动晶体管导通以驱动所述发光元件发光。5.如权利要求4所述的像素电路，其特征在于，所述数据写入模块包括数据写入晶体管；所述数据写入晶体管的栅极与补偿控制信号输入端连接，所述数据写入晶体管的第一极与所述驱动晶体管的第二极连接，所述数据写入晶体管的第二极与数据电压写入端连接。6.如权利要求4所述的像素电路，其特征在于，所述补偿模块包括补偿晶体管；所述补偿晶体管的栅极与所述补偿控制信号输入端连接，所述补偿晶体管的第一极与所述驱动晶体管的第一极连接，所述补偿晶体管的第二极与所述驱动晶体管的栅极连接。7.如权利要求3所述的像素电路，其特征在于，所述第一初始化模块包括第一初始化晶体管；所述第一初始化晶体管的栅极与初始化控制信号输入端连接，所述第一初始化晶体管的第一极与所述初始化电压输入端连接，所述第一初始初始化晶体管的第二极与所述发光元件的第一端连接；所述第二初始化模块包括第二初始化晶体管；所述第二初始化晶体管的栅极与所述初始化控制信号输入端连接，所述第二初始化晶体管的第一极与所述驱动晶体管的栅极连接，所述第二初始化晶体管的第二极与所述初始化电压输入端连接。8.如权利要求7所述的像素电路，其特征在于，所述发光控制模块包括第一发光控制晶体管和第二发光控制晶体管，其中，所述第一发光控制晶体管的栅极与发光控制信号输入端连接，所述第一发光控制晶体管的第一极与所述第一电源信号输入端连接，所述第一发光控制晶体管的第二极与所述驱动晶体管的第一极连接；所述第二发光控制晶体管的栅极与所述发光控制信号输入端连接，所述第二发光控制晶体管的第一极与所述驱动晶体管的第二极连接，所述第二发光控制晶体管的第二极与所述发光元件的第一端连接。9.如权利要求7所述的像素电路，其特征在于，还包括第二存储电容；所述第二存储电容的第一端与所述驱动晶体管的栅极连接，所述第二存储电容的第二端与所述初始化电压输入端连接。10.如权利要求1至3中任一权利要求所述的像素电路，其特征在于，所述发光元件为有机发光二极管，所述发光元件的第一端为所述有机发光二极管的阳极，所述发光二极管的第二端为所述有机发光二极管的阴极。11.一种阵列基板，包括衬底基板，其特征在于，还包括设置于所述衬底基板上的多个如权利要求1至10中任一权利要求所述的像素电路。12.如权利要求11所述的阵列基板，其特征在于，还包括设置于所述衬底基板上的第一电源信号输入线；所述第一电源信号输入线与第一电源信号输入端连接;所述第一电源信号输入线在空间上呈网格状设置。13.如权利要求11或12所述的阵列基板，其特征在于，还包括设置于所述衬底基板上的扫描线、数据线、初始化电压线、初始化控制信号线和发光控制信号线；所述扫描线与补偿控制信号输入端连接；所述数据线与数据电压写入端连接；所述初始化电压线与初始化电压输入端连接；所述初始化控制信号线与初始化控制信号输入端连接；所述发光控制信号线与发光控制信号输入端连接。14.一种显示面板，其特征在于，包括如权利要求11至13中任一权利要求所述的阵列基板。15.—种显示装置，其特征在于，包括如权利要求14所述的显示面板。【文档编号】G09G3/3225GK205541822SQ201620279754【公开日】2016年8月31日【申请日】2016年4月6日【发明人】高永益,王博,陈义鹏,张毅【申请人】京东方科技集团股份有限公司,成都京东方光电科技有限公司