显示装置定时信号产生电路和包括该定时信号产生电路的显示装置的制作方法

专利名称：显示装置定时信号产生电路和包括该定时信号产生电路的显示装置的制作方法
技术领域：
本发明涉及显示装置的定时信号产生电路和包括定时信号产生电路的显示装置，更准确地说，涉及一种定时信号产生电路，它产生用于控制有源矩阵型显示装置的驱动系统的各种定时脉冲，以及包括定时信号产生电路的有源矩阵型显示装置。
背景技术：
近年来，便携式终端，例如，便携式电话机和个人数字助理(PDA)获得了极大的普及。便携式终端如此迅速普及的一个原因就是便携式终端的输出显示部分包括了液晶显示装置。其原因在于液晶显示装置基本上不需要高功率驱动并且是一种低功耗显示设备。
具有像素排列成行和列(一个矩阵)并分别被驱动的配置的显示装置、例如上述液晶显示装置包括以行为单位选择像素的垂直驱动系统和将信息写入由垂直驱动系统选中的行的每一个像素中的水平驱动系统。它们使用用于驱动控制所述驱动系统的各种定时脉冲。
根据水平同步信号HD、垂直同步信号VD和主时钟信号MCK、使用专用的定时信号产生计数器电路等以合适的时序产生所述定时脉冲。产生定时脉冲的定时脉冲产生电路通常形成在单晶硅基片上，该基片与其上形成显示区部分的基片相隔离。
其中，在以液晶显示装置为代表的显示装置中，如上所述，产生用于显示驱动的各种定时信号的定时信号产生电路形成在与其上形成显示区部分的基片分开的基片上，因此，用于构成该装置的部件增加了，并且它们必须通过分开的工艺过程产生。因此，存在阻碍微型化和降低装置成本的问题。
因此，本发明的目的是提供一种显示装置的定时信号产生电路、它有助于装置的微型化和降低成本，以及包括该定时信号产生电路的显示装置。

发明内容
为了达到上述目的，根据本发明，一种显示装置包括以下各部分显示区部分，其中，各自具有电光元件的像素排列成行和列；垂直驱动电路，用于以行为单位选择显示区部分的像素；以及水平驱动电路，用于将图像信号提供给由垂直驱动电路选中的行中每一个像素，在这种显示装置中，这样配置定时信号产生电路、使得它根据由垂直驱动电路和水平驱动电路中的至少一个产生的定时信息产生由垂直驱动电路和水平驱动电路中至少一个使用的定时信号。
在上述配置的定时信号产生电路中、或者在包括所述定时信号产生电路的显示装置中，根据由垂直驱动电路和水平驱动电路中至少一个产生的定时信息产生定时信号，这意味着垂直驱动电路和水平驱动电路中至少一个的一部分用于产生定时信号。因此，可以借助于也用于产生定时信号的电路部分来简化定时信号产生电路的电路配置。


图1是显示按照本发明的显示装置的配置实例的示意的配置视图；图2是显示液晶显示装置显示区部分配置实例的电路图；图3是显示H驱动器具体配置实例的方框图；
图4是显示按照本发明第一实施例的有源矩阵型显示装置的配置实例的方框图；图5是显示定时信号产生电路的具体配置实例的方框图；图6是图解说明所述定时信号产生电路的操作的时序图；图7是显示按照本发明第二实施例的有源矩阵型显示装置的配置实例的方框图；图8是显示负电压产生型电荷泵型D/D转换器的配置实例的电路图；图9是图解说明负电压产生型电荷泵型D/D转换器的操作的时序图；图10是显示增压型电荷泵型D/D转换器的配置实例的电路图；图11是图解说明增压型电荷泵型D/D转换器的操作的时序图；图12是显示按照本发明第三实施例的有源矩阵型液晶显示装置配置实例的方框图，图中显示只在显示区部分上侧设置H驱动器的情况；图13是显示移位寄存器具体配置实例的方框图；图14是图解说明移位寄存器操作的时序图；图15是显示按照本发明第三实施例的有源矩阵型液晶显示装置配置实例的方框图，图中显示在显示区部分上侧和下侧都设置H驱动器的情况；图16是图解说明按照第三实施例的有源矩阵型液晶显示装置的操作的时序图；图17是显示对电极电压产生电路的具体配置实例的方框图；图18是图解说明对电极电压产生电路的操作的时序图；图19是显示DC电平转换电路配置实例的方框图；图20是显示DC电压产生电路具体配置第一实例的电路图；图21是显示DC电压产生电路具体配置第二实例的电路图；图22是显示DC电压产生电路具体配置第三实例的电路图；
图23是显示DC电压产生电路具体配置第四实例的电路图；图24是显示DC电压产生电路具体配置第五实例的电路图；图25是显示参考电压选择型D/A转换器电路的单元电路配置实例的电路图；图26是显示参考电压产生电路一般配置实例的电路图；图27是显示参考电压产生电路布局实例的方框图；图28是显示参考电压产生电路具体配置实例的电路图；图29是图解说明参考电压产生电路操作的时序图；图30是显示对电极电压产生电路应用实例的方框图；图31是具有双栅极结构的TFT平面图案的视图；图32是具有底栅极结构的TFT的剖面结构的视图；图33是具有顶栅极结构的TFT的剖面结构的视图；图34是具有双栅极结构的TFT的剖面结构的视图；图35是显示采样锁存电路的具体配置实例的电路图；图36是显示按照本发明的显示装置的配置的另一个实例的示意的配置图；以及图37是显示便携式电话机的通用配置的外观视图，所述便携式电话机是本发明应用于其中的便携式终端。
具体实施例方式
下面参考附图详细说明本发明的各个实施例。
图1是显示按照本发明的显示装置的配置实例的示意的配置图。作为例子，只对本发明用于有源矩阵型液晶显示装置一种情况进行了说明，在该装置中，包括作为每一个像素的电光元件的液晶元件。
参考图1，在透明绝缘基片、例如玻璃基片11上形成显示区部分12，在该显示区部分12中各自包含液晶元件的大量像素排列成矩阵。该玻璃基片11由第一基片和第二基片构成，在第一基片中，各自包含有源器件(例如，晶体管)的大量像素电路以行和列的形式排列，第二基片设置在第一基片的对面，它们中间留有预定的缝隙。液晶材料被密封在第一和第二基片之间的空间中，形成液晶显示板。
图2中示出显示区部分12的具体配置实例。这里，为了简化附图只示出3行(第n-1行至n+1行)和4列(第m-2列至第m+1列)的像素排列作为例子。在图2中，垂直扫描线...，21n-1，21n，21n+1，...，和数据线...，22m-2，22m-1，22m，22m+1，...，以矩阵的形式布线，而单元像素23布置在垂直扫描线和数据线的每一个交叉点上。
单元像素23包括薄膜晶体管(薄膜晶体管；TFT)24，它是像素晶体管；液晶元件25，它是电光元件；以及存储电容器26。这里，液晶元件25意味着由薄膜晶体管(后面称作为TFT)24构成的像素电极和在像素电极对面构成的对电极之间产生的液晶电容器。
TFT 24的栅极连接到垂直扫描线...，21n-1，21n，21n+1，...，而TFT 24的源极连接到数据线...，22m-2，22m-1，22m，22m+1，...。液晶元件25的像素电极连接到TFT 24的漏极，而液晶元件25的对电极连接到公用线27。存储电容器26连接在TFT 24的漏极和公用线27之间。对电极的电压(公共电压)Vcom提供给公用线27。因此，，公共电压Vcom加到液晶元件LC的、各个像素共同的对电极上。
上和下一对H驱动器(水平驱动电路)13U和13D以及V驱动器(垂直驱动电路)14与显示区部分12一起以集成的方式形成在玻璃基地11上。显示区部分12的每一条垂直扫描线...，21n-1，21n，21n+1，...的一个端子连接到各行中对应的一行的V驱动器14的输出端子。
V驱动器14由例如移位寄存器形成并与垂直传送时钟VCK(未显示)同步地连续地产生垂直选择脉冲并将它加到垂直扫描线...，21n-1，21n，21n+1，...，以执行垂直扫描。同时，在显示区部分12中，例如，每一个奇数数据线...，21m-1，21m+1，...的一个端子连接到各列中对应的一列的H驱动器13U的输出端子，而偶数数据线...，22m-2，22m，...的其它每一个端子连接到各列中对应的一列的H驱动器13D的输出端子。
在有源矩阵型液晶显示装置中，如果把来自V驱动器14的扫描信号输送到垂直扫描线...，21n-1，21n，21n+1，...，那么，与垂直扫描线连接的每一个像素的TFT 24的漏极和源极之间的电阻变小，应响应图像信号而从每一个H驱动器13U和13D提供的电压通过每一个数据线...，22m-2，22m-1，22m，22m+1，...，加到液晶元件的像素电极。于是，利用所述电压完成对封闭在像素电极和对电极之间的液晶材料光学特性的调制、以便显示图像。
图3显示了H驱动器13U和13D的具体配置。如图3所示，H驱动器13U包括移位寄存器31U；采样锁存电路(数据信号输入电路)32U；行排序锁存电路33U；以及D/A变换电路34U。移位寄存器31U顺序地与水平发送时钟HCK(未显示)同步地从其每一个传送级输出位移脉冲，以执行水平扫描。采样锁存电路32U以点序列对响应提供给它的移位脉冲而输入的预定比特的数字图像数据进行采样，以便锁存所述数字图像数据。
行排序锁存电路33U再次以行为单位锁存由采样锁存电路32U以点序列锁存的数字图像数据，并且一次一行地输出数字图像数据。D/A变换电路34U具有一种配置，例如，参考电压选择型电路，并将从行排序锁存电路33U输出的一行数字图像数据变换成模拟图像信号并提供给像素区部分12的数据线...，22m-2，22m-1，22m，22m+1，...。
同样，下侧H驱动器13D包括位移寄存器31D；采样锁存电路32D；行排序锁存电路33D；以及参考电压选择型D/A变换电路34D，与上侧H驱动器13U十分相似。应当指出，虽然根据本实例的有源矩阵型液晶显示装置采用在显示区部分12的上侧和下侧设置H驱动器13U和13D的配置，但是，有源矩阵型液晶显示装置没有这些限制，而可以采取另一种配置，其中，只在显示区部分12的上侧或者下侧设置H驱动器13U和13D。
同样，外围电路，例如，定时信号产生电路15，电源电路16，对电极电压产生电路17及参考电压产生电路18与显示区部分12一起集成在玻璃基片11上，这与H驱动器13U和13D及V驱动器14类似。根据这种集成结构，构成上述电路的所有电路元件，或者至少它们中的有源元件(或有源/无源元件)形成在玻璃基片11上。因此，由于没有有源(或没有有源/无源元件)出现在玻璃基片11外，所以可以简化基片的外围元件的配置、从而可以实现微型化和降低装置成本。
这里，例如，液晶显示装置具有这样的配置，其中，H驱动器13U和13D设置在显示区部分12的上侧和下侧，外围电路、例如定时信号产生电路15、电源电路16、对电极电压产生电路17及参考电压产生电路18最好设置在没有设置H驱动器13U和13D的一侧或两侧的边框(frame)区(显示区部分12的外围区域)。
其原因在于，由于当与上述V驱动器14比较并在大多数具有非常大的电路区域的情况下(这些电路设置在一侧或两侧的边框(frame)区中，H驱动器13U和13D未设置在其上)，H驱动器13U和13D包括大量元件，所以，外围电路、例如定时信号产生电路15、电源电路16、对电极电压产生电路17及参考电压产生电路18都可以集成在同一玻璃基片11上，就象显示区部分12那样，不改变屏幕的有效比例(有效面积部分12与玻璃基片11的面积比)。
根据本实例的有源矩阵型液晶显示装置采用以下配置，其中，由于V驱动器14安装在边框区的没有设置H驱动器13U和13D的两侧中的一侧，所以，外围电路、例如定时信号产生电路15、电源电路16、对电极电压产生电路17及参考电压产生电路18就被安装在边框区中所述一侧的相对的一侧。
图4是显示根据本发明第一实施例的有源矩阵型显示装置的配置实例的方框图。这里，为简化附图，只示出上侧的H驱动器13U。然而，与下侧的另一个H驱动器13D的关系也类似与H驱动器13U的关系。
定时信号产生电路15接收从外部作为输入信号提供给它的水平同步信号HD，垂直同步信号VD及主时钟MCK，并参考输入信号、首先形成提供给H驱动器13U的移位寄存器31U的水平起动脉冲HST和水平传送时钟HCK，以及提供给V驱动器14的移位寄存器14A的垂直起动脉冲VST和垂直传送时钟VCK。
这里，水平起动脉冲HST是在产生水平同步信号HD后的预确定时段后产生的脉冲信号，而水平传送时钟HCK是例如通过将主时钟MCK分频得到的脉冲信号。垂直起动脉冲VST是在产生垂直同步信号VD后的预定时段后产生的脉冲信号，垂直传送脉冲VCK是例如通过将水平传送时钟HCK分频得到的脉冲信号。
因此，定时信号产生电路15中用于根据水平同步信号HD、垂直同步信号VD和主时钟MCK而产生水平起动脉冲HST、水平传送时钟HCK、垂直起动脉冲VST和垂直传送脉冲VCK的电路，可以利用具有若干级的简单计数器电路来实现。
还这样配置定时信号产生电路15，使得它以输入信号的形式接收从H驱动器13U的移位寄存器31U的适当的传送级得到的定时数据，以及从V驱动器14的移位寄存器14A的适当的传送级得到的定时数据(时间信息)，并根据输入的定时数据产生H驱动器13U使用的时间脉冲和V驱动器14使用的时间脉冲。
这里，与由H驱动器13U使用的定时脉冲一样，例如可以得到图3显示的行排序锁存电路33U使用的锁存控制脉冲。然而，定时脉冲不局限于此。同时，与由V驱动器14使用的定时脉冲一样，例如可以得到显示周期控制脉冲，它用于在显示装置处于部分显示模式时(其中仅仅在某些周期在显示区部分12的垂直方向上执行显示)确定显示周期。但是，定时脉冲不局限于此。
图5是显示定时信号产生电路15具体配置实例的方框图。这里，仅对一种情况进行说明，其中，定时信号产生电路15产生由行排序锁存电路33U使用的锁存控制脉冲，所述锁存控制脉冲是根据从H驱动器13U的移位寄存器31U向其提供的定时数据产生的，参见图5，H驱动器13U的移位寄存器31U包括M级D类触发器(下文称作为DFFs)41-1至41-M，其中M大于显示区部分12水平方向上的像素数目N。当向其提供水平起动脉冲HST时，具有刚刚说明的配置的移位寄存器31U与水平传送时钟HCK同步地执行操作。这样，从DFFs 41-1至41-M的每一个Q输出端输出与水平传送时钟HCK同步的序列脉冲(定时信息)。
DFFs 41-1至41-M的Q输出脉冲作为采样脉冲连续地提供给采样锁存电路32U。而且，在适当的传送级中，DFFs 41-1至41-M的Q输出脉冲中的一些脉冲，这里作为例子，第一级DFF 41-1的Q输出脉冲A和第M-1级的DFF 41-M的Q输出脉冲B被提供给定时信号产生电路15。
在定时信号产生电路15中，产生锁存控制脉冲的锁存控制脉冲产生电路42包括例如DFF 43和缓冲器44。DFF 43接收第一级上由移位寄存器31U提供作为输入时钟(CK)的DFF 41-1的Q输出脉冲A，并且接收第M-1级上的DFF 41-M-1的Q输出脉冲B用作清除(CLR)输入，并且还接收DFF 43本身的倒相的Q输出作为数据(D)输入。
因此，正如从图6的时序图可以明显看到的，在DFF 41-1的Q输出脉冲A的上升沿的时间到DFF 41-M-1的Q输出脉冲B的上升沿的时间后一个周期内，可以从DFF 43的Q输出端子通过缓冲区44获得呈现”H”电平(高电平)的脉冲，作为锁存控制脉冲C。
如上所述，在显示装置的定时信号产生电路15中，为了产生由H驱动器13U和13D以及V驱动器14使用的定时脉冲，通常应用H驱动器13U和13D的移位寄存器31U和31D及V驱动器14的移位寄存器14A，并根据从移位寄存器获得的时间数据产生定时脉冲。因此，不需要诸如计数器电路的专用电路，因而可以简化电路配置。这样，可以实现装置的微型化、成本降低以及功耗降低。
特别是，由于定时信号产生电路15的电路配置非常简单且功耗低，所以，将定时信号产生电路15与显示区部分12一起象H驱动器13U和13D以及V驱动器14一样集成在同一玻璃基片11上，从而可以实现减小边框宽度、降低成本和减小显示装置的功耗。
应当指出，虽然在本实施例中已经说明用于参考水平同步信号HD、垂直同步信号VD及主时钟MCK产生水平起动脉冲HST、水平传送时钟HCK、垂直起动脉冲VST和垂直传送脉冲VCK的电路元件集成在玻璃基片11上，但是，上述电路元件可以形成在与玻璃基片分开的单独的玻璃基片上。这是因为，由于电路元件可以使用简单的计数器电路实现，因此，即使形成在分开基片上，外围电路的配置也不会很复杂。
另外，虽然已经说明本实施例假设了这样的配置，其中，利用移位寄存器形成H驱动器13U和13D以及V驱动器14，但是本发明不局限于使用移位寄存器的情况，而同样可以应用于其它配置，其中，不同类型的计数器电路用于H驱动器13U和13D以及V驱动器14，唯一的条件是，它们对H驱动器13U和13D以及V驱动器14实行地址控制并执行产生时间数据的计数操作。

图7是显示根据本发明第二实施例的有源矩阵型显示装置的配置实例的方框图，图7中，与图4的相同的元件用相同的参考字符表示。同样，为了简化附图，这里仅仅示出上侧的H驱动器13U。然而，与下侧的另一个H驱动器13D的关系类似于与H驱动器13U的关系。
这样配置根据本实施例的有源矩阵型显示装置、使得定时信号产生电路15还产生由电源电路16使用的定时脉冲。电源电路16由例如电荷泵型的电源电压转换电路(DC-DC转换器)构成，并将外部提供的单个DC电源电压VCC转换为多路相互有不同电压值的DC电压，并将这些DC电压作为电源电压提供给内部电路，诸如H驱动器13U和13D以及V驱动器14。
下面说明电源电路16的具体配置。作为一个例子，这里只对电荷泵型电源电压转换电路(下文称作为电荷泵型D/D转换器)用作电源电路16的一种情况进行说明。
图8是显示负电压产生型电荷泵型D/D转换器的电路图。对于电荷泵型D/D转换器，从定时信号产生电路15提供作为定时脉冲的用于执行切换操作的时钟脉冲和用于执行嵌位操作的嵌位脉冲。
参见图8，P沟道MOS晶体管Qp11和N沟道MOS晶体管Qn11串连在提供单个DC电源电压VCC的电源和地线(GND)之间，并且其栅极按通常方法连接，从而构成CMOS倒相器45。定时信号产生电路15提供的定时脉冲用作CMOS倒相器45的栅极公共结点的切换脉冲。
电容器C11的一个端子连接到CMOS倒相器45的漏极公共结点(结点B)。电容器C11的另一个端子连接到N沟道MOS晶体管Qn12的漏极和P沟道MOS晶体管Qp12的源极。负载电容器C12连接在N沟道MOS晶体管Qn12的源极和地线之间。
电容器C13的一个端子与CMOS倒相器45的栅极公共结点连接。电容器C13的另一个端子与二极管D11的正极连接。另外，N沟道MOS晶体管Qn12和P沟道MOS晶体管Qp12的栅极与电容器C13的另一个端子连接。P沟道MOS晶体管Qp12的漏极接地。
P沟道MOS晶体管Qp13连接在电容器C13的另一个端子和地之间。由定时信号产生电路15提供的定时脉冲、即嵌位脉冲，在由电平移位电路46进行电平移位后提供给P沟道MOS晶体管Qp13的栅极。P沟道MOS晶体管Qp13和电平移位电路46构成对切换晶体管(N沟道MOS晶体管Qn12和P沟道MOS晶体管Qp12)的切换脉冲电压进行嵌位的嵌位电路。
在所述嵌位电路中，电平移位电路46使用输入到D/D转换器的DC电源电压VCC作为正侧电路电源，并且使用从显示区部分12的相对端子导出的D/D转换器输出电压Vout作为负侧电路电源，然后对从定时信号产生电路15提供的幅度为Vcc-O[V]的嵌位脉冲进行电平移位，成为另一个幅度为Vcc-Vout[V]的嵌位脉冲，并将电平移位后的嵌位脉冲加到P沟道MOS晶体管Qp13的栅极。这样，P沟道MOS晶体管Qp13的切换操作就以更高的可靠性实现。
现在，参考图9的时序图来描述具有上述配置的负电压产生型电荷泵型D/D转换器的电路操作。在该时序图中，波形A至G分别表示图8电路中结点A至G的信号的波形。
当起动电源时(当起动时)，利用二级管D11的阈电压Vth对基于由定时信号产生电路15提供的切换脉冲的电容器C13的输出电位、即、结点D上的电位进行“H”电平嵌位，将其嵌位在从地(GND)电平进行电平移位后的电位，所述地电平为负侧电路的电源电位。
因此，当切换脉冲电平为“L”(0V)时，由于P沟道MOS晶体管Qp11和Qp12处于接通状态，所以电容器C11被充电。这时，由于N沟道MOS晶体管Qn11处于截止状态，所以结点B上的电位等于Vcc电平。因此，当切换脉冲改变为“H”电平(Vcc)时，N沟道MOS晶体管Qn11和Qn12处于接通状态，而结点B上的电位就等于地电位(0V)。因此，结点C上的电位等于-Vcc电平。结点C上的电位通过N沟道MOS晶体管Qn12并产生输出电压Vout(＝-Vcc)。
然后，当输出电压Vout上升到某种程度(直到起动过程完成)时，嵌位脉冲的电平移位电路46开始运行。在电平移位电路46开始运行后，由定时信号产生电路15提供的幅度为Vcc-0[V]的嵌位脉冲，被电平移位电路46电平移位到幅度为Vcc-Vout[V]的嵌位脉冲，以后就加到P沟道MOS晶体管Qp13的栅极上。
此时，由于嵌位脉冲的“L”电平为输出电压Vout、即-Vcc，所以P沟道MOS晶体管Qp13可以认为确实处于接通状态。因此，结点D上的电位没有被地电平的二极管D11的阈电压Vth嵌位在电平移位后的电位上，而是嵌位在地电平(负侧电路的电源电位)上。因此，在电荷泵型电路的以后的泵激运行中，P沟道MOS晶体管Qp12可以获得足够的驱动电压。
在上述配置的电荷泵型D/D转换器中，在电荷泵型D/D转换器的输出部分的切换元件(N沟道MOS晶体管Qn12和P沟道MOS晶体管Qp12)的控制脉冲电压(切换电压)的嵌位操作分二个步骤实现，包括首先由二极管D11嵌位，然后由P沟道MOS晶体管Qp13和电平移位电路46构成的嵌位电路，在完成起动过程后嵌位。因此，P沟道MOS晶体管Qp12能够获得足够的驱动电压。
这样，由于从P沟道MOS晶体管Qp12可以获得足够的切换电流，就能够实现稳定的DC-DC转换操作，并可以提高转换效率。特别是，即使P沟道MOS晶体管Qp12的晶体管尺寸没有增大，由于能够获得足够的切换电流，大电流容量的电源电压转换电路能够用一个小面积电路实现。该效应特别对具有高阈电压Vth的晶体管，例如，薄膜晶体管的应用有效。
增压型电荷泵型D/D转换器的配置示于图10。同样，增压型D/D转换器在基本电路配置和电路运行类似于负电压产生型D/D转换器。
更详细地说，参见图10，这样配置增压型电荷泵型D/D转换器，使得切换晶体管和嵌位晶体管(MOS晶体管Qp14，Qn14和Qn13)具有与图8电路的MOS晶体管Qn12、Qp12和Qp13相反的导电类型，并且二极管D11连接在电容器C11的另一个端子和电源(VCC)之间，此外，电平移位电路46使用当前电路的输出电压Vout作为正侧电路的电源并使用地电平作为负侧电路的电源，在这方面不同于图8电路的配置。
增压型电荷泵型D/D转换器与图8电路在电路操作方面基本上完全相同。所述电路操作仅仅在切换脉冲电压(控制脉冲电压)上不同，该电路的切换脉冲电压在起动时首先由二极管嵌位，然后在起动过程完成后被嵌位在VCC电平(正侧电路电源电位)上，并导出电源电压VCC两倍的电压值2×VCC作为输出电压Vout。图10的电路中结点A至G上的信号波形A至G的时序图示于图11。
上述电荷泵型D/D转换器的电路配置只不过是例子，所述电荷泵电路的电路配置可以用不同形式修改，并不局限于上述电路配置实例。
应当指出，在上述第一和第二实施例中，由H驱动器13U和13D的锁存电路27U和27D使用的锁存控制脉冲和切换脉冲以及由电荷泵型电源电压转换器电路构成的电源电路16使用的嵌位脉冲都作为由定时信号产生电路15产生的定时脉冲的实例，由定时信号产生电路15产生的定时脉冲不局限于这些。
作为实例，这样配置V驱动器14、使得它包括输出允许电路，该电路在接收到输出允许脉冲时输出扫描脉冲，所述输出允许电路使用的输出允许脉冲可以由定时信号产生电路15产生，或者，这样配置显示装置、使得它有选择地执行部分屏幕显示模式，仅用显示区部分的一部分区域显示信息，这是一种省电方式，所述部分屏幕显示模式的控制信号(控制脉冲)可以由定时信号产生电路15产生。
顺便提一下，通常，具有彼此相反的相位的两种发送时钟被用于由H驱动器的13U和13D或者V驱动器14构成的移位寄存器的每一个发送状态。然而，这里采用这样的配置、其中由两根时钟线发送双相位传送时钟并且所述双相位传送时钟被提供给移位寄存器的每一个传送级，由于在它们将双相位发送时钟发送给移位寄存器的每一个发送阶段的同时、两根时钟线必然互相交叉，所以存在这样的可能性可能增加电源的消耗并且由于布线线路的交叉部分的负载电容的增加可能引起相位的延迟。
此外，在H驱动器13U和13D中，例如，在数字接口驱动电路情况下，如上所述，由于这样配置所述数字接口驱动电路、使得它除了移位寄存器31U和31D之外还包括采样锁存电路32U和32D、行排序锁存电路33U和33D以及D/A转换电路34U和34D，所以，分别传送双相位传送时钟的两根线在许多位置上相互交叉，因而，存在这样的可能性可能增加功率消耗，并且交叉位置的负载电容可能引起相位的延迟。对于H驱动器13U和13D来说，由于传输频率高，这种影响特别明显。
考虑到这种情况，根据下述第三实施例的显示装置，例如，将配置有源矩阵型液晶显示装置。图12是显示根据本发明第三实施例配置的有源矩阵型液晶显示装置实例的方框图，而且在图12中，用类似的参考字符表示类似于图4的那些元件。
在根据本实施例的有源矩阵型液晶显示装置中，假定在H驱动器13中，移位寄存器31被安排在相对于显示区部分12的最外边。而且，由定时信号产生电路15产生的各种定时信号中，水平传送时钟HCK是通过将主时钟MCK一分为二得到的单相位时钟。这里，主时钟MCK的时钟(点时钟)频率取决于显示区部分12的水平方向上的像素(点)数目。
单相位水平传送时钟HCK通过缓冲电路52加到被布线在相对于显示区部分12的移位寄存器31更外面的时钟线51。时钟线51沿着移位寄存器31的传送(移位)方向布线，并将单相位水平传送时钟HCK加到移位寄存器31的各个传送级。
这里，这样配置有源矩阵型液晶显示装置、使得移位寄存器31布置在相对于显示区部分12的最外边，这样，用于发送单相位水平传送时钟HCK的时钟线51布线在比移位寄存器31更外边，时钟线51可以与输出布线线路无交叉地从移位寄存器31连接到移位寄存器31的下一级采样嵌位电路32上。因此，时钟线51的布线线路电容可以降低，所以，水平传送时钟HCK的频率可以提高，并可以降低功耗。
特别是，由于单相位水平传送时钟HCK是通过将点时钟一分为二得到的时钟信号，所以水平传送时钟HCK的频率就为点时钟的一半，因而，通过降低时钟频率可以进一步降低功耗。另外，由于高速电路操作是可能的，期望进一步提高分辨率，单个H驱动器就可以处理这些，不需要设置多个并行处理的H驱动器，因而，可以不增加接口的端子数目或者不执行并行处理就能实现高分辨率显示装置。
(移位寄存器31的具体实例)图13是显示移位寄存器31的具体电路配置的方框图。这里，为了简化附图，只示出第n级的传送级31n和第n+1级的另一个传送级31n+1级。然而，其它传送级也有十分相同的配置。而且，为了说明具体配置，作为例子，只对第n级的传送级31n作了说明。
参见图13，开关51连接在时钟线51和第n级的传送级31n之间。在时钟选择控制电路(在下文说明)的控制下，开关53执行通(接通)/断(断开)操作，从而把由时钟线51向其发送的水平传送时钟HCK选择性地提供给第n级传送级31n。
第n级的传送级31n包括锁存电路54，用于锁存通过开关53选择性地向其提供的水平传送时钟HCK；缓冲电路55，用于把锁存电路54的锁存脉冲提供给下一级的采样锁存电路32U；以及时钟选择控制电路，例如，“或”电路，用于根据前一级的锁存脉冲Ain和本级的锁存脉冲Aout把开关56控制在通和断之间。
现在参考图14的时序图，说明具有上述配置的移位寄存器31的电路操作。
当从前一级(第n-1级)传送级输入锁存脉冲Ain时，锁存脉冲Ain通过“或”电路56并提供给开关53以便使开关53执行接通操作。因此，由时钟线51发送的水平传送时钟HCK通过开关53提供给第n级传送级31n并由锁存电路54锁存。
在锁存脉冲Ain消失后，本级的锁存电路54的锁存脉冲Aout通过“或”电路56提供给开关53使开关53保持接通状态。然后，当本级锁存脉冲Aout也消失后，开关53切换到断开状态。应当指出，正如从图14的时序图可以明显看到的，在水平传送时钟HCK和每一级的锁存脉冲Aout或Bout之间出现一些延迟(Δt)，所述延迟对应于水平传送时钟HCK通过开关53锁存电路54所需要的时间。
开关53连接在用于传送单相位水平传送时钟HCK的时钟线51和移位寄存器31的每一个传送级之间，并且仅仅在需要水平传送时钟HCK的传送级中，开关53才以这种方式执行接通操作，由于仅仅在需要的时候时钟线51才有选择地连接到各个传送级，所以可以进一步减小每一个传送级的时钟线51的布线电容。因此，可以实现移位寄存器31的更高速的电路操作并进一步降低功耗。
应当指出，由于第n级的传送级31n锁存水平传送时钟HCK的正脉冲，所以其锁存电路的锁存输出直接产生锁存脉冲Aout，但是，由于下一个传送级31n+1锁存水平传送时钟HCK的负脉冲，所以其锁存电路的锁存脉冲被倒相电路57作极性倒置、产生锁存脉冲Bout。同样，在本电路实例中，将点时钟一分为二得到的时钟作为单相位水平传送时钟HCK。
另外，虽然在本电路实例中以每一个传送级由锁存电路和时钟选择控制电路构成作为例子描述了移位寄存器，但是，使用时钟控制的倒相器代替锁存电路来构成每一个传送级也是可能的。然而，在锁存电路通常具有两个倒相器并行并且以彼此相反的方向连接的电路配置的时候，由于这样配置所述定时倒相器、使得切换晶体管布置在锁存电路的电源侧/地线侧，所以前者的电路配置具有以下优点由于其晶体管数目较少而能够实现更高速的电路。
应当指出，虽然在本实施例中以本发明用于液晶显示装置、其中H驱动器13只设置在相对于显示区部分12的上侧作为例子进行了描述，但是，本发明也可以用于另一种液晶显示装置，其中，类似于第一和第二实施例中那样，H驱动器13U和13D设置在相对于显示区部分12的上侧和下侧。图15显示了该情况下的配置示例。
这样，采取所述配置、其中、相对于显示区部分12设置一对上侧和下侧H驱动器13U和13D，它具有能够压缩通常的边框(frame)区域的优点。这是因为，由于边框(frame)区域是基本的要求，这里，需要彼此相等的电路区域的各H驱动器被分立地设置在相对的两侧，这比将这些H驱动器只设置在一侧能够更有效地利用所要求的最小边框面积，因此，可以压缩相对的两侧的边框区域的总面积。
另外，由于可以将显示区部分12的数据线...，22m-2，22m-1，22m，22m+1，...的驱动分配给一对H驱动器13U和13D，因此可以压低包含在H驱动器13U和13D中的移位寄存器31U和31D的传送频率，这就允许扩大操作范围和处理高分辨率显示单元。
这里，在所述一对H驱动器13U和13D中，移位寄存器31U和31D设置在相对于显示区部分12的最外侧、并且传送两种水平传送时钟HCK1和HCK2的时钟线51U和51D被设置在更外侧。两种水平传送时钟HCK1和HCK2都是单相位时钟，并且由于它们是通过定时信号产生电路15将点时钟一分为四产生的、而H驱动器13U和13D交替地驱动数据线...，22m-2，22m-1，22m，22m+1，...，所以它们具有这样一种关系一个时钟的相位相对于另一个相移90度。
图16图解说明点时钟、数据信号、两个水平传送时钟CHK1和CHK2、起动脉冲HST1和HST2、移位寄存器1(31U)的第一、第二和第三级的输出脉冲以及移位寄存器2(31D)的第一、第二和第三级的输出脉冲的时序。
如上所述，在具有所述配置的有源矩阵型液晶显示装置中、其中、H驱动器13U和13D成对设置在显示区部分12的上侧和下侧、在那里、移位寄存器31U和31D被设置在相对于显示区部分12的最外侧、而用于传送两个不同水平传送时钟HCK1和HCK2的时钟线51U和51D被布线在移位寄存器31U和31D的更外侧，实现了以下操作和效果。具体地说，由于H驱动器13U和13D成对地设置，所以移位寄存器31U和31D的传送频率可以降低。此外，由于时钟线51U和51D的布线电容可以如上所述降低，就可以期望提高水平传送时钟HCK1和HCK2的频率，并能够降低功耗。
应当指出，虽然在本实施例中以下面的情况作为实例进行了描述H驱动器13、13U和13D具有由以下部件构成的数字接口驱动配置移位寄存器、采样锁存电路、行排序锁存电路以及D/A转换电路，但是，类似地，本发明也能适用于采用由移位寄存器和模拟采样电路构成的模拟接口驱动配置的场合。
顺便说说，作为有源矩阵型液晶显示装置的驱动方法之一，已知一种通用的反向驱动方法。这里，所述通用的反向驱动方法是这样一种驱动方法，其中，加到每一个像素的液晶元件的、所述各像素共同的对电极上的对电极电压(公用电压)Vcom在每一个1H(H是水平扫描周期)期间倒相。这里，所述通用的反向驱动方法与例如1H反向驱动方法一起使用，在所述1H反向驱动方法中，加到每一个像素的图像信号的极性在每一个1H期间倒相，由于在每一个1H期间、对电极电压Vcom的极性也和1H期间图像信号的反向极性一起倒相，所以可以降低水平驱动系统(H驱动器13U和13D)的电源电压。
所述对电极电压Vcom由对电极电压产生电路17(参见图1)产生。传统上，对电极电压产生电路17是在分开的芯片上利用单晶硅IC构成或在印刷电路版上由与在其上形成了显示区部分12的玻璃基片11分开的分立部件构成的。
然而，如果对电极电压产生电路17形成在分开的芯片或印刷电路版上，那么，由于该装置的部件数目增加以及它们必须通过不同的工艺过程彼此单独地制成，这阻碍了装置的微型化和降低成本。从刚刚说明的这种观点出发，本发明采用的配置是类似于H驱动器13U和13D及V驱动器14，将对电极电压产生电路17集成在与显示区部分12的相同的玻璃基片11上。
(对电极电压产生电路的配置实例)图17是显示对电极电压产生电路17配置实例的方框图。根据本实例的对电极电压产生电路17包括开关电路61，用于在固定的周期中切换正侧电源电压VCC和负侧电源电压VSS、以便输出其中的一个；以及DC电平转换电路62，用于所述开关电路61的输出电压VA的DC电平并将得到的电压作为对电极电压Vcom输出。
开关电路61包括接收正侧电源电压VCC作为其输入的开关SW1和接收负侧电源电压VSS作为其输入的另一个开关SW2。利用彼此相位相反的控制脉冲φ1和φ2切换开关SW1和SW2、以便在固定周期中、例如在1H周期中有交替地输出正侧电源电压VCC和负侧电源电压VSS。因此，从开关电路61输出幅度为VSS或VCC的电压VA。
DC电平转换电路62对开关电路61的幅度为VSS或VCC的输出电压VA进行电平转换、例如转换成幅度为VSS-ΔV或VCC-ΔV的DC电压并将该DC电压作为对电极电压Vcom输出。把在1H周期中极性反转的对电极电压Vcom提供给图2的公用线27、以便实行通用反向驱动。图18图解说明控制脉冲φ1和φ2、输出电压VA和对电极电压Vcom的时序。应当指出，在控制脉冲φ1和φ2与输出电压VA之间出现一些延迟(Δt)。
DC电平转换电路62可以以各种不同的电路配置构成。图19中示出它们中的一种特定的配置实例。根据本实例的DC电平转换电路62具有简单的配置，它包括电容器621，用于清除从开关电路61提供的电压VA的DC分量；以及DC电压产生电路622，用于产生提供给通过电容器621的电压VA的预定的DC电压。
在包括利用电容器621的DC电平转换电路62的对电极电压产生电路17象上述那样与显示区部分12集成在同一玻璃基片11上的情况下，由于电容器621需要大的面积，因此，如果不将电容器621与显示区部分12集成在一起而是将其作为一个分立部件构成，那么，这在大多数情况下都是有利的。因此，只有电容器621应该形成在玻璃基片11外面，而其它电路元件、即开关电路61和DC电压产生电路622都与显示区部分12集成在同一玻璃基片11上。
在这种情况下，由于TFT用作显示区部分12的像素晶体管，所以所述TFT也应该用作组成对电极电压产生电路17的开关电路61的晶体管。由于近年来性能的改进和功耗的降低、集成TFT成为轻而易举的事，因此，如果对电极电压产生电路17、具体地说至少是对电极电压产生电路17的晶体管电路可以使用同一工艺过程与显示区部分12一起形成在玻璃基片11上的话，那么，可以通过简化生产过程而降低成本并且通过集成化而减小厚度并实现小型化。
图20至图24示出DC电压产生电路622的五个具体电路实例。图20中示出的电路实例是这样配置的、使得串联连接在正侧电源VCC和负侧电源VSS(在本例中地电位)之间的分压电阻器R11和R12用于在它们之间的结点获得分电压，并且将该分电压用作所述DC电平。图21中示出的电路实例是这样配置的、使得可变电阻器VR连接在分压电阻R11和R12之间、以便通过可变电阻器VR调节所述DC电平。图22中示出的电路实例是这样配置的、使得它包括电阻R13和DC电源623并把取决于该DC电源623的电压作为所述DC电平。如果以可变电压电源的形式形成该DC电源623，那么，就能够调节所述DC电平。
图23中示出的电路实例是这样配置的、使得它使用D/A转换电路624代替图22的DC电源623。在本电路实例的情况下，数字DC电压整定数据被输入到D/A转换电路624以确定所述DC电平。这样，可以利用数字信号来调整该DC电平。图24中示出的电路实例是这样配置的、使得它除图23的配置外还包括用于存储DC电压整定数据的存储器625。在所述电路配置的情况下，即使没有重复输入所述DC电压整定数据，也可以确定所述DC电平。
在上述对电极电压产生电路17中，在参考电压选择型D/A转换电路用作H驱动器的13U和13D的D/A转换电路34U和34D的情况下，有可能把输出电压VA或由对电极电压产生电路17产生的对电极电压Vcom本身作为参考电压之一，即，用作白信号或黑信号的参考电压。
(参考电压选择型D/A转换电路的配置实例)下面说明参考电压选择型D/A转换电路28U和28D。图25是显示参考电压选择型D/A转换电路28U和28D的单元电路配置实例的电路图。这里把其中输入的数字图像数据是例如3-比特(b2，b1，b0)数据的情况作为例子来说明所述配置，并为所述3比特图像数据准备8(＝23)个参考电压V0至V7。为显示区部分12的每一个数据线...，22m-2，22m-1，22m，22m+1，...逐一地设置单元电路。
图26中示出用于产生这种参考电压V0至V7的参考电压产生电路的通用配置实例。根据本配置实例的参考电压产生电路包括两个开关电路63和64，用于在固定周期中切换具有彼此相反的相位的正侧电源电压VCC和负侧电源电压VSS；以及n+1个电阻器R0至Rn，它们串联连接在开关电路63和64输出端子之间。因此，参考电压产生电路借助电阻R0至Rn将电压VCC-VSS这样分压、以便从各电阻之间的公共结点导出n个参考电压V0至Vn-1，并通过缓冲电路65-1至65-n输出所述参考电压。
在具有上述配置的参考电压产生电路中，缓冲电路65-1至65-n具有阻抗变换功能。它们防止在上和下H驱动器13U和13D的之间出现写入性能分散，在把本参考电压产生电路形成在与玻璃基片11分开的基片上、使得参考电压发送到玻璃基片11上的D/A转换电路的情况下，由于从参考电压产生电路至D/A转换电路34U和34D的布线线路长度很长，所以布线线路的阻抗变得很大。
另一方面，在根据本实施例的有源矩阵型液晶显示装置上，由于参考电压产生电路18与H驱动器13U和13D一起集成在同一玻璃基片11上，所以可以把参考电压产生电路18和H驱动器13U和13D之间的布线线路长度设置得很短。具体地说，如图27所示，在集成参考电压产生电路18的时候，在把参考电压产生电路18设置在显示区部分12的垂直方向上的大致中间位置、即设置在与H驱动器13U和13D的上侧和下侧距离基本上相等的位置的情况下，可以把到H驱动器13U和13D的布线线路长度设置为彼此基本上相等。
因此，当配置参考电压产生电路18时，就不需要图26所示的公共电路实例中使用的缓冲电路65-1至65-n，如从图28电路图看到的那样。更详细地说，正如从图28所示的电路配置明显看到的，从电阻器R0至Rn的公共结点上得到的n个参考电压V0至Vn-1可以直接提供给上侧和下侧H驱动器13U和13D。这样，由于可以省去缓冲电路65-1至65-n，所以可以简化参考电压产生电路18的电路配置。
应当指出，在图28中，类似于图26的元件用类似的参考字符表示。而且，在图28中，形成开关电路63和64的开关SW3至SW6由例如晶体管构成。在图29中，图解说明控制脉冲φ1和φ2、上侧和下侧限制电压VA和VB以及参考电压V0和Vn-1的波形。
在开关电路63和64中，利用控制脉冲φ1来切换开关SW3和SW6，而利用具有与控制脉冲φ1相反相位的控制脉冲φ2来切换开关SW4和SW5。为什么在固定周期中、例如在1H周期中利用彼此相位相反的控制脉冲来切换正侧电源电压VCC和负侧电源电压VSS，其理由在于期望对液晶进行AC驱动(在本例中为1H反向驱动)以便防止液晶的退化。
另外，在集成所述参考电压产生电路18时，由于TFT用作显示区部分12的像素晶体管，如果TFT也用作构成参考电压产生电路18的开关电路63和64的晶体管、并且至少参考电压产生电路18的晶体管电路与显示区部分12一起形成在玻璃基片11上，那么，参考电压产生电路18能容易地以低成本生产。此外，通过使用与用于显示区部分12的像素晶体管一样的TFT的相同工艺过程，将参考电压产生电路18，具体地说，至少参考电压产生电路18的晶体管电路集成在玻璃基片11上，可以通过简化生产过程来降低成本，并且可以通过提高集成化来减小厚度和实现小型化。
在具有上述配置的参考电压产生电路中，开关电路63的输出电压VA用作正常白电平条件下白信号的参考电压V7，而开关电路64的输出电压VB用作正常白电平条件下黑信号的参考电压V0。而且，如果黑信号的参考电压V0和白信号的参考电压V7之间的差信号由分压电阻R1至R7分压，那么，就会产生半色调参考电压V1至V6。对于正常的黑电平条件，输出电压VA用作黑信号的参考电压V7而输出电压VB用作为白信号的参考电压V0。
在所述有源矩阵型液晶显示装置中，其中，包括具有上述配置的参考电压产生电路的参考电压选择型D/A转换电路被用作H驱动器13U和13D的D/A转换电路34U和34D，由对电极电压产生电路17产生的输出电压VA可以用作从参考电压产生电路18加到D/A转换电路34U和34D的各参考电压之一，如图30所示。
更准确地说，如上所述，准备由参考电压选择型D/A转换电路使用的正常白电平条件下白信号的参考电压(或者正常黑电平条件下黑信号的参考电压)是通过在固定周期中切换正电源电压VCC和负电源电压VSS而得到的电压。在对电极电压产生电路17中，通过在同一周期中并且以相同的相位切换正侧电源电压VCC和负侧电源电压VSS来获得输出电压VA、并可以将其用作白信号的参考电压(或者黑信号的参考电压)。
在把由对电极电压产生电路17产生的输出电压VA用作准备从参考电压产生电路18加到D/A转换电路34U和34D的各参考电压之一的情况下，由于参考电压产生电路18的一些功能可以由对电极电压产生电路17代替，所以，图28所示的参考电压产生电路的开关电路63就可以省略。因此，由于能够极大地压缩电路规模，所以可以实现本液晶显示装置的进一步微型化和成本的降低。虽然在本实例中说明了将输出电压VA用作白信号的参考电压(或者黑信号的参考电压)，但是，也有可能将对电极电压VCOM本身用作白信号的参考电压(或者黑信号的参考电压)。
顺便说说，在有源矩阵型显示装置中，其中多晶硅TFT用作像素的开关元件，存在一种趋势，如上所述，使用多晶硅TFT的驱动电路与显示区部分12集成在同一玻璃基片11上。照这样集成的使用多晶硅TFT的驱动电路的有源矩阵型显示装置非常有希望成为一种微型化、高清晰度和高可靠性技术。由于与非晶硅TFT比较时多晶硅TFT具有高两位数字的迁移率，所以，它允许在与显示区部分同一基片上集成驱动电路。
同时，由于与单晶硅晶体管比较时多晶硅TFT的迁移率较低、阈电压Vth较高并且阈电压Vth的分散较大，因此，它存在以下问题不能用于构成高速运行电路或者使用低电压的电路。由于阈电压Vth变化大使它难于具体构成要求具有相同特性的晶体管对的差分电路，这给电路设计带来了很大问题。
阈电压Vth的分散与TFT的背面栅极电位有较高阻抗有关。更详细地说，由于传统的TFT具有底栅极结构和顶栅极结构之一作为其栅极结构，晶体管的背面栅极展现了较高的阻抗并使得阈电压Vth的分散大。因此，使用刚刚说明的具有这种特性的TFT生产低电压电路或者小信号电路是非常困难的。
同时，建议了一种结构，其中，在晶体管的背面栅极一侧设置栅极并将其连接到前栅极，即如图31所示的结构、其中，在源区71和漏区72之间沟道区73的相对的两侧设置一对栅极、即前栅极74和背面栅极75，并通过接触区72将它们彼此连接(所述结构以下称作双栅极结构)。双栅极结构的TFT具有以下优点可以将其阈电压Vth的分散压缩到很小。
然而，正如从图31明显看到的，在所述双栅极结构的TFT的情况下，由于需要设置包括用于把栅极对74和75相互连接的接触部分76的接触区，所以装置的配置所需要的区域很大。因此，用于产生驱动电路的双栅极结构的TFT要求很大的电路区域，因而显示装置的边框(显示区部分12的外围区域)变得很大。
这里，在图1所示的显示装置中，H驱动器13U和13D、V驱动器14以及定时信号产生电路15都是处理小幅度信号的电路。应当指出，虽然图1没有显示，但是从基片外部提供的时钟I/F电路和读取主时钟MCK的同步信号I/F电路、水平同步信号电路HD及垂直同步信号电路VD都设置在定时信号产生电路15的输入级。同样，I/F电路也是处理小幅度信号的电路。另外，CPU的I/F电路等等也作为处理小幅度信号电路列出。如上所述，这种处理小幅度信号电路都是需要使晶体管阈电压Vth的分散最小的电路。
另一方面，电源电路16、对电极电压产生电路17及参考电压产生电路18都是处理电源电压的电路。如上所述，这种处理电源电压的电路都是需要尽可能高地提升晶体管的电流容量的电路。
这样，在根据本实施例的有源矩阵型液晶显示装置中，至少一个处理这种小幅度信号的电路或者处理这种电源电压的电路，或者一些处理这种小幅度信号的电路或一些处理这种电源电压的电路是用双栅极结构的TFT制造的，而其它电路则使用顶栅极结构或底栅极结构制造。
由于双栅极结构的TFT具有阈电压Vth分散小的超级特性，所以用双栅极TFT构成的晶体管电路提高了可靠性，因而，双栅极结构的TFT用于制造处理小幅度信号的电路，特别是成对运行的晶体管电路(即包括一对性能基本相同的晶体管)，例如差分电路或电流反射镜电路，十分有用。
然而，双栅极结构的TFT需要设置用于将前栅极和后栅极相互连接的接触区因而需要形成所述元件的大区域。因此，如果双栅极TFT用于制造所有电路，那么，电路尺寸很大。因此，在处理小幅度信号的电路中，所需要的电路中最少数目的电路、例如包括成对运行的晶体管电路都用双栅极TFT制造，而其它电路则是用要求区域很小的顶栅极结构或底栅极结构制造。这就能够产生阈电压Vth分散小并具有高可靠性的电路规模小的电路。
另外，由于双栅极结构的TFT等效于用较大尺寸形成的晶体管、虽然它具有较小的平面区域并具有高电流容量的优点，所以，在用双栅极TFT来形成处理电源电压的电路时，可以提高电路的电流容量。然而，与上述情况类似，如果双栅极TFT用于形成所有电路，那么，由于电路尺寸很大，所以，利用双栅极TFT来制造所需要的最小数目的电路，而其它电路用顶栅极结构或底栅极结构的TFT制造。因而，可以在不使电路规模很大的情况下来产生具有高电流容量的电路。
这里，参考图32至34来描述底栅极结构的TFT、顶栅极结构的TFT和双栅极结构的TFT的具体结构。图32显示底栅极结构的TFT的部分结构，图33显示顶栅极结构的TFT部分结构，而图34显示双栅极结构的TFT的部分结构。
首先，如图32所示，在底栅极结构TFT中，栅极82被形成在玻璃基片81上，沟道区(多晶硅层)84与插入其中的栅极绝缘膜83形成在栅极82上，而层间绝缘膜85形成在沟道区84上。源极区86和漏极区87形成在栅极82两侧的栅极绝缘膜83上，源极88和漏极89分别连接到区域86和87，同时，在源极88和漏极89之间插有层间绝缘膜85。而且，绝缘膜90形成在源极88和漏极89上。
同时，如图33所示，在顶栅极结构TFT中，沟道区(多晶硅层)92形成在玻璃基片91上，而栅极94与插入其中的栅极绝缘膜93形成在沟道区92上，而层间绝缘膜95形成在栅极94上。而且，源极区96和漏极区97形成在沟道区92两侧的玻璃基片91上，源极98和漏极99分别形成在区域96和97中，同时在源极98和漏极99之间插入层间绝缘膜95。而且，绝缘膜100形成在源极98和漏极99上。
最后，如图34所示，在双栅极结构的TFT中，前栅极102形成在玻璃基片101上，沟道区(多晶硅层)104与插入其中的栅极绝缘膜103形成在前栅极102上，而层间绝缘膜105形成在沟道区104上。而且，后栅极106与沟道区104和插入其中的层间绝缘膜105形成在前栅极102上。源极区107和漏极区108形成在前栅极102两侧的栅极绝缘膜103上，而源极109和漏极110分别连接到区域107和108，同时，在源极109和漏极110之间插入层间绝缘膜105。此外，绝缘膜111形成在源极109和漏极110上。
(采样锁存电路的配置实例)这里，作为处理小幅度信号电路的具体例子，可以使用采样锁存电路(与图3的采样锁存电路32U和32D对应)，该采样锁存电路例如可以使用差分电路。图35是采样锁存电路的配置的具体实例的电路图。
根据本实例的采样锁存电路具有比较器配置，其中包括其栅极和漏极单独连接在一起的N沟道MOS晶体管Qn11和P沟道MOS晶体管Qp11的CMOS倒相器121和另一个包括其栅极和漏极单独连接在一起的N沟道MOS晶体管Qn12和P沟道MOS晶体管Qp12的CMOS倒相器122并联连接。
这里，所述CMOS倒相器121的输入端(MOS晶体管Qn11和Qp11的栅极公共结点)和所述CMOS倒相器122的输出端(MOS晶体管Qn12和Qp12的漏极公共结点)相互连接。而且，CMOS倒相器122的输入端(MOS晶体管Qn11和Qp11的栅极公共结点)和CMOS倒相器121的输出端(MOS晶体管Qn12和Qp12的漏极公共结点)相互连接在一起。
另外，数据信号从信号源123通过开关SW7输入到CMOS倒相器121的输入端，而来自电压源124的比较电压通过开关SW8加到CMOS倒相器122的输入端。CMOS倒相器121和122电源一侧的公共结点通过开关SW3与电源VDD连接。开关SW7和SW8用采样脉冲(由图3中的移位寄存器31U和31D提供)直接控制切换，而开关SW9用通过倒相器145的采样脉冲的倒相脉冲控制切换。
在CMOS倒相器121的栅极结点上(即在结点A上)的电位，由倒相器126倒相并提供给下一级中的排序锁存电路(与图3中的行排序锁存电路33U或33D对应)。在CMOS倒相器122的栅极公共结点上(即在结点B上)的电位，由另一个倒相器127倒相并提供给下一级的排序锁存电路。
在上述配置的采样锁存电路中，CMOS倒相器121和CMOS倒相器122用差分电路构成比较器。因此，N沟道MOS晶体管Qn11和N沟道MOS晶体管Qn12成对运行，并且P沟道MOS晶体管Qp11和P沟道MOS晶体管Qp12成对运行.
这样，在晶体管成对运行的晶体管电路中，例如差分电路，需要使用特性相同的晶体管作所述晶体管对。因此，在使用具有差分电路配置的比较器的采样锁存电路中，CMOS倒相器121的MOS晶体管Qn11和Qp11及CMOS倒相器122的MOS晶体管Qn12和Qp12都用阈电压Vth分散小的双栅极结构的TFT配置，电路的可靠性可以提高并可以实现稳定运行。
应当指出，虽然在本实例中这样配置采样锁存电路、使得CMOS倒相器121的MOS晶体管Qn11和Qp11和CMOS倒相器122的MOS晶体管Qn12和Qp12都用双栅极结构的TFT形成，但是，双栅极结构TFT的应用不局限于此，而将双栅极结构的TFT用作开关SW7和SW8的晶体管，可以提高电路的可靠性并可实现稳定运行。
作为处理电源电压的电路的具体实例、即电源电路16、对电极电压产生电路17和参考电压产生电路18，可以使用上述配置。
虽然把采样锁存电路32U和32D列为处理小幅度信号的电路实例，而把电源电路16、对电极电压产生电路17和参考电压产生电路18列为处理上述电源电压的电路实例，但是，它们仅仅是一些例子，自然还有其它电路可以列为用双栅极结构的TFT形成的电路对象。
如上所述，在多晶硅TFT有源矩阵型和驱动电路集成型液晶显示装置中，至少这些处理小幅度信号电路或那些处理电源电压的电路中的一个、或者这些处理小幅度信号电路或这些处理电源电压电路中的一些都是用双栅极结构的TFT形成的，而其它电路都是用顶栅极结构或底栅极结构的TFT形成的，也可以形成具有高可靠性的电路或具有增大电流容量、降低阈电压Vth分散的电路。
此外，由于这些处理小幅度信号的电路和这些处理电源电压的电路都可以与显示区部分12一起集成在同一基片上，这就能减少了接口的端子数目，因而可以实现微型化和降低成本，压缩IC端子数目和噪音。除此之外，双栅极结构的TFT和的顶栅极结构或/和底栅极结构的TFT两者都可以使用，电路的尺寸也可以压缩。所以，可以实现窄边框驱动电路集成型显示装置。
应当指出，虽然在根据本发明的显示装置中，定时信号产生电路15、电源电路16、对电极电压产生电路17和参考电压产生电路18都被列为外围电路，与显示区部分12集成在同一玻璃基片11上，但是，除了它们之外，可以列出的其它外围电路有CPU接口电路131、图像存储电路132、光学传感器电路133及光源驱动电路134。
这里，CPU接口电路131是用于从外部CPU输入数据和输出数据到外部CPU的电路。图像存储电路132是用于存储从外部通过CPU接口电路131输入的图像数据、例如静止图像数据的电路。光学传感器电路133是用于检测外部光照强度、例如其中使用本液晶显示装置的环境的亮度并将检测信息提供给光源驱动电路134的传感器。光源驱动电路134是用于驱动为显示区部分12照明的后照光或前照光、并根据光学传感器电路133提供的外部光照的强度信息调整光源亮度的电路。
同样，在这样的外围电路131至134与显示区部分12集成在同一玻璃基片11上的情况下，如果构成上述电路的所有电路元件或者至少是有源元件(或者有源/无源元件)都形成在玻璃基片11上，就可以实现装置的微型化并降低其成本。
应当指出，虽然在上述实施例中以把本发明运用于有源矩阵型液晶显示装置的情况作为例子进行说明，但是，本发明并不局限于此，而是可以类似地运用于其它有源矩阵型显示装置，例如，场致发光(EL)显示装置，其中，EL元件用作每一个像素的电-光元件。
另外，根据上述实施例的有源矩阵型显示装置被用作OA设备的显示部分，例如，个人计算机或字处理器或者电视接收机等的显示部分并还适合用作便携式终端的输出显示部分，例如，便携式电话机或PDA，并正在继续进行装置主体的微型化和密集化。
图37是显示便携式终端配置外形的外观视图，例如，本发明用于其中的便携式电话机。
这样配置根据本实例的便携式电话机、使得扬声器部分142、输出显示部分143、操作部分144和话筒部分145从上边依次设置在装置外壳141的前面。在具有象刚刚说明的配置的便携式电话机中，例如，将液晶显示装置用作输出显示部分143，并且与这种液晶显示装置一样，可以使用根据上述各实施例中任何一个的有源矩阵型液晶显示装置。
在例如便携式电话机的便携式终端中，根据上述各实施例中任何一个，有源矩阵型液晶显示装置以这种方式用作输出显示部分143，在这种情况下，可以简化包括在液晶显示装置中的定时信号电路的电路配置并可实现微型化、降低成本和减小功耗。而且，由于液晶显示装置具有窄的边框、分支电路具有优良的性能特征，因此可以实现装置主体的微型化、降低成本、减小功耗并改善性能。
工业适用范围如上所述，根据本发明，由于定时信号产生电路、包括该定时信号产生电路的有源矩阵型显示装置或者其中用该显示装置作为显示部分的便携式终端是这样配置的、使得由垂直驱动电路和水平驱动电路中至少一个使用的定时信号是根据由该垂直驱动电路和该水平驱动电路中至少一个产生的时间信息形成的，所以，所述垂直驱动电路和所述水平驱动电路中至少一个的一部分的电路配置、可以按照该部分共同用于产生定时信号的量来简化，因而，可以实现装置的微型化、降低成本和减小功耗。
权利要求
1.一种显示装置，其中，显示区部分、垂直驱动电路和水平驱动电路集成在同一基片上，所述显示区部分中的各自具有电光元件的像素成排列行和列，所述垂直驱动电路用于以行为单位选择所述显示区部分的所述像素，而所述水平驱动电路用于将图像信号提供给由所述垂直驱动电路选中行的每一个像素，其特征在于构成所述水平驱动电路的移位寄存器设置在相对于所述显示区部分的最外侧，而用于将单相位传送时钟发送给所述移位寄存器的传送级的时钟线布线在所述移位寄存器的更外侧。
2.如权利要求1所述的显示装置，其特征在于在所述移位寄存器的每一个所述传送级和用于有选择地将所述单相位传送时钟提供给所述移位寄存器的传送级的所述时钟线之间插入开关。
3.如权利要求2所述的显示装置，其特征在于所述移位寄存器的每一个所述传送级包括锁存电路，用于锁存通过所述相应的开关向其提供的所述单相位传送时钟；以及时钟选择控制电路，用于根据前一个传送级的锁存输出和所述传送级本身的锁存输出控制所述开关。
4.如权利要求1所述的有源矩阵型显示装置，其特征在于用于将点时钟一分为二而产生所述单相位传送时钟的时钟产生电路设置在所述同一基片上。
5.如权利要求1所述的显示装置，其特征在于沿所述显示区部分的两侧设置一对所述水平驱动电路。
6.如权利要求5所述的显示装置，其特征在于在所述一对水平驱动电路中，所述移位寄存器根据彼此具有90度相位差的两种不同传送时钟运行。
7.如权利要求6所述的显示装置，其特征在于用于将点时钟一分为四而产生所述两种不同的传送时钟的所述时钟产生电路设置在所述同一基片上。
8.如权利要求1所述的显示装置，其特征在于所述电光元件是液晶元件。
9.如权利要求1所述的显示装置，其特征在于所述电光元件是场致发光元件。
10.一种显示装置，其特征在于包括显示区部分，其中，各自包括液晶元件的像素排列成行和列；对电极电压产生电路，用于产生准备加到所述液晶元件的所述各像素共用的对电极上的对电极电压；垂直驱动电路，用于以行为单位选择所述显示区部分的所述像素；以及水平驱动电路，用于将图像信号提供给由所述垂直驱动电路选中行的每一个像素，并且至少所述对电极电压产生电路的一些电路元件与所述显示区部分一起、使用同一工艺过程形成在同一基片上。
11.如权利要求10所述的显示装置，其特征在于所述垂直驱动电路和所述水平驱动电路与所述显示区一起，使用同一工艺过程形成在所述同一基片上。
12.如权利要求11所述的显示装置，其特征在于至少所述对电极电压产生电路的一些电路元件设置在所述基片的、其上未设置所述水平驱动电路的一侧。
13.如权利要求10所述的显示装置，其特征在于所述对电极电压产生电路包括开关电路，用于在固定的周期内切换并输出正电源电压和负电源电压；以及电平转换电路，用于转换所述开关电路的输出电压的DC电平并将得到的电压作为所述对电极电压输出。
14.如权利要求13所述的显示装置，其特征在于所述电平转换电路能够调节其转换电平。
15.如权利要求13所述的显示装置，其特征在于所述开关电路与所述显示区部分一起使用同一工艺过程形成在所述同一基片上，并且所述电平转换电路的一些电路元件形成在所述基片的外侧。
16.如权利要求13所述的显示装置，其特征在于所述电平转换电路包括电容器，用于消除所述开关电路的所述输出电压的DC分量；以及DC电压产生电路，用于产生预定的DC电压，所述预定的DC电压准备提供给所述开关电路的已经通过所述电容器的所述输出电压。
17.如权利要求16所述的显示装置，其特征在于所述电平转换电路的所述电容器形成在所述基片的所述外侧，并且所有剩余电路元件与所述显示区部分一起使用同一工艺过程形成在所述同一基片上。
18.如权利要求13所述的显示装置，其特征在于所述水平驱动电路包括参考电压选择型D/A转换电路组成，用于从多个参考电压中选择与输入其上的数字图像数据对应的参考电压并将所述选择的参考电压作为模拟图像信号输出，以及所述多个参考电压中，所述对电极电压产生电路的所述开关电路的输出电压或者所述电平转换电路的输出电压用作白信号或黑信号的参考信号。
19.一种显示装置，其特征在于包括显示区部分，其中，各自具有电光元件的像素排列成行和列；垂直驱动电路，用于以行为单位选择所述显示区部分的所述像素；参考电压产生电路，用于产生多个参考电压；参考电压选择型D/A转换电路，用于从所述多个参考电压中选择与数字数据对应的参考电压；以及水平驱动电路，用于将由所述D/A转换电路选择的参考电压作为图像信号提供给由所述垂直驱动电路选中的所述行的每一个像素，以及所述参考电压产生电路与所述显示部分、所述垂直驱动电路和所述水平驱动电路一起使用同一工艺过程形成在所述同一基片上。
20.如权利要求19所述的显示装置，其特征在于在所述显示区部分的每一个所述像素中，用于驱动所述电光元件的有源元件由薄膜晶体管构成，并且所述垂直驱动电路、所述水平驱动电路和所述参考电压产生电路都用薄膜晶体管构成。
21.如权利要求19所述的显示装置，其特征在于所述参考电压产生电路设置在所述基片的、其上未设置所述水平驱动电路的一侧。
22.如权利要求19所述的显示装置，其特征在于在所述显示区部分的上侧和下侧设置一对所述水平驱动电路，而所述参考电压产生电路单独设置在距所述一对水平驱动电路基本上相等的距离的位置上。
23.如权利要求19所述的显示装置，其特征在于所述电光元件是液晶元件。
24.如权利要求19所述的显示装置，其特征在于所述电光元件是场致发光元件。
25.一种显示装置，其特征在于包括显示区部分，其中，各自具有电光元件的像素排列成行和列；垂直驱动电路，用于以行为单位选择所述显示区部分的所述像素；参考电压产生电路，用于产生多个参考电压；水平驱动电路，它包括参考电压选择型D/A转换电路，用于从所述多个参考电压中选择与数字数据对应的参考电压，所述水平驱动电路将由所述D/A转换电路选择的参考电压作为图像信号提供给由所述垂直驱动电路选中的所述行的每一个像素；定时信号产生电路，用于产生若干定时信号并将这些定时信号提供给所述显示装置的各分支电路；以及电源电压转换电路，用于将单个DC电压转换成多个具有彼此不同的电压值的不同DC电压且并将这些DC电压提供给所述显示装置的各分支电路，并且所述垂直驱动电路、所述参考电压产生电路、所述水平驱动电路、所述定时信号产生电路和所述电源电压转换电路都与所述显示区部分一起使用同一工艺过程形成在同一基片上。
26.如权利要求25所述的显示装置，其特征在于还包括存储图像数据的图像存储电路，所述图像存储器与所述显示区部分一起使用同一工艺过程形成在所述同一基片上。
27.如权利要求25所述的显示装置，其特征在于还包括用于通过它进行输入和输出数据的接口电路，所述接口电路与所述显示区部分一起使用同一工艺过程形成在所述同一基片上。
28.如权利要求25所述的显示装置，其特征在于还包括用于检测外部光强度的光学传感器电路，所述光学传感器电路与所述显示区部分一起使用同一工艺过程形成在所述同一基片上。
29.如权利要求25的有源矩阵型显示装置，其特征在于，所述光电元件是液晶元件。
30.如权利要求29所述的显示装置，其特征在于还包括用于产生加到所述液晶元件的对电极的电压的对电极电压产生电路，并且所述对电极电压产生电路与所述显示区部分延迟器使用同一工艺过程形成在所述同一基片上。
31.如权利要求25所述的显示装置，其特征在于所述电光元件是场致发光元件。
32.一种显示装置，其特征在于其中各自具有电光元件的像素排列成行和列的显示区部分与包括成对运行的晶体管的晶体管电路以集成的方式形成在同一基片上，并且所述晶体管电路由具有双栅极结构的各薄膜晶体管构成，每一个双栅极结构的一对栅极设置在沟道的两侧并且相互连接。
33.如权利要求32所述的显示装置，其特征在于还包括水平驱动电路，所述水平驱动电路与所述显示区部分一起形成在所述同一基片上并且包括用于对输入的图像数据进行顺序采样并锁存所述输入的图像数据的采样锁存电路，并且所述晶体管电路是构成所述采样锁存电路的差分电路。
34.如权利要求32所述的显示装置，其特征在于所述电光元件是液晶元件。
35.如权利要求32所述的显示装置，其特征在于所述电光元件是场致发光元件。
36.一种显示装置，其特征在于其中各自具有电光元件的像素排列成行和列的显示区部分与处理小幅度信号的第一电路及处理电源电压的第二电路一起以集成的方式形成在同一基片上，并且至少所述第一和第二电路之一由具有双栅极结构的各薄膜晶体管构成，每一个双栅极结构的一对栅极设置在沟道的两侧并且相互连接。
37.如权利要求36所述的显示装置，其特征在于所述第一电路是从外部提取数据信号、主时钟信号或同步信号的电路。
38.如权利要求36所述的显示装置，其特征在于还包括水平驱动电路，所述水平驱动电路与所述显示区部分一起形成在所述同一基片上并且包括用于对输入到该电路的图像数据进行顺序采样并锁存所述输入的图像数据的采样锁存电路，并且所述第一电路是构成所述采样锁存电路的差分电路。
39.如权利要求36所述的显示装置，其特征在于所述第二个电路是电源电压转换电路，用于将单个DC电压转换成多个具有彼此不同的电压值的DC电压。
40.如权利要求36所述的显示装置，其特征在于还包括水平驱动电路，它包括与所述显示区部分一起形成在所述同一基片上的采样锁存电路，后者用于对输入到该电路的图像数据进行顺序采样并锁存所述输入的图像数据；行排序锁存电路，用于对所述采样锁存电路的锁存数据进行行排序；以及参考电压选择型D/A转换电路，用于把由所述行排序锁存电路进行行排序后的数字图像数据转换成模拟图像信号，并且所述第二电路是参考电压产生电路，它产生所述参考电压选择型D/A转换电路使用的多个参考电压。
41.如权利要求36所述的显示装置，其特征在于所述电光元件是液晶元件。
42.如权利要求41所述的显示装置，其特征在于所述第二电路是对电极电压产生电路，它与所述显示区部分一起形成在所述同一基片上、用于产生加到所述液晶元件的对电极上的电压。
43.如权利要求36所述的显示装置，其特征在于所述电光元件是场致发光元件。
全文摘要
类似于H驱动器(13U)和V驱动器(14)，定时信号产生电路(15)以集成的方式与显示区部分(12)一起形成在同一玻璃基片(11)上，并且根据由H驱动器(13U)的移位寄存器(31U)和V驱动器(14)的移位寄存器(14A)产生的定时数据产生由H驱动器(13U)和V驱动器(14)使用的定时脉冲。从而，本发明提供一种定时信号产生电路，它有助于其中包括该定时信号产生电路的装置和有源矩阵型显示装置的微型化和成本的降低。
文档编号G02F1/133GK1755762SQ200510106408
公开日2006年4月5日 申请日期2001年12月6日 优先权日2000年12月6日
发明者仲岛义晴, 真城康人, 前川敏一 申请人:索尼公司