专利名称：具有较低偏移电压的运算放大器的制作方法
技术领域：
本发明涉及运算放大器，更具体地涉及不太受偏移电压影响的运算放大器。
背景技术：
常规上，运算放大器典型地由双极晶体管构成。但是，近年来，由于需要集成MOS(金属氧化物半导体)电路以及低功耗的需要，因此在许多情况下运算放大器也由MOS晶体管构成。为了使用MOS晶体管来构成运算放大器，由于MOS晶体管特有的模拟特性，因此采用与由双极晶体管构成的运算放大器不同的电路构造。作为由MOS晶体管构成的运算放大器的应用领域之一，其可以用于TFT_LCD(薄膜晶体管液晶显示器)驱动器LSI(大规模集成电路)。这种LCD驱动器LSI中包含多个用于γ补偿灰度(gradation)电压产生电路的电压跟随器的运算放大器。具体地，需要在多个运算放大器间的偏移电压很小的设备。这是因为，即便10mV的电压差都可以被人眼从TFT_LCD特征中识别为不同的灰度。因此，该领域需要MOS运算放大器具有非常小的偏移电压。
图1A和1B中的电路图显示了用于驱动传统的图像显示器的运算放大器的构造实例。日本公开专利申请(JP-A-Heisei 11-249623)中公开了这样的传统运算放大器。该传统运算放大器包括差动对的两个P沟道MOS晶体管MP11和MP12，恒定电流源I11，电流镜电路的N沟道MOS晶体管MN11和MN12，N沟道MOS晶体管MN13，恒定电流源I12，相位补偿电容器C11，断开型开关S11、S14、S16和S18，以及闭合型开关S12、S13、S15和S17。
差动对的一个P沟道晶体管MP11的漏极连接到N沟道MOS晶体管MN11的漏极。此外，形成差动对的另一个P沟道MOS晶体管MP12的漏极连接到N沟道MOS晶体管MN12的漏极。恒定电流源I11插入在正电源VDD与P沟道MOS晶体管MP11和MP12的连接在一起的源极之间并对该差动对加偏压。电流镜结构的N沟道MOS晶体管MN11和MN12用作差动对的有源负载，并将输入的差动信号转换为单端信号。N沟道MOS晶体管MN13在第二级形成放大电路。恒定电流源I12插入在正电源VDD和N沟道MOS晶体管MN13的漏极之间，并作为该N沟道MOS晶体管MN13的有源负载。相位补偿电容器C11连接在N沟道MOS晶体管MN13的栅极和漏极之间。
断开型开关S11连接在N沟道MOS晶体管MN11的栅极和漏极之间。闭合型开关S12连接在N沟道MOS晶体管MN12的栅极和漏极之间。闭合型开关S13连接在N沟道MOS晶体管MN11的漏极和N沟道MOS晶体管MN13的栅极之间。断开型开关S14连接在N沟道MOS晶体管MN12的漏极和N沟道MOS晶体管MN13的栅极之间。闭合型开关S15连接在输出端Vout和P沟道MOS晶体管MP12的栅极之间。断开型开关S16连接在输出端Vout和P沟道MOS晶体管MP11的栅极之间。闭合型开关S17连接在输入端Vin和P沟道MOS晶体管MP11的栅极之间。断开型开关S18连接在输入端Vin和P沟道MOS晶体管MP12的栅极之间。
这些开关S11到S18全部联动并受控，并为每帧而切换。图1A显示了奇数帧情况下的状态，图1B显示了偶数帧情况下的状态。在图1A和1B所示的运算放大器中，当闭合开关S11时，N沟道MOS晶体管MN12的漏极用作其单端输出，而当闭合S12时，N沟道MOS晶体管MN11的漏极用作单端输出。以这种方式，由于单端输出的节点基于开关S11和S12的状态而切换，因此输出节点通过开关S13和开关S14来选择。通过开关S13和开关S14而选择的信号提供给用作输出晶体管的N沟道MOS晶体管MN13的栅极。此时，恒定电流源I12用作N沟道MOS晶体管MN13的有源负载。N沟道MOS晶体管MN13的漏极用作输出端Vout。相位补偿电容器C11用作镜像电容而用于相位补偿。
由于这种运算放大器用作缓冲放大器，因此构建了所谓的电压跟随器连接，其中反向输入端和输出端连接在一起。当切换开关S11至S14时，反向输入端可以作为P沟道MOS晶体管MP11的栅极或P沟道MOS晶体管MP12的栅极。这通过开关S15和S16来切换。响应该切换，切换非反向输入端。从而，这通过开关S17和S18来切换。也就是说，当闭合开关S11和开关S14时，反向输入端用作P沟道MOS晶体管MP11的栅极。从而，在此时，闭合开关S16，将用作反向输入端的P沟道MOS晶体管MP11的栅极和输出端Vout连接在一起，作为电压跟随器连接。由于非反向输入端用作P沟道MOS晶体管MP12的栅极，因此闭合开关S18。接着，将其连接到输入端Vin。相反地，当闭合开关S12和开关S13时，反向输入端用作P沟道MOS晶体管MP12的栅极。从而，在此时，闭合开关S15，将作为反向输入端的P沟道MOS晶体管MP12的栅极和输出端Vout连接在一起，用作电压跟随器连接。由于非反向输入端作为P沟道MOS晶体管MP11的栅极，因此闭合开关S17。接着，将其连接到输入端Vin。
在这样方式中，根据开关S11到S18的切换，有两种状态。为每帧(或在一个水平周期中)而在两种状态切换。实际上，为每个水平周期而切换的极性反转信号在很多情况下用来切换开关S11到S18。在图1A所示的开关状态中，假定暂时产生偏移电压(+Vos)。当将开关S11到S18切换导致图1B所示的开关状态时，偏移电压变为-Vos。这样，当为每帧(或在一个水平周期中)而切换开关S11到S18时，可以在空间上分散偏移。然后，偏移电压平均为零。因此，平均电压，即，由人眼所识别的偏移电压为零。换句话说，这是一种欺骗人眼的方法。
图2显示了在日本公开专利申请(JP-A-Heisei 6-326529)中公开的通常的放大器的电路图。与图1所示的放大器不同的是，这种放大器并不是用于切换开关并消除偏移的类型。根据图2，可以认为该放大器分为输入级21、中间级22和末级23。输入级21包括P沟道MOS晶体管MP20、MP21和MP22，以及N沟道MOS晶体管MN20、MN21和MN22。中间级22包括P沟道MOS晶体管MP23、MP24、MP25、MP26、MP27和MP28，以及N沟道MOS晶体管MN23、MN24、MN25、MN26、MN27和MN28。末级23包括P沟道MOS晶体管MP29和N沟道MOS晶体管MN29。该放大器还包括在中间级22和末级23之间的相位补偿电容器C21、C22。
在P沟道MOS晶体管MP21和MP22中，它们的源极连接在一起，并形成P沟道差动对。P沟道MOS晶体管MP20连接在这个P沟道差动对和正电源VDD2之间。在P沟道MOS晶体管MP20中，它的源极连接到正电源VDD2，它的漏极连接到P沟道MOS晶体管MP21和MP22连接在一起的源极，它的栅极连接到恒定电压源端BP21。P沟道MOS晶体管MP20用作恒定电流源。
在N沟道MOS晶体管MN21和MN22中，它们的源极连接在一起，并形成N沟道差动对。N沟道MOS晶体管MN20连接在这个N沟道差动对和负电源VSS2之间。在N沟道MOS晶体管MN20中，它的源极连接到负电源VSS2，它的漏极连接到N沟道MOS晶体管MN21和MN22的连接在一起的源极，而它的栅极连接到恒定电压源端BN21。N沟道MOS晶体管MN20用作恒定电流源。P沟道MOS晶体管MP21的栅极和N沟道MOS晶体管MN21的栅极连接到输入端INN。P沟道MOS晶体管MP22的栅极和N沟道MOS晶体管MN22的栅极连接到输入端INP。P沟道MOS晶体管MP21的漏极连接到在中间级22中的N沟道MOS晶体管MN23的漏极和N沟道MOS晶体管MN25的源极间的连接节点C。P沟道MOS晶体管MP22的漏极连接到在N沟道MOS晶体管MN24的漏极和N沟道MOS晶体管MN26的源极间的连接节点D。N沟道MOS晶体管MN21的漏极连接到在P沟道MOS晶体管MP23的漏极和P沟道MOS晶体管MP25的源极间的连接节点A。N沟道MOS晶体管MN22的漏极连接到在P沟道MOS晶体管MP24的漏极和P沟道MOS晶体管MP26的源极间的连接节点B。
在P沟道MOS晶体管MP23和MP24中，它们的源极相互连接在一起，并且它们的栅极相互连接在一起。其连接在一起的源极连接到正电源VDD2。P沟道MOS晶体管MP23的漏极连接到节点A。P沟道MOS晶体管MP24的漏极连接到节点B。在P沟道MOS晶体管MP25中，它的源极连接到节点A，它的漏极连接到P沟道MOS晶体管MP23和MP24的连接在一起的栅极、P沟道MOS晶体管MP27的源极和N沟道MOS晶体管MN27的漏极。在P沟道MOS晶体管MP26中，它的源极连接到节点B，它的漏极连接到P沟道MOS晶体管MP28的源极、N沟道MOS晶体管MN28的漏极和P沟道MOS晶体管MP29的栅极。P沟道MOS晶体管MP25和MP26的栅极连接在一起并进一步连接到恒定电压源端BP22。在N沟道MOS晶体管MN23和MN24中，它们的源极和栅极分别连接在一起。在N沟道MOS晶体管MN23和MN24中，它们的源极相互连接在一起，并且它们的栅极相互连接在一起。其连接在一起的源极连接到负电源VSS2。N沟道MOS晶体管MN23的漏极连接到节点C。N沟道MOS晶体管MN24的漏极连接到节点D。在N沟道MOS晶体管MN25中，它的源极连接到节点C，它的漏极连接到N沟道MOS晶体管MN23和MN24连接在一起的栅极、N沟道MOS晶体管MN27的源极和P沟道MOS晶体管MP27的漏极。在N沟道MOS晶体管MN26中，它的源极连接到节点D，它的漏极连接到N沟道MOS晶体管MN28的源极、P沟道MOS晶体管MP28的漏极和N沟道MOS晶体管MN29的栅极。N沟道MOS晶体管MN25和MN26的栅极连接在一起并进一步连接到恒定电压源端BN22。
在P沟道MOS晶体管MP27中，它的栅极连接到恒定电压源端BP23，它的源极连接到P沟道MOS晶体管MP25的漏极，而它的漏极连接到N沟道MOS晶体管MN25的漏极。在N沟道MOS晶体管MN27中，它的栅极连接到恒定电压源端BN23，它的源极连接到N沟道MOS晶体管MN25的漏极，它的漏极连接到P沟道MOS晶体管MP25的漏极。P沟道MOS晶体管MP27和N沟道MOS晶体管MN27用作浮动恒定电流源。在P沟道MOS晶体管MP28中，它的栅极连接到恒定电压源端BP24，它的源极连接到P沟道MOS晶体管MP26的漏极，而它的漏极连接到N沟道MOS晶体管MN26的漏极。在N沟道MOS晶体管MN28中，它的栅极连接到恒定电压源端BN24，它的源极连接到N沟道MOS晶体管MN26的漏极，而它的漏极连接到P沟道MOS晶体管MP26的漏极。P沟道MOS晶体管MP28和N沟道MOS晶体管MN28用作浮动恒定电流源。P沟道MOS晶体管MP29为输出晶体管，其源极连接到正电源VDD2，其栅极连接到P沟道MOS晶体管MP28的源极，而其漏极连接到输出端OUT。N沟道MOS晶体管MN29为输出晶体管，其源极连接到负电源VSS2，其栅极连接到N沟道MOS晶体管MN28的源极，其漏极连接到输出端OUT。
在相位补偿电容器C21中，其一端连接到节点B，而另一端连接到输出端OUT。在相位补偿电容器C22中，其一端连接到节点D，而另一端连接到输出端OUT。
在图2中所示的差动放大器是所谓的满摆幅(rail-to-rail)放大器。其输入级21具有这样的差动级构造，其中为了达到满摆幅，组合了P沟道MOS晶体管差动对和N沟道MOS晶体管差动对。这样，就需要增加P沟道MOS晶体管差动对的输出和N沟道MOS晶体管差动对的输出。由于这个原因，在所谓的折叠叠接式(folded cascode)连接中，差动级的输出连接到节点A、节点B、节点C和节点D中的每个。以这样的连接，P沟道MOS晶体管差动对和N沟道MOS晶体管差动对的输出都是随电流增加的(current-added)。以这样的构造，N沟道MOS晶体管差动对在P沟道MOS晶体管差动对不工作的输入信号范围中工作。反之，P沟道MOS晶体管差动对在N沟道MOS晶体管差动对不工作的输入信号范围中工作。结果，就可以在电源电压的整个输入范围中为运算而获得输入级。
如上所述，用于消除偏移的P沟道差动放大器可以由图1所示的电路实现，并且基于此的设计也不会导致任何问题。此外，如果是N沟道差动放大器，则可以仅通过反转图1中的晶体管的极性来获得。但是，在除此之外的差动放大器中，就不能应用类似于图1的构思。例如，如果将类似于图1的原理应用于图2中所示的差动放大器，则电路就会变得非常复杂。即便作为有源负载的晶体管如图1所示地简单切换也不能获得所需的运算。也就是说，即便切换由P沟道MOS晶体管MP23到MP26和N沟道MOS晶体管MN23到MN26组成的电流镜电路的输入和输出以改变到输出晶体管MP29、MN29的栅极的连接，也不能获得所需的运算。需要切换所有到有源负载和用来确定中间级22的空载电流(idling current)的晶体管MP27和MN27的连接，以及在输出晶体管MP29和MN29与用于确定末级23的空载电流的晶体管MP28和MN28间的连接。试图获得这些所导致的问题在于需要切换的开关数量非常巨大。
发明内容
本发明的一个目的是提供一种运算放大器，其能消除偏移电压的影响。
在本发明的一个方面中，运算放大器包括差动对部分；负载部分，用来作为差动对部分的有源负载；以及开关部分，用来切换提供给差动对部分的差动输入信号，并对差动对部分的输出到负载部分的连接进行切换。开关部分用来消除运算放大器的偏移电压。
这里，负载部分可以包括连接到较高电源电压的第一对P沟道MOS晶体管；第二对P沟道MOS晶体管；第一负载开关部分，其用来切换在第一对P沟道MOS晶体管和第二对P沟道MOS晶体管间的连接；连接到较低电源电压的第三对N沟道MOS晶体管；第四对N沟道MOS晶体管；第二负载开关部分，其用来切换在第三对N沟道MOS晶体管和第四对N沟道MOS晶体管间的连接；设置在第二对P沟道MOS晶体管中的一个和第四对N沟道MOS晶体管中的一个之间的浮动恒定电流源，以提供恒定电流；和输出缓冲放大器，其连接在第二对P沟道MOS晶体管中的另一个和第四对N沟道MOS晶体管中的另一个之间。
此外，第二对P沟道MOS晶体管中的一个的漏极可以与第一对P沟道MOS晶体管的栅极连接在一起以形成折叠叠接式连接，而第二对P沟道MOS晶体管的栅极可以与第一恒定电压连接在一起。
第四对N沟道MOS晶体管中的一个的漏极可以与第三对N沟道MOS晶体管的栅极连接在一起以形成折叠叠接式连接，而第四对P沟道MOS晶体管的栅极与第二恒定电压连接在一起。
此外，差动对部分的输入中的一个可以与差动信号的非反向信号连接，而差动对的另一个输入可以连接到输出缓冲放大器的输出。
此外，差动对可以包括第五对N沟道MOS晶体管，并且第五对N沟道MOS晶体管中的每个漏极可以连接到第二对P沟道MOS晶体管的源极中的一个。
此外，差动对可以包括第六对P沟道MOS晶体管，并且第六对P沟道MOS晶体管中的每个漏极可以连接到第四对N沟道MOS晶体管的源极中的一个。
此外，差动对可以包括第五对N沟道MOS晶体管；和第六对P沟道MOS晶体管。第五对N沟道MOS晶体管中的每个漏极可以连接到第二对P沟道MOS晶体管的源极中的一个，而第六对P沟道MOS晶体管的每个漏极可以连接到第四对N沟道MOS晶体管的源极中的一个。
此外，开关部分可以包括第一开关，其用来将差动输入信号的非反向信号切换连接到第五对N沟道MOS晶体管的栅极中的一个；第二开关，其用来将运算放大器的输出切换连接到第五对N沟道MOS晶体管的另一个栅极；第三开关，其用来切换第五对N沟道MOS晶体管的漏极到第二对P沟道MOS晶体管的源极的连接。
此外，开关部分可以包括第四开关，其用来将差动输入信号的非反向信号切换连接到第六对P沟道MOS晶体管的栅极中的一个；第五开关，其用来将运算放大器的输出切换连接到第六对P沟道MOS晶体管中的另一个栅极；和第六开关，其用来切换第五对P沟道MOS晶体管的漏极到第四对N沟道MOS晶体管的源极的连接。
此外，开关部分可以包括第一开关，其用来将差动输入信号的非反向信号切换连接到第五对N沟道MOS晶体管的栅极中的一个；第二开关，其用来将运算放大器的输出切换连接到第五对N沟道MOS晶体管的另一个栅极；第三开关，其用来切换第五对N沟道MOS晶体管的漏极到第二对P沟道MOS晶体管的源极的连接；第四开关，其用来将差动输入信号的非反向信号切换连接到第六对P沟道MOS晶体管的栅极中的一个；第五开关，其用来将运算放大器的输出切换连接到第六对P沟道MOS晶体管中的另一个栅极；和第六开关，其用来切换第五对P沟道MOS晶体管的漏极到第四对N沟道MOS晶体管的源极的连接。
此外，第一到第三开关可以彼此相关联的工作。另外，第四到第六开关也可以彼此相关联的工作。
此外，负载部分可以包括负载晶体管对，其用作有源负载；偏置晶体管对，向其栅极施加偏置电压；和负载开关部分，其用于切换在负载晶体管对和偏置晶体管对之间的连接。负载晶体管和偏置晶体管可以形成折叠叠接式连接。
此外，开关部分可以响应每个水平显示周期切换的极性反转信号而被驱动。
在本发明的另一个方面中，运算放大器包括N沟道差动对晶体管，其中差动输入对连接到非反向输入端和连接于输出端的反向输入端；P沟道差动晶体管对，其中差动输入对连接到非反向输入端和反向输入端；第一开关，其用来切换N沟道差动对晶体管中的每个漏极的连接目标；第二开关，其用来切换P沟道差动对晶体管中每个漏极的连接目标；以及第一组P沟道MOS晶体管，其源极共同连接到正电源，而其栅极连接在一起以作为折叠叠接式连接的有源负载。该运算放大器还包括第一组N沟道MOS晶体管，其源极共同连接到负电源，其栅极连接在一起以用作折叠叠接式连接的有源负载；第二组P沟道MOS晶体管，其栅极彼此连接在一起；第二组N沟道MOS晶体管，其栅极彼此连接在一起；第三开关，其连接在第一组P沟道MOS晶体管的漏极和第二组P沟道MOS晶体管的源极之间，用来切换在第一组P沟道MOS晶体管的漏极和第二组P沟道MOS晶体管的源极之间的连接；第四开关，其连接在第一组N沟道MOS晶体管的漏极和第二组N沟道MOS晶体管的源极之间，用来切换在第一组N沟道MOS晶体管的漏极和第二组N沟道MOS晶体管的源极之间的连接；第五开关，具有连接到输入端的共用端和连接到N沟道差动对晶体管的栅极的闭合及断开端；第六开关，具有连接到输出端的共用端和连接到N沟道差动对晶体管的栅极的闭合及断开端；第七开关，具有连接到输入端的共用端和连接到P沟道差动对晶体管的栅极的闭合及断开端；以及第八开关，具有连接到输出端的共用端和连接到P沟道差动对晶体管的栅极的闭合及断开端。该运算放大器还包括第一恒定电流源，其连接在负电源和N沟道差动对晶体管的连接在一起的源极之间；第二恒定电流源，其连接在正电源和P沟道差动对晶体管的连接在一起的源极之间；作为浮动电流源的第三恒定电流源，其一端与第二组P沟道MOS晶体管中一个的漏极和第一组P沟道MOS晶体管的连接在一起的栅极相连接，而另一端连接到第二组N沟道MOS晶体管中一个的漏极和第一组N沟道MOS晶体管的连接在一起的栅极；第一恒定电压源，连接在正电源和第二组P沟道MOS晶体管的栅极之间；第二恒定电压源，连接在负电源和第二组N沟道MOS晶体管的栅极之间；以及输出缓冲放大器，具有输入端，该输入端连接到第二组P沟道MOS晶体管中的另一个的漏极和第二组N沟道MOS晶体管中的另一个的漏极。
这里，第一开关、第五开关和第六开关可以组成第一开关组并彼此相关联的工作。
此外，第二开关、第七开关和第八开关可以组成第二开关组并彼此相关联的工作。
图1A和1B是显示了用于驱动传统的图像显示器的运算放大器的构造实例的电路图；图2是显示了另一种传统的运算放大器的构造实例的电路图；图3是显示了根据本发明的第一实施例的差动放大器的等效电路的构造的电路图；图4是显示了根据本发明的第一实施例的差动放大器的具体实例的构造的电路图；图5是显示了根据本发明的第二实施例的运算放大器的构造的电路图；和图6是显示了根据本发明的第三实施例的运算放大器的构造的电路图。
具体实施例方式
以下，将参考附图详细说明本发明的运算放大器。
图3是根据本发明的第一实施例的运算放大器电路的等效电路。参考图3，在第一实施例中的运算放大器电路包括作为N沟道差动对的N沟道MOS晶体管MN1和MN2；作为P沟道差动对的P沟道MOS晶体管MP1和MP2；开关S1到S8；P沟道MOS晶体管MP3到MP6；N沟道MOS晶体管MN3到MN6；恒定电流源I1到I3；恒定电压源V1和V2；以及输出缓冲放大器2。
在作为N沟道差动对的N沟道MOS晶体管MN1和MN2中，差动对的输入端连接到运算放大器的非反向输入端In+和反向输入端，并且反向输入端连接到运算放大器的输出端Vout。恒定电流源I1连接在负电源VSS和N沟道MOS晶体管MN1和MN2的连接在一起的源极之间。开关组SW1包括开关S1、S5和S6，并响应开关控制信号而被控制。也就是说，开关S1、S5和S6彼此相关联的工作。开关S1切换N沟道MOS晶体管MN1和MN2各自的漏极的连接。在开关S5中，其共用端连接到非反向输入端In+。开关S5的闭合端连接到N沟道MOS晶体管MN2的栅极，断开端连接到N沟道MOS晶体管MN1的栅极。在开关S6中，其共用端连接到输出端Vout。开关S6的断开端连接到N沟道MOS晶体管MN2的栅极，而闭合端连接到N沟道MOS晶体管MN1的栅极。也就是说，开关S5切换N沟道差动对的非反向输入信号，而开关S6切换N沟道差动对的反向输入信号。
在作为P沟道差动对的P沟道MOS晶体管MP1和MP2中，该差动对的输入端连接到运算放大器的非反向输入端In+和反向输入端，并且运算放大器连接到输出端Vout。恒定电流源I2连接在正电源VDD和P沟道MOS晶体管MP1和MP2的连接在一起的源极之间。开关组SW2包括开关S2、S7和S8，并响应开关控制信号而被控制。也就是说，开关S2、S7和S8彼此相关联的工作。开关S2切换P沟道MOS晶体管MP1和MP2的各个漏极的连接。在开关S7中，其共用端连接到非反向输入端In+。开关S7的闭合端连接到P沟道MOS晶体管MP2的栅极，断开端连接到P沟道MOS晶体管MP1的栅极。在开关S8中，其共用端连接到输出端Vout。开关S8的断开端连接到P沟道MOS晶体管MP2的栅极，而闭合端连接到P沟道MOS晶体管MP1的栅极。也就是说，开关S7切换P沟道差动对的非反向输入信号，而开关S8切换P沟道差动对的反向输入信号。
在P沟道MOS晶体管MP5和MP6中，它们的源极共同连接到正电源VDD，而它们的栅极彼此连接在一起。P沟道MOS晶体管MP5和MP6用作折叠叠接式连接的有源负载。在P沟道MOS晶体管MP3和MP4中，它们的栅极彼此连接在一起，并连接到恒定电压源V1。也就是说，恒定电压源V1连接在正电源VDD和P沟道MOS晶体管MP3和MP4的连接在一起的栅极之间。P沟道MOS晶体管MP3和MP4的源极通过开关S3连接到P沟道MOS晶体管MP5和MP6的漏极。也就是说，开关S3在P沟道MOS晶体管MP3和MP4的各自的源极间切换P沟道MOS晶体管MP5的漏极连接。此外，开关S3还在P沟道MOS晶体管MP3和MP4的各自的源极间切换P沟道MOS晶体管MP6的漏极的连接。开关组SW3包括开关S3，其响应开关控制信号而工作。P沟道MOS晶体管MP3的漏极连接到P沟道MOS晶体管MP5和MP6的连接在一起的栅极。在开关S3与晶体管MP3和MP4间的节点通过开关S1连接到N沟道MOS晶体管MN1和MN2的漏极。
类似地，在N沟道MOS晶体管MN5和MN6中，它们的源极一起连接到负电源VSS，而它们的栅极彼此连接在一起。N沟道MOS晶体管MN5和MN6用作折叠叠接式连接的有源负载。在N沟道MOS晶体管MN3和MN4中，它们的栅极彼此连接在一起，并连接到恒定电压源V2。也就是说，恒定电压源V2连接在负电源VSS和N沟道MOS晶体管MN3和MN4的连接在一起的栅极之间。N沟道MOS晶体管MN3和MN4的源极通过开关S4连接到N沟道MOS晶体管MN5和MN6的漏极。开关S4连接在N沟道MOS晶体管MN5和MN6的各自的漏极和N沟道MOS晶体管MN3和MN4的各自的源极之间。也就是说，开关S4在N沟道MOS晶体管MN3和MN4的各个源极间切换N沟道MOS晶体管MN5的漏极连接。此外，开关S4还在N沟道MOS晶体管MN3和MN4的各个源极间切换N沟道MOS晶体管MN6的漏极连接。开关组SW4包括开关S4，其响应开关控制信号而工作。N沟道MOS晶体管MN3的漏极连接到N沟道MOS晶体管MN5和MN6的连接在一起的栅极。在开关S4与晶体管MN3和MN4间的节点通过开关S2连接到P沟道MOS晶体管MP1和MP2的漏极。
恒定电流源I3是浮动电流源。恒定电流源I3的一端连接到连接P沟道MOS晶体管MP3的漏极和P沟道MOS晶体管MP5和MP6的栅极的节点。而另一端连接到连接N沟道MOS晶体管MN3的漏极和N沟道MOS晶体管MN5和MN6的栅极的节点。
在用作输出缓冲器的输出缓冲放大器2中，两个输入连接到P沟道MOS晶体管MP4的漏极和N沟道MOS晶体管MN4的漏极。输出缓冲放大器2的输出连接到输出端Vout并反馈到反向输入端。
P沟道MOS晶体管MP3到MP6以及开关S3组成电流镜电路部分，N沟道MOS晶体管MN3到MN6、开关S4以及恒定电流源I3和输出缓冲放大器2组成电流镜电路部分。P沟道MOS晶体管MP5和MP6以及N沟道MOS晶体管MN5和MN6分别用作N沟道差动对和P沟道差动对的负载。此外，P沟道MOS晶体管MP3和MP4、N沟道MOS晶体管MN3和MN4、浮动恒定电流源I3以及输出缓冲放大器2用作输出部分。
以下参考图3来描述这种运算放大器的操作。开关S1、S5和S6作为开关组SW1工作并同时驱动。而开关S2、S7和S8作为开关组SW2工作并同时驱动。开关S3和开关S4分别独立驱动。也就是说，操作模式分成四个开关组。
(1)开关组SW1(S1，S5，S6)(2)开关组SW2(S2，S7，S8)(3)开关组SW3(S3)(4)开关组SW4(S4)开关组SW1到SW4能分别独立驱动。例如，现描述切换开关组SW1的情况。在此，由于差动对的N沟道MOS晶体管MN1和MN2间不匹配因素而产生的偏移电压设为Vos(N差动)，而由于其他因素产生的总的偏移电压设为VOS(除N差动外)。当输入电压设为VIN时，输出电压Vo由以下等式表示。
Vo＝VIN+VOS(除N差动外)±Vos(N差动)这里，“±”为在通过切换开关组SW1而切换极性后输出的结果。这样，当切换开关组SW1以计算时间平均值时，±Vos(N差动)项为0。也就是说，通过切换开关组SW1，可以消除由于在N沟道MOS晶体管MN1和MN2间不匹配因素所产生的偏移电压的影响。
类似地，当切换开关组SW2时，由于差动对的P沟道MOS晶体管MP1和MP2间的不匹配因素所产生的偏移电压设为Vos(P差动)，而由于其他因素产生的总的偏移电压设为VOS(除P差动外)。当输入电压设为VIN时，输出电压Vo由以下等式表示。
Vo＝VIN+VOS(除P差动外)±Vos(P差动)对于开关组SW3和开关组SW4的切换，根据类似的原理，在基于开关的状态而切换极性后输出偏移电压。通过打开/关闭(切换)开关组SW1到SW4可以让偏移电压为零。因此，由于各元件组而产生的偏移电压为零。这样，由于将所有开关完全打开/关闭，就能使所有的偏移电压平均为零。因而，减少了偏移电压的影响。
对于这四个开关组，分别存在着打开/关闭两种状态。这样，基于24存在着16种可能的状态。但是，没有必要产生这些所有的状态。例如，通过让开关组SW1和开关组SW2一起工作并设定三个开关组(SW1+SW2)、SW3和SW4，则共需考虑8种状态。此外，通过让所有的开关组工作，可以允许在打开/关闭两种状态下切换。在这样方式中，各个开关组可以任意组合在一起工作。
图4显示了根据本发明的第一实施例的运算放大器的具体实例的构造，其中图3中的输出缓冲放大器2具有具体的构造。应当注意的是，省略了对图3中相同组件的描述。参考图4，输出缓冲放大器2包括P沟道MO晶体管MP8、N沟道MOS晶体管MN8、P沟道MOS晶体管MP7、N沟道MOS晶体管MN7、电容器C1和电容器C2。应当注意的是，假定恒定电压源V1和V2分别连接到恒定电压源端BP2和BN2，并将其省略。
在P沟道MOS晶体管MP8中，其栅极连接到P沟道MOS晶体管MP4的漏极，其源极连接到正电源VDD，而其漏极连接到输出缓冲放大器2的输出端Vout。在N沟道MOS晶体管MN8中，其栅极连接到N沟道MOS晶体管MN4的漏极，其源极连接到负电源VSS，而其漏极连接到输出缓冲放大器2的输出Vout。在P沟道MOS晶体管MP7中，其源极连接到P沟道MOS晶体管MP8的栅极，其栅极连接到恒定电压源端BP1，而其漏极连接到N沟道MOS晶体管MN8的栅极。P沟道MOS晶体管MP7决定P沟道MOS晶体管MP8的空载电流。此外，在N沟道MOS晶体管MN7中，其源极连接到N沟道MOS晶体管MN8的栅极，其栅极连接到恒定电压源端BN1，而其漏极连接到P沟道MOS晶体管MP8的栅极。N沟道MOS晶体管MN7决定N沟道MOS晶体管MN8的空载电流。电容器C1用作相位补偿电容器。其一端连接到P沟道MOS晶体管MP4的源极，而另一端连接到输出端Vout。电容器C2也用作相位补偿电容器。其一端连接到N沟道MOS晶体管MN4的源极，而另一端连接到输出端Vout。
N沟道MOS晶体管MN8和P沟道MOS晶体管MP8用作所谓的浮动恒定电流源。以下将描述设定这种浮动恒定电流源的方法。首先，连接到终端BP1的恒定电压源的电压V(BP1)等于在P沟道MOS晶体管MP7的栅极和源极间的电压VGS(MP7)和在P沟道MOS晶体管MP8的栅极和源极间的电压VGS(MP8)之和。因此，满足以下的等式(1)。
V(BP1)＝VGS(MP7)+VGS(MP8)(1)这里，设定W为栅极宽度，L为栅极长度，μ为迁移率，CO为每单位面积的栅极氧化物薄膜电容，VT为阀值电压，而ID为漏极电流，在栅极和源极间的电压VGS由以下等式表示VGS=2IDβ+VT---(2)]]>这里，β=WLμCO]]>当差动对的N沟道MOS晶体管MN1和MN2作为放大器工作时，这两个晶体管的漏极电流相等。这样，当电流源I3的电流设为I3时，每个漏极电流为I3/2。通常，确定终端BP1和BN1的偏置电压以便在浮动电流源中的P沟道MOS晶体管MP7和N沟道MOS晶体管MN7的漏极电流相等。此时，终端BP1的偏置电压和在输出级的P沟道MOS晶体管MP8的空载电流Iidle(MP8)间的关系由以下等式表示。这里，β(MP7)表示P沟道MOS晶体管MP7的β，而β(MP8)表示N沟道MOS晶体管MP8的β。
V(BP1)=I3β(MP7)+2Iidle(MP8)β(MP8)+2VT---(3)]]>这里，虽然没有示出用于产生偏置电压V(BP1)的恒定电压源的具体电路，但等式(3)能求出Iidle(MP8)。由于实际的等式非常的复杂，因此这里省略该等式。类似地，设定连接到终端BN1的恒定电压源的电压V(BN1)，以便N沟道MOS晶体管MN7的漏极电流和P沟道MOS晶体管MP7的漏极电流相等。
在以上所述的方法中，设定浮动恒定电流源。这里，由于连接到终端BN1的恒定电压源(电压V(BN1))以及连接到终端BP1的恒定电压源(V(BP1))都使用了两个MOS晶体管和恒定电流源组成，因此它们对由元件偏差而导致的改变都具有很强的抗变性。根据该构造，项“2VT”出现在V(BP1)沿电路展开的等式中。这样，等式(3)的左侧(V(BP1))包括了等于其右侧的项“2VT”，并消除在左右两侧的该项。因此，不再显示恒定电压源的具体电路实例。
图5是其中省略了图4的P沟道差动对的电路图。当无需满摆幅的特性并且输入电压的范围在(Vss+约1伏特)和(VDD)之间时，无需图4中的P沟道差动对。因此，在这种情况下，可以省略P沟道差动对的P沟道MOS晶体管MP1和MP2，以及恒定电流源I2。即便省略了这些元件，也可以实现正常的放大运算。该电路的操作基本上与以上描述的图3和4中的电路相同。因此，省略对其操作的描述。
图6是其中省略了图4中的N沟道差动对的电路图。当无需满摆幅的特性并且输入电压的范围在(Vss)和(VDD-约1伏特)之间时，无需图4中的N沟道差动对。因此，在这种情况下，可以省略N沟道差动对的N沟道MOS晶体管MN1和MN2，以及恒定电流源I2。即便省略了这些元件，也可以实现正常的放大运算。该电路的操作基本上与以上描述的图3和4中的电路相同。因此，省略对其操作的描述。
如同用于LCD源极驱动器的输出放大器或用于确定γ校正的灰度电压产生电路的运算放大器，需要电路的偏移电压尽可能的小。因此，需要尽可能的消除偏移。如上所述，本发明获得了一种具有简单电路构造的空间偏移消除电路。因此，根据本发明，在运算放大器中，可以在空间上分配偏移电压从而抑制由于明显的偏移电压所导致的影响。例如，其适用于LCD驱动器的放大电路和用于确定γ补偿的灰度电源电路，这些电路用来驱动例如液晶面板等电容性负载。
根据本发明，可以提供一种运算放大器，其具有简单的电路构造，并且不太受偏移电压的影响。特别地，该运算放大器适用于在图像领域中常见的LCD驱动器电路。
权利要求
1.一种运算放大器，其包括差动对部分；负载部分，其用作所述差动对部分的有源负载；和开关部分，其用来对到所述差动对部分的差动输入信号的提供进行切换并对所述差动对部分的输出到所述负载部分的连接进行切换，其中所述开关部分用来消除所述运算放大器的偏移电压。
2.根据权利要求1的运算放大器，其中所述负载部分包括连接到较高电源电压的第一对P沟道MOS晶体管；第二对P沟道MOS晶体管；第一负载开关部分，其用来切换在所述第一对P沟道MOS晶体管和所述第二对P沟道MOS晶体管之间的连接；连接到较低电源电压的第三对N沟道MOS晶体管；第四对N沟道MOS晶体管；第二负载开关部分，其用来切换在所述第三对N沟道MOS晶体管和所述第四对N沟道MOS晶体管之间的连接；浮动恒定电流源，其设置在所述第二对P沟道MOS晶体管中的一个和所述第四对N沟道MOS晶体管中的一个之间，以提供恒定电流；和输出缓冲放大器，其连接在所述第二对P沟道MOS晶体管的另一个与所述第四对N沟道MOS晶体管的另一个之间。
3.根据权利要求2的运算放大器，其中，所述第二对P沟道MOS晶体管中的一个的漏极连接到所述第一对P沟道MOS晶体管连接在一起的栅极以形成折叠叠接式连接，而所述第二对P沟道MOS晶体管的栅极共同连接到第一恒定电压，以及所述第四对N沟道MOS晶体管中的一个的漏极连接到所述第三对N沟道MOS晶体管连接在一起的栅极以形成折叠叠接式连接，而所述第四对P沟道MOS晶体管的栅极共同连接到第二恒定电压。
4.根据权利要求3的运算放大器，其中，所述差动对部分的输入中的一个连接到差动信号的非反向信号，而所述差动对的另一个输入连接到所述输出缓冲放大器的输出。
5.根据权利要求4的运算放大器，其中所述差动对包括第五对N沟道MOS晶体管，以及所述第五对N沟道MOS晶体管中的每个漏极连接到所述第二对P沟道MOS晶体管的源极中的一个。
6.根据权利要求4的运算放大器，其中所述差动对包括第六对P沟道MOS晶体管，以及所述第六对P沟道MOS晶体管中的每个漏极连接到所述第四对N沟道MOS晶体管的源极中的一个。
7.根据权利要求4的运算放大器，其中所述差动对包括第五对N沟道MOS晶体管；和第六对P沟道MOS晶体管，所述第五对N沟道MOS晶体管中的每个漏极连接到所述第二对P沟道MOS晶体管的源极中的一个，所述第六对P沟道MOS晶体管的每个漏极连接到所述第四对N沟道MOS晶体管的源极中的一个。
8.根据权利要求5的运算放大器，其中所述开关部分包括第一开关，其用来将所述差动输入信号的所述非反向信号切换连接到所述第五对N沟道MOS晶体管的栅极中的一个；第二开关，其用来将所述运算放大器的所述输出切换连接到所述第五对N沟道MOS晶体管的栅极中的另一个；和第三开关，其用来切换所述第五对N沟道MOS晶体管的漏极到所述第二对P沟道MOS晶体管的源极的连接。
9.根据权利要求6的运算放大器，其中所述开关部分包括第四开关，其用来将所述差动输入信号的所述非反向信号切换连接到所述第六对P沟道MOS晶体管的栅极中的一个；第五开关，其用来将所述运算放大器的所述输出切换连接到所述第六对P沟道MOS晶体管的栅极中的另一个；和第六开关，其用来切换所述第五对P沟道MOS晶体管的漏极到所述第四对N沟道MOS晶体管的源极的连接。
10.根据权利要求7的运算放大器，其中所述开关部分包括第一开关，其用来将所述差动输入信号的所述非反向信号切换连接到所述第五对N沟道MOS晶体管的栅极中的一个；第二开关，其用来将所述运算放大器的所述输出切换连接到所述第五对N沟道MOS晶体管的栅极中的另一个；第三开关，其用来切换所述第五对N沟道MOS晶体管的漏极到所述第二对P沟道MOS晶体管的源极的连接；第四开关，其用来将所述差动输入信号的所述非反向信号切换连接到所述第六对P沟道MOS晶体管的栅极中的一个；第五开关，其用来将所述运算放大器的所述输出切换连接到所述第六对P沟道MOS晶体管的栅极中的另一个；第六开关，其用来切换所述第五对P沟道MOS晶体管的漏极到所述第四对N沟道MOS晶体管的源极的连接。
11.根据权利要求8或10的运算放大器，其中所述第一到第三开关彼此相关联的工作。
12.根据权利要求9或10的运算放大器，其中所述第四到第六开关彼此相关联的工作。
13.根据权利要求1的运算放大器，其中所述负载部分包括负载晶体管对，其用作有源负载；偏置晶体管对，向其栅极施加偏置电压；和负载开关部分，其用来切换在所述负载晶体管对和所述偏置晶体管对之间的连接，以及所述负载晶体管和偏置晶体管可以形成折叠叠接式连接。
14.根据权利要求1的运算放大器，其中所述开关部分响应每个水平显示周期切换的极性反转信号而被驱动。
15.一种运算放大器，其包括N沟道差动对晶体管，其中差动输入对连接到非反向输入端和连接于输出端的反向输入端；P沟道差动晶体管对，其中差动输入对连接到所述非反向输入端和所述反向输入端；第一开关，其用来切换所述N沟道差动对晶体管的每个漏极的连接目标；第二开关，其用来切换所述P沟道差动对晶体管的每个漏极的连接目标；第一组P沟道MOS晶体管，其源极共同连接到正电源，其栅极连接在一起并作为折叠叠接式连接的有源负载；第一组N沟道MOS晶体管，其源极共同连接到负电源，其栅极连接在一起并作为折叠叠接式连接的有源负载；第二组P沟道MOS晶体管，其栅极彼此连接在一起；第二组N沟道MOS晶体管，其栅极彼此连接在一起；第三开关，其连接在所述第一组P沟道MOS晶体管的漏极和所述第二组P沟道MOS晶体管的源极之间，用来切换在所述第一组P沟道MOS晶体管的漏极和所述第二组P沟道MOS晶体管的源极之间的连接；第四开关，其连接在所述第一组N沟道MOS晶体管的漏极和所述第二组N沟道MOS晶体管的源极之间，用来切换在所述第一组N沟道MOS晶体管的漏极和所述第二组N沟道MOS晶体管的源极之间的连接；第五开关，其具有连接到输入端的共用端和连接到所述N沟道差动对晶体管的栅极的闭合及断开端；第六开关，其具有连接到所述输出端的共用端和连接到所述N沟道差动对晶体管的栅极的闭合及断开端；第七开关，其具有连接到所述输入端的共用端和连接到所述P沟道差动对晶体管的栅极的闭合及断开端；第八开关，其具有连接到所述输出端的共用端和连接到所述P沟道差动对晶体管的栅极的闭合及断开端；第一恒定电流源，其连接在负电源和所述N沟道差动对晶体管的连接在一起的源极之间；第二恒定电流源，其连接在正电源和所述P沟道差动对晶体管的连接在一起的源极之间；作为浮动电流源的第三恒定电流源，其具有与所述第二组P沟道MOS晶体管中的一个的漏极和所述第一组P沟道MOS晶体管的连接在一起的栅极相连接的一端，以及与所述第二组N沟道MOS晶体管中的一个的漏极和所述第一组N沟道MOS晶体管的连接在一起的栅极相连接的另一端；第一恒定电压源，其连接在所述正电源和所述第二组P沟道MOS晶体管的栅极之间；第二恒定电压源，其连接在所述负电源和所述第二组N沟道MOS晶体管的栅极之间；以及输出缓冲放大器，其具有输入端，该输入端连接到所述第二组P沟道MOS晶体管中的另一个的漏极和所述第二组N沟道MOS晶体管中的另一个的漏极。
16.根据权利要求15的运算放大器，其中，所述第一开关、所述第五开关和所述第六开关组成第一开关组并彼此相关联的工作。
17.根据权利要求15或16的运算放大器，其中，所述第二开关、所述第七开关和所述第八开关组成第二开关组并彼此相关联的工作。
18.根据权利要求1的运算放大器，还包括浮动电流源，其中，所述负载部分具有折叠叠接式连接，并且切换所述折叠叠接式连接中的连接而不改变所述浮动电流源和所述负载部分的连接。
全文摘要
本发明涉及一种运算放大器，其包括差动对部分；负载部分，其用作差动对部分的有源负载；和开关部分，其用来对到差动对部分的差动输入信号的提供进行切换并对差动对部分的输出到负载部分的连接进行切换。开关部分用来消除运算放大器的偏移电压。
文档编号G02F1/133GK1866734SQ200610081798
公开日2006年11月22日 申请日期2006年5月16日 优先权日2005年5月16日
发明者西村浩一 申请人:恩益禧电子股份有限公司