专利名称：绝缘体上硅背腐蚀全反射的垂直耦合结构及制作方法
技术领域：
本发明属于半导体技术领域，特别是指一种绝缘体上硅(SOI，silicon-on-insulator)背腐蚀全反射的垂直耦合结构及制作方法。
背景技术：
SOI材料是一种常用的制作平面光波导器件的材料，在近红外光通信波长范围内具有广泛的应用。SOI材料在制作无源平面光波导器件中具有良好的导波特性、与微电子工艺兼容、工艺成熟且成本低廉等优点。在实用化过程中，集成光学器件通常使用光纤作为输入输出，另一方面，在某些应用中，需要将激光器的输出光耦合入SOI顶层硅波导中。因此如何实现光纤或激光器与SOI波导器件的高效耦合，成为人们的研究热点。
将光纤或者激光器中的光耦合进波导是器件测试和实用过程中的一个很重要的问题。目前的耦合方法包括平面对接耦合和垂直耦合两大类。由于波导的模场和光纤或者激光器的模场之间存在很大的失配，所以平面对接耦合通常采用模斑转换器或锥形光纤。平面对接耦合只能在端面部分实现，所以耦合结构的设计受的限制较多，并且耦合器的数目也不能做的太多。相对于平面对接耦合，垂直耦合具有设计灵活并且不需切割抛光等端面处理就可以进行片上测试和应用等优点。垂直耦合结构常采用棱镜耦合、光栅耦合以及反射耦合等结构。
棱镜耦合结构因其要将棱镜耦合器放置在距离波导表面/4波长左右的地方，很容易损伤波导表面，并且棱镜材料的折射率必须比波导材料的折射率高，这对于高折射率的硅材料来说很难实现。因此棱镜耦合法在SOI光波导器件中很难实际应用。另一个重要方法是光栅耦合器法，通过在波导表面加工制作出合适周期的耦合光栅来完成输入输出耦合。使用耦合光栅来完成光纤或激光器到波导的耦合，需要精心的设计和很高的加工精度才能实现较高的耦合效率，并且由于光场向硅衬底的泄漏，为了实现较高的耦合效率，需要在硅衬底上镀多层反射膜。为了实现单向耦合，需要在顶层硅上制作反射光栅，或者耦合光栅采用倾斜光栅的结构。这些都增加了工艺实现的难度，并且成本也相应的较高。
反射式耦合的一般结构是在顶层硅上面采用各向异性湿法腐蚀出V型槽，并在V型槽的一个斜面上面镀反射膜(一般采用金属反射膜或多层介质反射膜)。也有的结构采用干法刻蚀的方法将未镀反射膜的V型槽另一边刻蚀掉从而形成垂直端面(如图1所示)。光纤或者激光器中的光场经反射膜的反射之后，耦合进顶层硅波导结构中。这种结构由于需要在V型槽斜面上镀反射膜，为了提高反射效率，对镀上的反射膜的均匀性要求较高，因此实现起来难度也较大。
本专利在对垂直耦合结构的探索中，提出了绝缘体上硅背腐蚀全反射的垂直耦合结构及制作方法，从而利用各向异性湿法腐蚀得到的光滑的全反射面将光纤或者激光器发出的光侧面垂直耦合到顶层硅波导结构中。
发明内容
本发明的目的在于，为克服上述先前技术的不足，提供一种绝缘体上硅背腐蚀全反射的垂直耦合结构及制作方法，具有工艺简单、成本低和可以将其应用于光纤或者激光器到SOI波导的垂直耦合结构等优点。
本发明技术解决方案的方案为 本发明一种绝缘体上硅背腐蚀全反射的垂直耦合结构的制作方法，其特征在于，包括如下步骤 步骤1在硅衬底背面利用各向异性湿法腐蚀背腐蚀梯形凹槽，梯形凹槽的上表面腐蚀到SiO2埋层处； 步骤2然后采用腐蚀液将梯形凹槽上表面处的SiO2埋层腐蚀掉，为下一步背腐蚀顶层硅开一个窗口； 步骤3再次利用各向异性湿法腐蚀在顶层硅上背腐蚀出V型槽，该V型槽、SiO2埋层窗口与梯形凹槽形成凹槽，作为反射耦合的基本单元；该凹槽位于顶层硅处的两个斜面作为全反射镜面，从而将光纤或激光器中的光耦合到顶层硅的波导结构中。
其中所述的硅衬底、SiO2埋层、硅顶层为SOI结构。
其中所述的顶层硅上的V型槽的顶端为封闭状或开放状。
本发明一种绝缘体上硅背腐蚀全反射的垂直耦合结构，其特征在于，包括 一SOI结构，该SOI结构包括依次生长的硅衬底、SiO2埋层、顶层硅； 该SOI结构上有一凹槽，该凹槽位于硅衬底、SiO2埋层、顶层硅上。
其中所述的凹槽位于顶层硅处的两个斜面作为全反射镜面，从而将光纤或激光器中的光耦合到顶层硅波导结构中。
其中所述的凹槽在顶层硅处的顶端为封闭状或开放状。
本发明的技术效果是由于各向异性湿法腐蚀得到的V型槽端面光滑，表面粗糙度较小，所以用此端面作为全反射面，是比较合适的。基于全反射效应，可以实现较高的耦合效率。
为进一步说明本发明的具体技术内容，以下结合实施例及附图详细说明如后，其中 图1是现有技术的结构示意图； 图2是本发明的结构示意图，显示其制作过程； 图3是本发明图2的另一种实施例的结构示意图。
具体实施例方式 请参看图2和图3，本发明绝缘体上硅背腐蚀全反射的垂直耦合结构如图所示，由图可见，本发明绝缘体上硅背腐蚀全反射的垂直耦合结构包括 (1)全反射背腐蚀凹槽100，凹槽100在顶层硅30处的顶端为封闭状或开放状。该凹槽100位于硅衬底0、SiO2埋层20、顶层硅30上。
(2)凹槽100位于顶层硅30处的两个斜面作为全反射镜面32，从而将光纤或激光器中的光耦合到顶层硅波导结构中。本结构的输入场，可采用普通光纤、锥形透镜光纤或者激光器加上聚焦透镜等等。
而前述的技术(图1)中，由于需要在V型槽的一个斜面上制作反射模，所以工艺复杂。在V型槽斜面上镀反射膜，为了提高反射效率，对镀上的反射膜的均匀性要求较高，因此实现起来难度也较大。相对于现有技术来说，本发明只需采用几次湿法腐蚀的方法就可以实现相同的功能，并且由于湿法腐蚀具有端面粗糙度小的优点。因此，合理的控制工艺条件，可以实现较高的耦合效率。
本发明绝缘体上硅背腐蚀全反射的垂直耦合结构的制作方法如下 (1)、在硅衬底10背面利用各向异性湿法腐蚀(可以采用KOH溶液)背腐蚀梯形凹槽，控制工艺的条件和腐蚀的时间，当梯形凹槽的上表面腐蚀到SiO2埋层20处时停止。为了在背腐蚀硅衬底10的时候保护顶层硅30，可以首先在顶层硅30上淀积一层SiO2薄层或者保护胶作为保护层。
(2)、然后采用腐蚀液将梯形凹槽上表面处的SiO2埋层20腐蚀掉，为下一步背腐蚀顶层硅30开一个窗口21。合理地控制腐蚀的时间，在腐蚀出窗口21的同时尽量减少腐蚀液的侧向钻蚀。
(3)、再次利用各向异性湿法腐蚀(可以采用KOH溶液)在顶层硅30上背腐蚀出V型槽31，该V型槽31、SiO2埋层窗口2与梯形凹槽形成凹槽100，作为反射耦合的基本单元。SiO2埋层窗口21的大小和顶层硅的厚度决定了V型槽的形状和参数，凹槽100在顶层硅30处的顶端可以为封闭状或开放状(分别对应图2和图3)。
(4)、凹槽00位于顶层硅30处的两个斜面作为全反射镜面32，从而将光纤或激光器中的光经全反射耦合到顶层硅30的波导结构中。为了增强结构的机械性能，可以在凹槽100处填充低折射率的材料(比如SiO2或者一些胶等等)。
下面举一个具体实施例介绍如下 现有的SOI片子的规格如下顶层硅30厚度2m，SiO2埋层20厚度2μm，硅衬底10厚度为450μm。设计的背腐蚀全反射V型槽如图2所示，在顶层硅30上的腐蚀深度为10μm，由几何关系，在硅衬底10背面需要刻蚀出宽度为650.5μm长度为1000μm的窗口。采用各向异性湿法腐蚀液KOH溶液背腐蚀SOI片，控制工艺条件，直到腐蚀到SiO2埋层20自停止面为止。然后采用酸性腐蚀液将凹槽上表面的埋层SiO2腐蚀掉，之后再次采用各向异性腐蚀液KOH溶液在顶层硅30上背腐蚀出V型槽。从光纤或激光器出射的光场，调整位置，经V型槽全反射面的反射，耦合入顶层硅波导结构中。
综上所述，本发明基于绝缘体上硅背腐蚀全反射结构，将普通光纤、锥形透镜光纤或者激光器发出的光经V型槽全反射面的反射垂直耦合进SOI顶层硅波导结构中。本发明具有工艺简单、成本低、易于实现等优点。
权利要求
1.一种绝缘体上硅背腐蚀全反射的垂直耦合结构的制作方法，其特征在于，包括如下步骤
步骤1在硅衬底背面利用各向异性湿法腐蚀背腐蚀梯形凹槽，梯形凹槽的上表面腐蚀到SiO2埋层处；
步骤2然后采用腐蚀液将梯形凹槽上表面处的SiO2埋层腐蚀掉，为下一步背腐蚀顶层硅开一个窗口；
步骤3再次利用各向异性湿法腐蚀在顶层硅上背腐蚀出V型槽，该V型槽、SiO2埋层窗口与梯形凹槽形成凹槽，作为反射耦合的基本单元；该凹槽位于顶层硅处的两个斜面作为全反射镜面，从而将光纤或激光器中的光耦合到顶层硅的波导结构中。
2.根据权利要求1所述的绝缘体上硅背腐蚀全反射的垂直耦合结构的制作方法，其特征在于，其中所述的硅衬底、SiO2埋层、硅顶层为SOI结构。
3.根据权利要求1所述的绝缘体上硅背腐蚀全反射的垂直耦合结构的制作方法，其特征在于，其中所述的顶层硅上的V型槽的顶端为封闭状或开放状。
4.一种绝缘体上硅背腐蚀全反射的垂直耦合结构，其特征在于，包括
一SOI结构，该SOI结构包括依次生长的硅衬底、SiO2埋层、顶层硅；
该SOI结构上有一凹槽，该凹槽位于硅衬底、SiO2埋层、顶层硅上。
5.根据权利要求4所述的绝缘体上硅背腐蚀全反射的垂直耦合结构，其特征在于，其中所述的凹槽位于顶层硅处的两个斜面作为全反射镜面，从而将光纤或激光器中的光耦合到顶层硅波导结构中。
6.根据权利要求4所述的绝缘体上硅背腐蚀全反射的垂直耦合结构，其特征在于，其中所述的凹槽在顶层硅处的顶端为封闭状或开放状。
全文摘要
本发明一种绝缘体上硅背腐蚀全反射的垂直耦合结构，其特征在于，包括一SOI结构，该SOI结构包括依次生长的硅衬底、SiO2埋层、顶层硅；该SOI结构上有一凹槽，该凹槽位于硅衬底、SiO2埋层、顶层硅上。本发明由于各向异性湿法腐蚀得到的V型槽端面光滑，表面粗糙度较小，所以用此端面作为全反射面，是比较合适的。基于全反射效应，可以实现较高的耦合效率。
文档编号G02B6/13GK101191871SQ20061014430
公开日2008年6月4日 申请日期2006年12月1日 优先权日2006年12月1日
发明者亮 贾, 刘育梁 申请人:中国科学院半导体研究所