液晶显示器件的制作方法

专利名称：液晶显示器件的制作方法
技术领域：
本发明涉及一种液晶显示器件，该液晶显示器件使用薄膜晶体管 作为其驱动电路和像素部分。
背景技术：
用廉价的玻璃衬底而形成的液晶显示器件随着分辨率的增加，用 于安装的像素部分周围的区域(框缘区域)在村底中所占比例增大， 有妨碍液晶显示器件的精巧化的倾向。所以，可以认为将用单晶硅片
形成的ic (集成电路)安装到玻璃衬底的方式有其界限。包含驱动电
路的集成电路和像素部分浑然一体地形成在同一块玻璃衬底上的技
术，也就是所谓的面板上载系统(system on panel)化受到关注。
使用多晶半导体膜的薄膜晶体管(多晶TFT)的迁移率比使用非晶 半导体膜的TFT的迁移率高2位数，具有能够将液晶显示器件的像素
部分和其周围的驱动电路浑然一体地形成在同一块衬底上的优势。但 是，跟使用非晶半导体膜的TFT相比，由于晶化半导体膜的工艺复杂， 所以相应地又有成品与原料之比减低，成本增高的劣势。
例如，在多晶半导体膜的形成中通常使用的激光退火法的情形中， 为了提高结晶性有必要确保所需能源的密度。因此，激光束的长轴的 长度就有了界限，这样就会使晶化工艺的处理能量减少，激光束的边 缘附近产生不均匀，其结果是对衬底的尺寸有了限制。另外，激光能 源由于自身不均匀导致半导体膜的结晶性产生不均匀，所以有很难均 匀处理净皮处理物的缺点。
但是，用非晶半导体膜形成沟道形成区的TFT的电场效应迁移率 至多为0. 4至0. 8cm2/V.sec左右。因此，可以给4象素部分作为开关元 件使用，但是不适合作为选择像素的扫描线驱动电路、或给该被选择 的像素提供视频信号的信号线驱动电路等要求高速运转的驱动电路。

发明内容
鉴于上述问题，本发明的目的是提供一种液晶显示器件，该液晶 显示器件在不使TFT的工艺复杂化的情况下可以实现面板上载系统， 并且抑制成本。本发明使用在非晶半导体膜中结晶粒分散存在的半晶半导体膜制
作薄膜晶体管(TFT),并将该TFT用于像素部分或驱动电路从而制作 液晶显示器件。使用半晶半导体膜的TFT的迁移率为2至10cm7V.sec， 是使用非晶半导体膜的TFT的迁移率的2至20倍，所以可以将驱动电 路的一部分或整个驱动电路和像素部分浑然一体地形成在同一块衬底 上。
而且半晶半导体膜和多晶半导体膜不同，可以作为半晶半导体膜 直接形成在衬底上。具体来说，可以用112将SiH,的流量比稀释到2至 1000倍，优选稀释到IO至IOO倍，并通过等离子体CVD法形成膜。根 据上述方法制作的半晶半导体膜包含微晶半导体膜，该微晶半导体膜 在非晶半导体膜中包含0.5nm至20nm的晶粒。所以，和使用多晶半导 体膜的情况不同，不需要在形成半导体膜之后执行对其进行晶化的工 艺。并且，不会象使用激光束来晶化半导体膜那样，发生因在激光束 的长轴的长度上有限度，所以衬底的尺寸也受到限制的情况。另外， 可以减少制作TFT的工序，所以相应地可以提高液晶显示器件成品与 原料之比，并降1氐成本。
另外，本发明只要至少用半晶半导体膜来形成沟道形成区就可以。 沟道形成区没有必要在其膜厚方向上全部是半晶半导体，只要其一部 分包含半晶半导体即可。
液晶显示器件包括提供有液晶元件的面板以及安装有包含控制器 的IC等状态的面板的模块。液晶元件包括像素电极、对面电极以及提 供在像素电极和对面电极之间的液晶。而且，本发明涉及在制作该液 晶显示器件的过程中，相当于液晶显示器件完成之前的一种模式的元 件衬底，该元件衬底在多个的各个像素中提供控制将视频信号的电位 供给液晶元件的像素电极的手段。元件衬底具体可以是任何状态，可 以是只形成有液晶元件的像素电极的状态，也可以是在形成将成为像 素电极的导电膜的膜后，对其进行图案化以形成像素电极之前的状态。


图l是表示本发明的液晶显示器件的剖面图2A、 2B是表示本发明的液晶显示器件中的像素的电路图和剖面
图3是表示本发明的液晶显示器件的剖面图；图4是表示本发明的液晶显示器件中的元件衬底的一个模式的图； 图5A、 5B是表示本发明的液晶显示器件中的元件衬底的一个模式 的图6A、 6B是表示本发明的液晶显示器件的结构的框图； 图7A 7C是表示本发明的液晶显示器件的制作工艺的图； 图8A-8C是表示本发明的液晶显示器件的制作工艺的图； 图9A-9C是表示本发明的液晶显示器件的制作工艺的图； 图IOA、 IOB是表示本发明的液晶显示器件的制作工艺的图； 图IIA、 IIB是表示本发明的液晶显示器件中的半晶TFT的一个模 式的图12A、 12B是表示用于本发明的液晶显示器件的移位寄存器的一 个模式；
图13A、 13B是表示本发明的液晶显示器件的俯视图和剖面图； 图14A~ 14C是表示使用本发明的液晶显示器件的电子器件的图。 本发明的选择图为图1
具体实施例方式
下面，关于本发明的实施方式将参照附图给于说明。但是，本发 明可能通过多种不同的方式来实施，本领域人员可以很容易地理解一 个事实就是其方式和详细内容可以被变换为各种各样的形式，而不脱 离本发明的宗旨及其范围。因此，本发明不应该被解释为仅限定在本 实施方式所记载的内容中。
接着，将说明使用于本发明的液晶显示器件的TFT的结构。图1 示出了用于驱动电路的TFT和用于像素部分的TFT的剖面图。101相当 于用于驱动电路的TFT的剖面图，而102相当于用于像素部分的TFT 的剖面图，103相当于经所述TFT 102获取供应电流的液晶元件的剖面 图。TFT 101、 102是反错向类型(底栅型)。注意，虽然半晶TFT为 n型时比为p型时的迁移率更高，所以n型半晶TFT更适合用于驱动电 路，但是，本发明的TFT可以是n型也可以是p型。无论使用哪一个 极性的TFT，形成在同一个衬底上的TFT最好是相同极性，这样可以减
少工序。
驱动电路的TFT 101包括在第一衬底100上形成的栅电极110;覆 盖栅电极110的栅绝缘膜111;以及中间夹栅绝缘膜111和栅电极110重叠的由半晶半导体膜构成的第一半导体膜112。而且，TFT 101还包 括作为源区或漏区发挥作用的一对第二半导体膜113;以及提供在第一 半导体膜112和第二半导体膜113之间的第三半导体膜114。
图1中，栅绝缘膜111由2层绝缘膜形成，但是本发明并不局限 于该结构。栅绝缘膜111也可以由单层或3层或3层以上的绝缘膜构 成。
另外，第二半导体膜113由非晶半导体膜或半晶半导体膜形成， 该半导体膜中掺杂有赋予一个导电型的杂质。而且， 一对第二半导体 膜113中间夹第一半导体膜112的沟道形成区域互相面对。
另外，第三半导体膜114由非晶质半导体膜或半晶半导体膜形成， 有和第二半导体膜113相同的导电型，且有比第二半导体膜113更低 的导电性的特性。因为第三半导体膜114作为LDD区域发挥作用，所 以可以緩和集中在作为漏区发挥作用的第二半导体膜113的边缘的电 场，从而可以防止热载流子效应。第三半导体膜114不一定必须提供， 但是若提供，则可以提高TFT的耐压性，并提高可靠性。另外，如果 TFT101是n型，那么，即使在形成第三半导体膜114时不特意掺杂赋 予n型的杂质，也可以获取n型导电型的半导体。所以，当TFT 101 是n型时，不一定必须给第三半导体膜114掺杂赋予n型的杂质，但 要给形成沟道的第一半导体膜掺杂赋予p型导电性的杂质，并控制该 导电型使其尽量接近极性I型。
另外，形成布线115并使其和一对第二半导体膜113连接。
驱动电路的TFT 102包括在第一衬底100上形成的栅电极120;覆 盖栅电极120的栅绝缘膜111;以及中间夹栅绝缘膜111和栅电极120 重叠的由半晶半导体膜构成的第一半导体膜122。而且，TFT102还包 括作为源区或漏区发挥作用的一对第二半导体膜123;以及提供在第一 半导体膜122和第二半导体膜123之间的第三半导体膜124。
另外，第二半导体膜123由非晶半导体膜或半晶半导体膜形成， 该半导体膜中掺杂有赋予一个导电型的杂质。而且， 一对第二半导体 膜123中间夹第一半导体膜122的沟道形成区域而互相面对。
另外，第三半导体膜124由非晶质半导体膜或半晶半导体膜形成， 有和第二半导体膜123相同的导电型，且有比第二半导体膜123更低 的导电性的特性。因为第三半导体膜124作为LDD区域发挥作用，所
9以可以緩和集中在作为漏区发挥作用的第二半导体膜123的边缘的电 场，从而可以防止热载流子效应。第三半导体膜124不一定必须提供， 但是若提供第三半导体膜，则可以提高TFT的耐压性，并提高可靠性。 另外，如果TFT 102是n型，那么，即使在形成第三半导体膜124时 不特意掺杂赋予n型的杂质，也可以获取n型导电型的半导体。所以， 当TFT 102是n型时，不一定必须给第三半导体膜124掺杂赋予n型 的杂质，但要给形成沟道的第一半导体膜掺杂赋予P型导电性的杂质， 并控制该导电型使其尽量接近极性I型。
另外，形成布线125并使其和一对第二半导体膜123连接。
形成由绝缘膜形成的第一钝化膜140、第二钝化膜141并使其覆盖 TFT 101、 102以及布线115、 125。覆盖TFT 101、 102的钝化膜不限 于2层结构，可以是单层也可以是3层或3层以上的结构。例如，可 以用氮化硅形成第一钝化膜140，用氧化硅形成第二钝化膜141。用氮 化硅或氮化氧化硅来形成钝化膜可以防止TFT 101、 102因湿气或氧的 影响而引起的退化。
布线215的一方中间夹布线160和液晶元件103的像素电极130 连接，并且在像素电极130上形成与其连接的定向膜131。另一方面， 在中间夹像素电极130和第一衬底100相对的第二衬底170上形成按 对面电极171和定向膜142的顺序层叠的叠层。然后，在像素电极130 及定向膜131和对面电极171及定向膜142之间提供液晶143，像素电 极130和液晶143和对面电极171重叠的部分相当于液晶元件103。另 外，像素电极130和对面电极171之间的距离(cell gap)由间隙物 161控制。图1中，对绝缘膜进行图案化从而形成间隙物161，但是也 可以将另外准备的球状的间隙物分散在定向膜131上，从而控制间隙。 参考数字162相当于密封材料，用该密封材料162可以将液晶143密 封在第一衬底IOO和第二衬底170之间。
在第一衬底100的形成有TFT 101和TFT 102的反面提供偏振光 板150。并在笫二衬底170的形成有对面电极171的反面提供偏振光板 151。注意，本发明的液晶显示器件的关于定向膜和偏振光板的数量和 提供的位置不限于图1所示的结构。在本发明中，因为包含沟道形成区的笫一半导体膜由半晶半导体
形成，所以，跟用非晶半导体膜的TFT相比可以获取高迁移率的TFT， 因此，驱动电路和像素部分可以形成在同一个衬底上。
接着，将说明本发明的液晶显示器件包括的像素的其他结构。图 2A表示像素的电路图的一个模式，图2B表示和图卩A对应的像素的剖 面结构的一个模式。
在图2A、2B中，201相当于控制给像素输入视频信号的开关用TFT， 202相当于液晶元件。具体地说，经由开关用TFT201输入给像素的视 频信号的电位供应给液晶元件202的像素电极。参考数字203相当于 当开关用TFT201是截止(OFF)时保持液晶元件202的像素电极和对 面电极之间的电压的电容元件。
具体来说，在开关用TFT 201中，栅电极和扫描线G连接，源区 和漏区的一方和信号线S连接，另一方和液晶元件202的像素电极204 连接。电容元件203包括的两个电极中， 一个电极和液晶元件202的 像素电极204连接，另一个电极被供给一定的电位，且该电位最好和 对面电极相同。
另外，在图2A、 2B中，开关用TFT 201是串接且栅电极被连接的 多个TFT公用第一半导体膜的多栅(multi gate)结构，多栅结构可 以减低开关用TFT 201的(截止)OFF电流。具体图2A、图2B所示的 开关用TFT 201是两个TFT直列连接的结构，但是也可以是3个TFT 直列连接，且栅电极被连接的多栅结构。另外，开关用TFT不一定必 须是多栅结构，也可以是栅电极和沟道形成区域为单数的通常的单栅 结构的TFT。
接着说明不同于图1、图2所示模式的本发明的液晶显示器件包括 的TFT。图3表示用于驱动电路的TFT的剖面图和用于像素部分的TFT 的剖面图。301相当于用于驱动电路的TFT的剖面图，302相当于用于 像素部分的开关用TFT的剖面图，303相当于液晶元件的剖面图。
驱动电路的TFT 301和像素部分的TFT 302分别包括在第一衬底 300上形成的栅电极310、 320;覆盖栅电极310、 320的栅绝缘膜311; 以及中间夹栅绝缘膜311和栅电极310、 320重叠的由半晶半导体膜构 成的第一半导体膜312、 322。而且，形成由绝缘膜形成的沟道保护膜 330、 331并使其覆盖第一半导体膜312、 322的沟道形成区域。沟道保护膜330、 331是为在制作TFT 301、 302的工艺中防止第一半导体膜 312、 322的沟道形成区^皮腐蚀而提供。而且，TFT301、 302还分别包 括作为源区或漏区发挥作用的一对第二半导体膜313、 323;以及提供 在第一半导体膜312、 322和第二半导体膜313、 "3之间的第三半导 体膜314、 324。
图3中，栅绝缘膜311由2层绝缘膜形成，但是本发明并不局限 于该结构。栅绝缘膜311也可以由单层或3层或3层以上的绝缘膜构 成。
另外，第二半导体膜313、 323由非晶半导体膜或半晶半导体膜形 成，该半导体膜中掺杂有赋予一个导电型的杂质。而且， 一对第二半 导体膜313、 323中间夹第一半导体膜312的沟道形成区域而互相面对。
另外，第三半导体膜314、 324由非晶质半导体膜或半晶半导体膜 形成，有和第二半导体膜313、 323相同的导电型，且有比第二半导体 膜313、 323更低的导电性的特性。因为第三半导体膜314、 324作为 LDD区域发挥作用，所以可以緩和集中在作为漏区发挥作用的第二半导 体膜313、 323的边缘的电场，从而可以防止热载流子效应。第三半导 体膜314、 324不一定必须提供，但是若提供，则可以提高TFT的耐压 性，并提高可靠性。另外，如果TFT301、 302是n型，那么，即使在 形成第三半导体膜314、 324时不特意掺杂赋予n型的杂质，也可以获 取n型的半导体。所以，当TFT 301、 302是n型导电型时，不一定必 须给第三半导体膜314、 324掺杂赋予n型的杂质，但给形成沟道的第 一半导体膜中掺杂赋予P型导电性的杂质，并控制该导电型使其尽量 接近极性I型。
另外，形成布线315、 325并使其和一对第二半导体膜313、 323 连接。
形成由绝缘膜形成的第一钝化膜340、第二钝化膜341并使其覆盖 TFT 301、 302以及布线315、 325。覆盖TFT 301、 302的4屯化膜不限 于2层结构，可以是单层也可以是3层或3层以上的结构。例如，可 以用氮化硅膜形成第一钝化膜340，用氧化硅形成第二钝化膜341。通 过用氮化硅或氮化氧化硅形成钝化膜可以防止TFT 301、 302因湿气或 氧的影响而引起的退化。然后，布线325的一方中间夹布线360和液晶元件303的像素电 极370连接，并且在像素电极370上连接形成定向膜371。另一方面， 在中间夹像素电极370和第一村底300相对的第二衬底372上形成按 对面电极373和定向膜342的顺序层叠的叠层。然后，在像素电极370 及定向膜371和对面电极373及定向膜342之间提供液晶343，像素电 极370和液晶343和对面电极373重叠的部分相当于液晶元件303。另 外，像素电极370和对面电极373之间的距离(cell gap)由间隙物 361控制。图3中，对绝缘膜进行图案化从而形成间隙物361，但是也 可以将另外准备的球状的间隙物分散在定向膜371上，从而控制间隙。 参考数字362相当于密封材料，用该密封材料362可以将液晶343密 封在第一衬底300和第二衬底372之间。
可以在第一衬底300的形成有TFT 301和TFT 302的反面提供偏 振光板。另外也可以在第二衬底372的形成有对面电极372的反面提 供偏振光板。注意，本发明的液晶显示器件的关于定向膜和偏振光板 的数量和提供的位置不限于图3所示的结构。
接着说明用于本发明的液晶显示器件的元件衬底，
图4示出了一种元件衬底的模式，其中仅将信号线驱动电路6013 另外形成，且使该信号线驱动电路6013和形成在第一衬底6011上的 像素部分6012连接。像素部分6012和扫描线驱动电路6014由半晶TFT 形成。用能够获取比半晶TFT更高迁移率的晶体管形成信号线驱动电 路，可以使对驱动频率要求比扫描驱动电路更高的信号线驱动电路的 运转安定。另外，信号线驱动电路6013可以是使用单晶半导体的晶体 管、多晶半导体的TFT、或使用SOI的晶体管。经由FPC 6015给像素 部分6012、信号线驱动电路6013和扫描线驱动电路6014分别供给各 自的电源电位和各种信号。
另外，信号线驱动电路和扫描线驱动电路可以和像素部分一同形 成在同一个衬底上。
当另外形成驱动电路时，不一定必须将形成有驱动电路的衬底粘 合在形成有像素部分的村底上，例如可以粘贴在FPC上。图5A示出了 另一种元件衬底的模式，其中仅将信号线驱动电路6023另外形成，且 使该信号线驱动电路6023和形成在第一衬底6021上的像素部分6022 及扫描线驱动电路6024连接。l象素部分6022和扫描线驱动电路6024由半晶TFT形成。信号线驱动电路6023经由FPC 6025和l象素部分6022 连接。经由FPC 6025给像素部分6022、信号线驱动电路6023和扫描 线驱动电路6024分别供给电源电位和各种信号。
另外，仅将信号线驱动电路的一部分或扫描线驱动电路的一部分 用半晶TFT和像素部分一起形成在同一个衬底上，可以将信号线驱动 电路或扫描线驱动电路的剩下的那部分另外形成，并使该部分和像素 部分电连接。图5B示出了一种元件衬底的模式，其中将信号线驱动电 路具有的模拟开关6033a和像素部分6032、扫描线驱动电路6034形成 在同一个衬底6031上，另外在不同的衬底上形成信号线驱动电路具有 的移位寄存器6033b，并和上述衬底粘合。像素部分6032及扫描线驱 动电路6034由半晶TFT形成。信号线驱动电路具有的移动寄存器6033b 经由FPC 6035和像素部分6032连接。经由FPC 6035给像素部分6032、 信号线驱动电路和扫描线驱动电路6034分别供给电源电位和各种信 号。
如图4、图5所示，本发明的液晶显示器件可以用半晶TFT将驱动 电路的一部分或全部和像素部分一起形成在同一个衬底上。
此外，另外形成的衬底的连接方法没有特别的限制，可以使用众 所周知的COG (Chip On Glass)方法或线路结合法、或TAB (Tape Automated Bonding )方法等。至于连接位置，只要能够电连接就不限 于图5所示的位置。还有，也可以连接另外形成的控制器、CPU、存储 器等。
本发明使用的信号线驱动电路不限于只包括移位寄存器和模拟开 关的模式。除了移位寄存器和模拟开关，还可以包括缓存器、电平转 移器、源输出器等其他电路。另外，移位寄存器和模拟开关不是必须 要提供的，比如可以使用如解码器电路那样可以选择信号线的其他的 电路来代替移位存储器，或使用锁存器等来代替模拟开关。
图6A示出了本发明的液晶显示器件的框图。图6A所示的液晶显 示器件包括具备多个包含液晶元件的像素的像素部分701、选择各个 像素的扫描线驱动电路702、控制给被选择的像素输入视频信号的信号 线驱动电路703。
图6A中的信号线驱动电路703包括移位寄存器704、模拟开关705。 输入时钟信号(CLK)、启始脉冲信号(SP)到移位寄存器704。时钟
14信号(CLK)、启始脉冲信号(SP) —被输入到移位寄存器704,就在 移位寄存器704中产生时序信号，然后该信号被输入到模拟开关705。
另外，给模拟开关705供给视频信号。模拟开关705根据输入进 来的时序信号进行取样(sampling)后供给下一阶段的信号线。
接着说明扫描线驱动电路702的结构。扫描线驱动电路702包括 移位寄存器706、緩存器707。另外，根据情况也可以配备电位移动器。 在扫描线驱动电路702中，通过给移位寄存器706输入时钟信号(CLK )、 启始脉冲信号(SP )从而生成选择信号。生成的选择信号在緩存器707 中被缓存放大，并供给到对应的扫描线。扫描线连接到一条线的像素 的晶体管的栅。由于必须使一条线的像素的晶体管一齐变为导通(ON)， 所以緩存器707使用能够流过大电流的緩存器。
当全色的液晶显示器按顺序将对应R(红)、G(绿)、B(蓝)的 视频信号取样并供给到相应的信号线时，连接移位寄存器704和模拟 开关705的终端数量相当于连接模拟开关705和像素部分701的信号 线的终端数量的三分之一左右。因此，将模拟开关705和像素部分701 形成在同一个衬底上的情况跟将模拟开关705和像素部分701形成在 不同衬底上的情况相比，可以抑制用于连接另外形成的衬底的终端数 量，并可以抑制不良连接发生的可能性，从而提高成品与原料之比率。
图6B示出了和图6A不同的本发明的液晶显示器件的框图。图6B 所示的信号线驱动电路713包括移位寄存器714、锁存器A715、锁存 器B716、 D/A转换电路(DAC) 717。扫描线驱动电路712包括的成分 和图6A相同。
输入时钟信号(CLK)、启始脉沖信号(SP)到移位寄存器714。 时钟信号(CLK)、启始脉冲信号(SP) —被输入到移位寄存器714， 就在移位寄存器714中产生时序信号，然后该信号被输入到第一段的 锁存器A715。时序信号一被输入到锁存器A 715，则和该时序信号同 步，视频信号按顺序被写入到锁存器A 715，并被保存。另外，图6B 虽然假设给锁存器A 715按顺序写入视频信号，但是本发明不局限于 该结构。也可以将多级的锁存器A 715分成几个小组，按组并行输入 视频信号，也就是执行分割驱动。这种情况下的组的数目被称为分割 数。例如按四个等级将锁存器分开时，被称为4分割的分割驱动。将锁存器A 715的向全级的锁存器写入视频信号到全部结束为止 的时间称为线期间。实际上，存在着在线期间里含有在上述线期间内 加入水平回描期间的期间的情况。
一旦1线期间结束，锁存信号(Latch Signal)被提供给第2级 锁存器B 716,与该锁存信号同步被锁存器A 715保持的视频信号被一 齐写入锁存器B 716并被保持。在向锁存器B 716送完视频信号的锁 存器A715，再次与来自移位寄存器714的时序信号同步，下一次的视 频信号的写入被顺序进行。在该第二回的l线期间中，被写入锁存器B 716并被保持的视频信号被输入到DAC 717。
在DAC 717被输入的视频信号从数字转换为模拟，并被供给对应 的信号线。
另外，图6A、图6B所示的结构只是本发明的液晶显示器件的一个 模式而已，信号线驱动电路和扫描线驱动电路的结构并不局限于此。
接着将说明本发明的液晶显示器件的具体制作方法。
除了玻璃和石英，塑料材料也可以作为第一衬底10的材料。另外， 还可以使用在不锈钢或铝等金属材料上形成绝缘膜的村底。在该第一 衬底10上形成导电膜11以备形成栅电极和栅布线(扫描线)。第一 导电膜ll使用铬、钼、钛、钽、钨、铝等金属材料或其他合金材料。 该导电膜11可以用溅射法或真空蒸发淀积法来形成(图7A)。
将导电膜11蚀刻加工从而形成栅电极12、 13。因为要在栅电极上 形成第一半导体膜或布线层，所以最好将其边缘部分加工成锥形状。 另外，当用以铝为主要成分的材料来形成导电膜11时，在蚀刻加工后 执行阳极氧化处理等从而使表面绝缘化。另外，虽然没有图示出，还 可以在该工艺中同步形成和栅电极连接的布线(图7B)。
接着，如图7C所示，通过将第一绝缘膜14和第二绝缘膜15形成 在栅电极12、 13的上层，可以使其作为栅绝缘膜发挥作用。在这种情 况下，理想的是，形成氧化硅膜作为第一绝缘膜14，形成氮化硅膜作 为第二绝缘膜15。这些绝缘膜可以用辉光放电分解法或濺射法来形成。 尤其是，要在低成膜温度下形成栅漏电少的细密的绝缘膜，则可以在 反应气体中包含氩等稀有气体元件并掺杂到形成的绝缘膜中。
然后，在这样的第一绝缘膜14、第二绝缘膜15上形成第一半导体 膜16。第一半导体膜16用包含介于非晶和结晶结构(含有单晶和多晶结构)的中间结构的半导体膜形成。该半导体是具有自由能源稳定的 第三状态的半导体，并包含近程有序的晶格歪斜的晶质区域。可以在
非单晶半导体中分散直径为0.5-20nm的颗粒而存在。作为悬空键 (dangling bond)的中和剂至少含有1原子％或更多的氢或由素。在此 为了方便将此半导体称为半晶半导体(SAS)。而且，在其中包含氦、 氩、氪、氖等稀有气体元素还可以更加促进晶格歪斜，增加稳定性最 终获得良好的SAS。关于该SAS半导体的叙述，公开在例如美国专利4, 409, 134号。
用硅化物气体通过辉光放电分解法可以形成SAS。典型的硅化物气 体为SiH4，其他还可以使用Si2H6、 SiH2Cl2、 SiHCl3、 SiCL、 SiF4等。 另外，还可以将该硅化物气体用氢、或氢和选自氦、氩、氪、氖中的 一种或多种稀有气体元素来稀释，从而可以容易地获取该SAS。稀释硅 化物气体的稀释率最好设定为10-1000倍。当然，根据辉光放电分解 的膜的反应生成是在减压下进行的，但是压力大约设定为0. 1Pa-133Pa 的范围左右，为形成辉光放电的电力设定为lMHz-120MHz,优选供应 13MHz-60MHz的高频电力。衬底的加热温度优选为300度或更低，推荐 100-200度的衬底加热温度。
另外，在硅化物气体中，混入CH4、 C2Hs等碳化物气体；GeH4、 GeF4 等锗化气体，并将能带幅宽调节为1.5至2.4eV，或O. 9至l.leV。
SAS在故意不掺杂以控制价电子为目的的杂质元素时，显示弱n型 电导性，给提供TFT的沟道形成区域的第一半导体膜和该成膜的同时 或在成膜后掺杂赋予p型的杂质元素从而能够控制阀值。作为赋予p 型的杂质元素，典型的为硼，在B2H6 、BF3等杂质气体以lppm至1000ppm 的比例混入硅4匕物气体。硼的浓度例如可以为1 x 10"atoms/co^至6 x 1016 atoms/cm3。
接着，如图8A所示，形成第二半导体膜17。第二半导体膜17是 在故意不掺杂以控制价电子为目的的杂质元素时而形成的膜，和第一 半导体膜16同样，优选用SAS来形成。该第二半导体膜17由于是在 形成源及漏的具有一个导电型的第三半导体膜18和第一半导体膜16 之间形成，所以有緩冲层的作用。因此，相对于有弱n型导电性的第 一半导体膜16，当形成有相同导电型的一个导电型的第三半导体膜18 时，不一定必须形成第二半导体膜17。在以控制阀值为目的，且当掺杂赋予p型的杂质元素时，第二半导体膜17具有阶段性地使杂质浓度 变化的效果，是为了良好地形成接合的优选的模式。也就是说，形成 的TFT中可以有形成在沟道形成区域和源或漏区之间的低浓度杂质区 (LDD区域)的功能。
当用有一个导电型的第三半导体膜18形成n沟道型的TFT时，可 以掺杂作为典型的杂质元素的磷，并给硅化物气体添加PH3等杂质气 体。有一个导电型的第三半导体膜18可以由如SAS那样的半导体、非 晶半导体或微晶半导体形成。
根据上述步骤，可以在不接触大气的情况下，连续形成了从第一 绝缘膜14至有一个导电型的第三半导体膜18。换言之，在不受大气成 分或大气中浮游的污染杂质元素的污染的情况下，可以形成各个层叠 界面，所以可以减低TFT特性的不均匀。
然后，用光致抗蚀剂形成掩膜19，并对第一半导体膜16、第二半 导体膜17、有一个导电型的第三半导体膜18执行蚀刻以形成如岛形状 的分离状态(图8B)。
之后，形成第二导电膜20，并用该导电膜形成和源及漏连接的布 线。第二导电膜20用铝、或以铝为主要成分的导电性材料来形成，但 是和半导体膜连接的层也可以用钛、钽、钼或这些元素的氮化物形成 的叠层结构。为了提高耐热性，可以给铝以0.5-5原子％掺杂钛、硅、 钪、钕、铜等的元素(图8C)。
接着形成掩膜21。掩膜21是为了形成和源及漏连接的布线的图案 的掩膜，同时也可以兼用作清除第二半导体膜17及有一个导电型的第 三半导体膜18以形成源区及漏区及LDD区的蚀刻掩膜。铝或以铝为主 要成分的导电膜的蚀刻可以使用BC13、 Cl2等氯化物气体来执行。通过 该蚀刻加工来形成布线23-26。另外，虽然为形成沟道形成区的蚀刻使 用SF6、 NF3、 CF4等氟化物气体来执行蚀刻，但在这种情况下不能获取 和作为基底膜的第一半导体膜16的选择比，所以需要适当地调节处理 时间。根据上述步骤，可以形成沟道腐蚀型的TFT的结构(图9A)。
然后，用氮化硅膜形成以保护沟道形成区为目的的第三绝缘膜27。 该氮化硅膜虽然可以用溅射法或辉光放电分解法来形成，但是该膜要 求是细密的膜以阻挡浮游在大气中的有机物或金属物、水蒸气等污染 杂质的侵入。用氮化硅膜作为第三绝缘膜27，可以使第一半导体膜16中的氧浓度在5xl019 atoms/cm3或更4氐，优选1 x I019atoms/cm3或更低的范围。为了达到该目，以硅为靶，用混合氮和氩等稀有气体的溅射气体，形成被高频溅射的氮化硅膜，从而使膜中含有稀有气体元素，其结果是促进了膜的细密化。另外，在辉光放电分解法中，将硅化物气体用氩等惰性气体(稀有气体)稀释100倍至500倍而形成的氮化硅膜即使在100度以下的低温也可以形成细密的膜，所以该氮化硅膜是理想的。而且，如果有必要，可以用氧化硅膜层叠形成第四绝缘膜28。第三绝缘膜27和第四绝缘膜28相当于钝化膜。
接着，在第三绝缘膜27和/或第四绝缘膜28上形成平整化膜29。平整化膜29优选用以丙烯酸、聚酰亚胺、聚酰胺等有机树脂或硅氧烷基材料为出发材料而形成的包含Si-0结合和Si-CHx结合的绝缘膜来形成。然后，在第三绝缘膜27、第四绝缘膜28、平整化膜29中形成接触孔，并在平整化膜29上形成和各个布线23-26连接的布线30-33(图9B)。
布线30-33由选自Ta、 W、 Ti、 Mo、 Al、 Cu中的元素或以上述元素为主要成分的合金或化合物形成。或者使用这些的导电膜的叠层。例如可以是第一层为Ta、第二层为W;第一层为TaN、第二层为Al;第一层为TaN、第二层为Cu;第一层为Ti、第二层为Al、第三层为Ti的组合。另外，第一层和第二层中的任何一方可以使用AgPdCu合金。也可以是按W、 Al和Si的合金(Al-Si ) 、 TiN的顺序层叠而形成的3层结构。还可以用氮化鴒来代替鵠(W)，用Al和Ti的合金膜(A1-Ti)来代替Al和Si的合金(Al-Si )，用Ti来代替TiN。
接着，如图10A所示，在平整化膜29上形成像素电极35并使其和布线33连接。在图10中虽然示出了用透明导电膜形成像素电极35,从而制作透过型液晶显示器件的例子，但是本发明的液晶显示器件并不局限于该结构。也可以用容易反射光的导电膜来形成像素电极从而形成反射型液晶显示器件。在这种情况下，布线33的一部分可以作为像素电极来使用。
根据以上步骤形成的沟道腐蚀型TFT借助用SAS构成沟道形成区域，可以获得2-10cm7V.sec的电场效应迁移率。所以，该TFT可以作为像素的开关用元件，而且也可以作为形成扫描线(栅线)侧的驱动电路的元件来利用。
19像这样，像素的开关元件和扫描线侧的驱动电路使用相同的TFT，并可以用合计5张掩膜，即用于栅电极形成的掩膜、用于半导体区域形成的掩膜、用于布线形成的掩膜、用于接触孔形成的掩膜、用于像素电极形成的掩膜，来形成元件衬底。
接着，在布线32或布线33上用绝缘膜形成间隙物36。注意在图10A中示出了在布线32上用氧化硅形成间隙物36的例子。但像素电极35和间隙物36都可以事先形成。
然后，形成覆盖布线30-33、间隙物36、像素电极35的定向膜37,并进行摩搓(rubbing)处理。
接着，如图10B所示，形成密封液晶的密封材料40。另一方面，准备第二衬底42，该第二衬底形成有使用透明导电膜的对面电极43和实施了摩搓处理的定向膜44。然后，给被密封材料40围住的区域滴注液晶41，在使对面电极43和像素电极35面对面的状态下，用密封材料40将另外准备的第二衬底42粘贴于其上。注意，可以给密封材料掺入填充剂。
另外，可以提供颜色过滤器或防止向错(disclination)的遮蔽膜(黑色矩阵)等。另外，将偏振光板51粘贴到第一衬底10的形成有TFT的面的背面，并且，将偏振光板52粘贴到第二衬底42的形成有对面电极43的面的背面。
用于像素电极35或对面电极43的透明导电膜除了 ITO、IZO、ITSO外，还可以使用给氧化铟混合了 2%-20%的氧化锌(Zn0)的材料。像素电极35和液晶41和对面电极43重叠后就形成了液晶元件55。
上述液晶的注入采用撒播(dispenser)方式(即滴注方式)，但是本发明并不受该方式的限制。也可以采用在粘合第二村底后利用毛细管现象来注入液晶的浸渍方式。
另外，图7-图10虽然示出了有图1所示结构的TFT的制作方法，但是也可以同样制作有图3所示结构的TFT。当制作如图3所示结构的TFT时，在栅电极310、 320上重叠形成用SAS形成的笫一半导体膜312、322之上的沟道保护膜330、 331的步骤和图7-图10不同。
实施例1
本实施例将说明本发明的液晶显示器件具有的半晶TFT的一个模式。图IIA是本实施例的半晶TFT的俯视图，图IIB是沿图11A中的A-A，切割的剖面图。1301表示其一部分作为栅电极发挥功能的栅布线，中间夹栅绝缘膜1302和由半晶半导体形成的第一半导体膜1303重叠。另外，形成和第一半导体膜1303连接的作为LDD区域发挥作用的第二半导体膜1304a、 1304b，并且形成和第二半导体膜130"、 :H(Mb连接的有一个导电型的第三半导体膜1305a、 1305b。另外，1306、 1307相当于和第三半导体膜1305a、 1305b连接的布线。
在图11所示的半晶TFT中，通过保持一定的第三半导体膜1305a和第三半导体膜1305b的间隔，可以保持一定的沟道长。另外，通过布置第三半导体膜1305a包围第三半导体膜1305b的边缘，在沟道形成区的漏区侧可以緩和电场集中。而且，可以提高相对沟道长的沟道幅宽的比率，其结果是可以提高导通(ON)电流。
实施例2
本实施例将说明使用极性全部统一的半晶TFT的移位寄存器的模式。图12A说明本实施例的移位寄存器的结构。图12A所示的移位寄存器使用第一时钟信号CLK、第二时钟信号CLKb、启始脉沖信号SP来运作。1401表示脉冲输出电路，其具体结构表示在图12B中。
脉沖输出电路1401包括TFT 801-806、电容元件807。 TFT 801的栅连接到结点(node) 2，源连接到TFT 805的栅，电位Vdd供应到漏。TFT 802的栅连接到TFT 806的栅，漏连接到TFT 805的栅，电位Vss供应到源。TFT 803的栅连接到结点3，源连接到TFT 806的栅，电位Vdd供应到漏。TFT 804的栅连接到结点2，漏连接到TFT 805的栅，电位Vss供应到源。TFT 805的栅连接到电容元件807的一方的电极，漏连接到结点l，源连接到电容元件807的另一个电极和结点4。另外，TFT 806的栅连接到电容元件807的一方的电极，漏连接到结点4，电位Vss供应到源。
接着说明图12B所示的脉冲输出电路1401的运作。注意，CLK、CLKb、 SP为H的水平时是Vdd,为L水平时是Vss，并且为了使说明简单化，假设Vss-O。
当SP变为H水平时，TFT801变为导通(ON)状态，所以TFT 805的栅的电位上升。最终当TFT 805的栅电位变为Vdd-Vth ( Vth是TFT801-806的阀值)时，TFT 801变为截止(OFF)，成为浮游状态。另一方面，由于当SP变为H水平时，TFT 804变为导通(ON)状态，TFT802、 806的栅的电位下降，最终变成Vss，这样，TFT 802、 806变为0FF状态。TFT 803的栅，在此时变为L水平，是截止(0FF)状态。
然后，SP变为L水平，TFT 801、 804变为0FF状态，TFT 805的栅电位保持在Vdd-Vth。在此，TFT 805的栅、源之间的电压如果在其阀值Vth之上，则TFT 805变为导通(ON)状态。
接着，如供给到结点(node) 1的CLK从L水平变为H水平，则TFT 805是导通(ON)状态，所以，结点4，也就是TFT 805的源的电位开始上升。并且由于TFT 805的栅-源之间存在着根据电容元件807的电容结合，伴随着结点4的电位的上升，成为浮游状态的TFT 805的栅的电位再次上升。最终，TFT 805的栅的电位比Vdd+Vth还要高，结点4的电位和Vdd相同。并且，上述运作在第二阶段以后的脉冲输出电路1401中同样被执行，脉冲被依序输出。
实施例3
本实施例中，用图13说明相当于本发明的液晶显示器件的一个模式的面板(panel)的外观。图13A是面板的俯视图，其中，将在第一村底4001上形成的半晶TFT 4010和液晶元件4011用密封材料4005密封在和第二衬底4006之间。图13B相当于沿图13A中的A-A，切割的剖面图。
提供包围形成在第一衬底4001上的像素部分4002、扫描线驱动电路4004的密封材料4005。在像素部分4002、扫描线驱动电路4004之上提供第二衬底4006。因此，像素部分4002和扫描线驱动电路4004和液晶4007 —起被第一衬底4001、密封材料4005、第二衬底4006密封。另外，在第一衬底4001上被密封材料4005包围的区域以外的区域安装在另外准备的衬底上用多晶半导体膜形成的信号线驱动电路4003。注意，虽然在本实施例中说明了在第一衬底4001上粘贴包含使用多晶半导体膜的TFT的信号线驱动电路的例子，但是用使用单晶半导体的晶体管形成信号线驱动电路，然后再粘贴也可以。图13A、 13B
示出了包含在信号线驱动电路4003中的用多晶半导体膜形成的TFT4009的例子。提供在第一衬底4001上的像素部分4002和扫描线驱动电路4004包括多个TFT，图13B例示出包含在像素部分4002的TFT 4010。TFT 4010相当于使用半晶半导体的TFT。
另外，4011相当于液晶元件，液晶元件4011包括的像素电极4030和TFT 4010介由布线4040、布线4041电连接在一起。液晶元件4011的对面电极4031形成在第二衬底4006上。j象素电极4030和对面电极4031和液晶4007重叠的部分相当于液晶元件4011。
此外，4035表示球状的间隙物，是为了控制像素电极4030和对面电极4031之间的距离(cell gap)而提供的。注意，也可以使用对绝
缘膜执行图案化后获取的间隙物。
虽然供应到另外形成的信号线驱动电路4003和扫描线驱动电路4004或像素部分4002的各种信号和电位没有在图13B所示的剖面图中图示出来，但是介由环绕布线4014和4015从连接终端"16供给。
本实施例中，连接终端4016用和液晶元件4011具有的像素电极4030相同的导电膜形成。另外，环绕布线4014用和布线4041相同的导电膜形成。环绕布线4015用和布线4040相同的导电膜形成。
连接终端4016和FPC 4018具有的终端介由各向异性导电膜4019电连接在一起。
另外，第一村底4001和第二衬底4006可以使用玻璃衬底、陶瓷衬底、塑料衬底。作为塑料衬底，可以使用FRP (玻璃纤维增强塑料)板、PVF (聚氟乙烯)膜、迈拉(Mylar)膜、聚酯膜、或丙烯酸膜。另外，还可以使用在PVF膜或迈拉膜之间夹铝箔的结构的薄板。
注意，位于从液晶元件4011取出光的方向上的衬底必须是透明的。在这种情况下，使用玻璃板、塑料、聚酯膜或丙烯酸膜等有透光性的材料。
另外，虽然没有图示出，本实施例所示的液晶显示器件包括定向膜和偏振光板，而且，还可以包括颜色过滤器和遮蔽膜。
虽然图13示出了另外形成信号线驱动电路4003，然后安装到第一衬底4001的例子，但是本实施例并不限于该结构，也可以另外形成扫描线驱动电路后再来安装，也可以另外仅仅形成信号线驱动电路的一部分或扫描线驱动电路的一部分后再来安装。
本实施例可以和其他实施例描述的结构组合而实施。实施例4
使用本发明的液晶显示器件的电子器件包括摄像机、数字照相机、 护目镜型显示器(头戴显示器)、导航系统、声音重放设备(汽车音 响设备、音响设备等)、笔记本型个人计算机、游戏机、便携式信息 终端(移动计算机、手提电话、便携式游戏机、电子书等)、包括记 录介质的图像再现装置等(更具体地说，可再现记录介质如数字通用 盘(DVD)等的装置，并包括用于显示再现图像的显示器)。本发明因 为在形成半导体膜后不必执行晶化工艺，相对来说面板的大尺寸化变 得容易，所以对使用10-50英寸的大型面板的电子器件来说是相当有 用的。以下将用图14A-14C来说明这些电子器件的具体例子。
图14A表示显示器件，其包括框架2001、支撑台2002、显示部分 2003、扬声器部分2004、—见频输入终端2005等。通过将本发明制造的 液晶显示器件用于显示部分2003，可以完成本发明的显示器件。液晶 元件显示器件包括用于显示信息的所有显示器件，如个人计算机、TV 广播的接收机、广告显示器。
图14B表示笔记本型个人计算机，其包括主体2201、外壳2202、 显示部分2203、键盘2204、外部连接口 2205、点击鼠标2206等。通 过将本发明制造的液晶显示器件用于显示部分2203，可以完成本发明 的个人计算机。
图14C表示包括记录介质的便携型图像再现装置(具体为DVD再 现装置)，其包括主体2401、外壳2402、显示部分A 2403、另一显示 部分B 2404、记录介质(DVD等)读取部分2405、操作键2406、扬声 器部分2407等。显示部分A 2403主要用于显示图像信息，而显示部 分B 2404主要用于显示文本信息。注意包括记录介质的图像再现装置 还包括家用游戏机等。通过将本发明制造的液晶显示器件用于显示部 分A 2403和显示部分B 2404，可以完成本发明的图像再现装置。
如上所述，本发明的适用范围极为广泛，可以使用在所有领域的 电子器件上。并且，本实施例的电子器件也可以使用实施例1~3所示 的任一结构的液晶显示器件。
本发明可以省掉在形成膜后进行的半导体膜的晶化工艺，在不使 TFT的工艺变得复杂化的情况下实现液晶显示器件的面板上载系统化。
权利要求
1. 一种液晶显示器件，包括在衬底上形成的栅电极；在栅电极上形成的栅绝缘膜；包括在栅电极上形成的半非晶硅的第一半导体层，该栅绝缘膜插入在该栅电极和半非晶硅之间；形成在第一半导体层上的第二半导体层，其中该第二半导体层用作缓冲层；形成在第一半导体层上的具有n型导电性的一对第三半导体层，该第二半导体层插入在第一半导体层和该一对第三半导体层之间；形成在该一对第三半导体层中的一个上的第一导电层；和形成在该一对第三半导体层中的另一个上的第二导电层。
2. —种液晶显示器件，包括 在衬底上形成的栅电极； 在栅电极上形成的栅绝缘膜；包括在栅电极上形成的微晶硅的第一半导体层，该栅绝缘膜插入 在该栅电极和微晶硅之间；形成在第一半导体层上的第二半导体层；形成在第一半导体层上的具有n型导电性的一对第三半导体层， 该第二半导体层插入在第一半导体层和该一对第三半导体层之间； 形成在该一对笫三半导体层中的一个上的第一导电层；和 形成在该一对笫三半导体层中的另一个上的第二导电层。
3. 根据权利要求1或2的液晶显示器件，其中第一半导体层掺杂 有P型导电性的杂质。
4. 根据权利要求1或2的液晶显示器件，其中第二半导体层包括 杂质元素。
5. 根据权利要求4的液晶显示器件，其中杂质元素给予P型导电性。
6. 根据权利要求1或2的液晶显示器件，其中第二半导体层包括 半非晶硅或者非晶硅。
7. 根据权利要求1或2的液晶显示器件，其中该一对第三半导体 层包括半非晶硅或者非晶硅。
8. 根据权利要求1或2的液晶显示器件，其中第一半导体层包括 从0. 5到20nm的晶粒。
9. 一种液晶显示器件，包括 在衬底上形成的栅电极； 在栅电极上形成的栅绝缘膜；包括在栅电极上形成的半非晶硅的第一半导体层，该栅绝缘膜插 入在该栅电极和半非晶硅之间；形成在第一半导体层上的第二半导体层，其中该第二半导体层用 作緩冲层；形成在第一半导体层上的具有n型导电性的一对第三半导体层， 该第二半导体层插入在第一半导体层和该一对第三半导体层之间，其 中该第二半导体层具有的导电率低于该一对第三半导体层的导电率； 形成在该一对第三半导体层中的一个上的第一导电层； 形成在该一对第三半导体层中的另一个上的第二导电层；和 像素电极，其电连接到该第一导电层和第二导电层中的一个。
10. —种液晶显示器件，包括在衬底上形成的像素部分，该像素部分包括第一薄膜晶体管和与 该第一薄膜晶体管电连接的像素电极；和驱动电路，其包括形成在衬底上的笫二薄膜晶体管，其中该驱动 电路可操作地连接到该像素部分，该第一薄膜晶体管和第二薄膜晶体管的每一个都包括在衬底上形成的栅电极；在栅电极上形成的栅绝缘膜；包括在栅电极上形成的半非晶硅的第一半导体层，该栅绝缘膜插 入在该栅电极和半非晶硅之间；形成在第一半导体层上的第二半导体层，其中该第二半导体层用作緩冲层；形成在第一半导体层上的具有n型导电性的一对第三半导体层， 该第二半导体层插入在第一半导体层和该一对第三半导体层之间，其 中该第二半导体层具有的导电率低于该一对第三半导体层的导电率； 形成在该一对第三半导体层中的一个上的第一导电层； 形成在该一对第三半导体层中的另一个上的第二导电层。
11. 一种液晶显示器件，包括 在衬底上形成的栅电极； 在栅电极上形成的栅绝缘膜；包括在栅电极上形成的微晶硅的第一半导体层，该栅绝缘膜插入 在该栅电极和微晶硅之间；形成在第一半导体层上的第二半导体层，其中该第二半导体层用作緩冲层；形成在第一半导体层上的具有n型导电性的一对第三半导体层， 该第二半导体层插入在第一半导体层和该一对第三半导体层之间，其中该第二半导体层具有的导电率低于该一对第三半导体层的导电率； 形成在该一对第三半导体层中的一个上的第一导电层； 形成在该一对第三半导体层中的另一个上的第二导电层；和 像素电极，其电连接到该笫一导电层和第二导电层中的一个。
12. —种液晶显示器件，包括在衬底上形成的像素部分，该像素部分包括第一薄膜晶体管和与 该第一薄膜晶体管电连接的像素电极；和驱动电路，其包括形成在衬底上的第二薄膜晶体管，其中该驱动 电路可操作地电连接到该像素部分，该第一薄膜晶体管和第二薄膜晶体管的每一个都包括在衬底上形成的栅电极；在栅电极上形成的栅绝缘膜；包括在栅电极上形成的微晶硅的第一半导体层，该栅绝缘膜插入 在该栅电极和微晶硅之间，该第一半导体层包括沟道形成区；形成在第一半导体层上的第二半导体层，其中该第二半导体层用 作緩冲层；形成在第一半导体层上的具有n型导电性的一对第三半导体层， 该第二半导体层插入在第一半导体层和该一对第三半导体层之间，其中该第二半导体层具有的导电率低于该一对第三半导体层的导电率； 形成在该一对第三半导体层中的一个上的第一导电层； 形成在该一对第三半导体层中的另一个上的第二导电层。
13. 根据权利要求9-12中的任一项的液晶显示器件，其中第一半 导体层掺杂有P型导电性的杂质。
14. 根据权利要求9-12中的任一项的液晶显示器件，其中第二半导体层包括杂质元素。
15. 根据权利要求14的液晶显示器件，其中该杂质元素给予P型导电性。
16. 根据权利要求9-12中的任一项的液晶显示器件，其中第二半导体层包括半非晶硅或者非晶硅。
17. 根据权利要求9-12中的任一项的液晶显示器件，其中该一对 第三半导体层包括半非晶硅或者非晶硅。
18. 根据权利要求9-12中的任一项的液晶显示器件，其中第一半 导体层包括从0. 5到20nm的晶粒。
全文摘要
本发明涉及液晶显示器件，其目的是提供一种在不使TFT的工艺复杂化的情况下可以实现面板上载系统，并且抑制成本的液晶显示器件。本发明的液晶显示器件的特征是在像素部分中提供液晶元件和包括控制施加给该液晶元件的电压的TFT的像素，驱动电路包括的TFT和控制施加给该液晶元件的电压的TFT包括栅电极和形成在该栅电极上的栅绝缘膜；中间夹所述栅绝缘膜和所述栅电极重叠的第一半导体膜；在该第一半导体膜上形成的一对第二半导体膜，其中，所述一对的第二半导体膜中掺杂有赋予一个导电型的杂质，且所述第一半导体膜由半晶半导体形成。
文档编号G02F1/13GK101483180SQ20091000968
公开日2009年7月15日 申请日期2004年7月14日 优先权日2003年7月14日
发明者山崎舜平 申请人:株式会社半导体能源研究所