功能区域的移设方法和led阵列、打印机头及打印机的制作方法

专利名称：功能区域的移设方法和led阵列、打印机头及打印机的制作方法
技术领域：
本发明涉及用于制造半导体构件、半导体产品、半导体器件等的功能区域的移设
方法。
背景技术：
已知用于将经由牺牲层在GaAs衬底上形成的发光二极管的构成层移设到硅衬底 的技术。美国专利No.6，913，985公开了这种技术。更具体地说，经由牺牲层而在GaAs衬 底上沉积的发光二极管的构成层通过在其中形成凹槽(groove)而被初始地划分为多个发 光区域。牺牲层暴露于凹槽。然后，干膜抗蚀剂附着到发光二极管的构成层，网格金属线的 支撑构件接合在干膜抗蚀剂上。 此后，将抗蚀剂的除了恰在网格金属线之下的部分之外的部分移除。使得牺牲层 通过网格支撑构件与蚀刻剂接触，以对牺牲层进行蚀刻。因此，GaAs衬底与复合结构分离。 此外，在分离GaAs衬底之后，硅衬底接合在具有各构成层的发光二极管上。具有各构成层 的发光二极管被移设到硅衬底。 日本专利特开No. 2003-174041公开的技术是将从衬底上所形成的多个半导体 芯片选择的芯片部分放置在另一衬底上。更具体地说，制备第一衬底上所形成的具有器件 层的第一叠层结构，并且制备第二衬底上所形成的具有释放层(release layer)的第二叠 层结构。然后，器件层和释放层彼此面对，第一叠层结构与第二叠层结构被接合。包括器件 层和释放层的叠层结构按预定图案而划分为多个部分。因此，包括各器件的多个芯片形成 在第二衬底上。从多个芯片选择的预定芯片接合到第三衬底上的预定位置。此后，第二衬 底在释放层处与所选芯片分离，所选芯片因此而放置在第三衬底上。 当在GaAs衬底上通过使用化合物半导体(例如GaAs)来制造LED阵列等的情况 下，因为与硅衬底相比，GaAs衬底是昂贵的，所以期望高效使用GaAs衬底。此外，在GaAs 衬底的尺寸(例如2、4、6或8英寸衬底)不同于硅衬底的尺寸(例如4、5、6、8或12英寸 衬底)的情况下，可移设区域是当每单位衬底一次全部或共同执行移设时较小的衬底的区 域。因此，为了获得高效移设，要使得两个衬底的尺寸符合较小衬底的尺寸。
当以美国专利No. 6， 913， 985中所公开的方式来执行移设时，可使用的GaAs半导 体层仅是与硅衬底上形成的器件对应的部分。因此，放弃了与硅衬底上各器件之间的部分 对应的GaAs半导体而不使用。 将参照图20A和图20B来描述上述情况。图20A和图20B分别示出硅衬底上形 成的电路器件以及GaAs衬底上形成的发光器件层。标号11表示GaAs衬底，标号12表示 GaAs的发光器件层，标号13表示硅衬底，标号14表示硅衬底13上形成的电路器件。可以 通过将发光器件层12移设到电路器件14上来获取发光器件。发光器件层12放置在电路 器件14的一部分上或接近于该部分。例如，发光层12的尺寸大约是10mm * 50微米。与 之对照，例如，电路器件14的尺寸大约是10mm * 0. 3mm。因此，在发光器件层12共同移设 到电路器件14上的情况下，发光层12的布置和可移设数量因电路器件14的布置而受限。
5因此，GaAs衬底11的每单位面积的发光层12的可用面积易于是小的。
另一方面，根据日本专利特开No. 2003-174041的技术，大量芯片形成在第一衬底 上，芯片的一部分有选择地移设在第二衬底上。因此，与多个第二衬底上的移设部分对应的 芯片可以形成在第一衬底上。因此，第一衬底可以在某种程度上被高效地使用。然而，根据 这些技术，当有选择地移设芯片时，粘接剂沉积在用于移设的芯片上。因此，可能出现以下 情况。当芯片尺寸小(例如，宽度小于几百微米)时，粘接剂有可能从目标芯片突出。在此 情况下，有可能还会接合非目标芯片，并且可能出现不利的移设。结果，产率有可能下降。此 外，随着芯片尺寸减小，所使用的粘接剂厚度变薄，从而粘接剂不从目标芯片突出。如果在 这种条件下执行接合处理，有可能使得非目标芯片与第二衬底接触，因此可能出现某种损 坏。

发明内容
根据一方面，本发明提供一种方法，该方法包括将预定厚度的第一接合层布置在 第一衬底上的第一功能区域和第二衬底上的所述第一功能区域将要移设到的区域中的至 少一个上，所述第一衬底包括释放部分上接合的第一功能区域和第二功能区域，所述释放 部分包括第一释放层和第二释放层，所述第一释放层和第二释放层包含在经受不同处理时 产生分解或接合强度降低的相应材料；通过所述第一接合层将所述第一功能区域接合到所 述第二衬底；使得所述第一释放层经受第一处理，以在第一释放层将所述第一衬底与所述 第一功能区域分离；将预定厚度的第二接合层布置在所述第一衬底上的第二功能区域以及 所述第二衬底上的所述第二功能区域将要移设到的区域或者第三衬底上的所述第二功能 区域将要移设到的区域中的至少一个上；通过所述第二接合层将所述第二功能区域接合到 所述第二衬底或所述第三衬底；以及使得所述第二释放层经受第二处理，以在第二释放层 将所述第一衬底从所述第二功能区域分离。 结合附图从以下示例性实施例和示例的描述，本发明的进一步的特征将变得清 楚。


图1A至图IC是示出根据本发明的移设方法的实施例中制备第一衬底的步骤的截 面图。 图2A和图2B是示出根据本发明的移设方法的实施例中形成接合层的步骤的截面 图。 图3A和图3B是示出根据本发明的移设方法的实施例中有选择地将第一衬底上的 第一功能区域移设到第二衬底的步骤的截面图。 图4A和图4B是示出根据本发明的移设方法的实施例中有选择地将第一衬底上的 第二功能区域移设到第三衬底的步骤的截面图。 图5A和图5B是示出根据本发明的移设方法的另一实施例中有选择地将第一衬底 上的第一功能区域移设到第二衬底的步骤的截面图。 图6A和图6B是示出根据本发明的移设方法的另一实施例中有选择地将第一衬底 上的第二功能区域移设到第三衬底的步骤的截面图。
图7A和图7B是示出根据本发明的移设方法的又一实施例中有选择地将第一衬底 上的第一功能区域移设到第二衬底的步骤的截面图。 图8A和图8B是示出根据本发明的移设方法的又一实施例中有选择地将第一衬底
上的第二功能区域移设到第三衬底的步骤的截面图。 图9A是示出第二衬底上的多个移设期待区域的平面图。 图9B是示出第一衬底上的多个功能区域的平面图。 图10是示出第一衬底的表面上的各构图释放层的组合的截面图。 图11是示出根据本发明的移设方法的第一示例中制备第一衬底的步骤的截面图。 图12是通过从一侧观看图6的al-bl截面所获得的平面图。
图13是通过从一侧观看图6的a2-b2截面所获得的平面图。 图14是示出半导体衬底中的凹槽与第一凹槽之间的位置关系以及在半导体衬底 中的各凹槽之间布置岛状化合物半导体叠层的方式的分解透视图。 图15A至图15D是示出根据本发明的移设方法的第二示例中制备第一衬底的步骤 的截面图。 图16是示出LED打印机头的示例的透视图。 图17是示出在Si衬底中直接形成的驱动器电路连接到LED器件的方式的截面 图。 图18是示出能够以时间共享方式被驱动从而可以减少电极数量的发光器件阵列 电路的平面图。 图19A是示出LED打印机的示例的配置的视图。 图19B是示出LED彩色打印机的示例的配置的视图。 图20A是示出传统示例中衬底上的多个移设期待区域的平面图。 图20B是示出传统示例中籽衬底(seed substrate)上的多个功能区域的平面图。
具体实施例方式
下文中将描述本发明实施例。在该说明书中，功能区域典型地表示包括半导体结 的区域。所述区域可以是器件。此外，功能区域可以是具有压电特性、绝缘特性、磁特性等 的区域(例如可用作具有电功能或磁功能的功能器件的区域)。无论如何，本发明的关键点 在于，通过使得多个释放层经受不同处理而将通过具有多个释放层的释放部分接合到衬底 的功能区域的各部分有选择地移设到另一衬底或区域。在以下实施例中，释放部分包括两 个释放层，但其可以包括三个或更多释放层。 此外，还重要的是，上述另一衬底的位置的表面或除了用于移设的位置之外的区 域的粗糙度被设为大于接合层的表面的粗糙度。换句话说，即使使得不将被移设的功能区 域的表面与除了用于移设的部分之外的部分接触，因表面粗糙度而导致接触点的数量也是 有限的并且是小的，从而原子间或分子间力(范德华力，van der Waals力)弱。结果，甚 至当在除了接合层之外的位置处产生偶然接触时，也不生成足够的接合力，因此在该位置 不实现接合。 将参照附图描述本发明实施例。基于上述发明构思，本发明的基本移设方法包括上述第一步骤至第六步骤。 在第一步骤中初始地制备第一衬底。图1A至图1C示出制备具有功能区域的第一 衬底100的步骤。在该实施例中，如图1A至IC所示，待从籽衬底的化合物半导体衬底103 移设到第一衬底100的第一功能区域101和第二功能区域102中的每一个包括化合物半导 体层106。此外，第一功能区域101和第二功能区域102中的每一个包括蚀刻牺牲层105和 化合物半导体层106，它们按此顺序形成在化合物半导体衬底103上。在此，抗蚀层107在 衬底103上的化合物半导体层106上被形成并且被构图，第一功能区域101和第二功能区 域102之间的部分受蚀刻，以通过使用构图后的抗蚀层107来形成第一凹槽110。因此，岛 状第一功能区域101和第二功能区域102彼此分离。 此外，第二凹槽111 (其最终变为通孔)形成在第一衬底100和化合物半导体衬底 103中的至少一个中。第二凹槽111形成为连接到第一凹槽110。在该实施例中，第二凹槽 111形成在作为GaAs衬底的化合物半导体衬底103中。由NH4OH+H202的蚀刻剂和/或深 RIE(反应离子蚀刻)执行GaAs的蚀刻。第一衬底100是玻璃等的透明衬底。第一功能区 域101和第二功能区域102中的化合物半导体层106可以包括分布式布拉格反射(DBR)层 和LED层，蚀刻牺牲层105可以是AlAs层等。 作为籽衬底103，可以使用GaAs衬底、p型GaAs衬底、n型GaAs衬底、InP衬底、SiC 衬底、GaN衬底等。此外，替代上述化合物半导体衬底，还可以使用蓝宝石衬底、Ge衬底等。 蚀刻牺牲层105是以快于化合物半导体叠层的蚀刻速率所蚀刻的层。如上所述，该实施例 中的蚀刻牺牲层105是AlAs层或AlGaAs层(例如Al。.6Ga。.4As)。在AlGaAs层是AlxGax— 层(x等于或小于一 (l)，并且等于或大于O. 6)的情况下，当x等于或大于0.6时，蚀刻选择 性是显著的。在蚀刻牺牲层是AlAs层的情况下，稀释为从百分之二 (2)至百分之10的范 围的HF溶液可以用作蚀刻剂。 在籽衬底103是蓝宝石衬底的情况下，金属氮化物层(例如氮化铬(CrN))可以用 作蚀刻牺牲层。在此情况下，用于制造蓝光或紫外辐射的器件(比如LED或激光器)的功能 叠层可以外延生长在氮化铬上。在叠层中，可以将GalnN用作活性层，并且将AlGaN或GaN 用作间隔层。作为用于氮化铬(CrN)等的牺牲层的蚀刻剂，可以使用通常的Cr蚀刻剂(铬 蚀刻液等)。 如图1B所示，化合物半导体衬底103是从底部表面研磨的，从而第二凹槽111穿 透衬底103。此外，第一衬底IOO利用释放部分115(比如具有粘接层的薄层(sheet))接合 到化合物半导体衬底103上的第一功能区域101和第二功能区域102。在此，虽然第二凹 槽111形成在化合物半导体衬底103中，但由于与玻璃等的衬底100相比，GaAs衬底非常 脆弱，并且物理强度相对较小，因此第二凹槽相反可以容易地形成在衬底100中。衬底100 中的第二凹槽表示为图1A中的虚线。 释放部分115包括第一释放层115a和第二释放层115b，其包括在经受不同处理时 产生分解或接合强度降低的相应材料。在一个实施例中，释放层115包括第一释放层115a 和第二释放层115b。第一释放层115a是UV可释放粘接层，因UV光照射而产生其分解或 接合强度降低，该UV可释放粘接层附着在薄层基本材料115c的一个表面上。第二释放层 115b是热可释放粘接层，因温度改变而产生其分解或接合强度降低，该热可释放粘接层附 着在薄层基本材料115c的另一表面上。替代热可释放粘接层，还可以使用压敏可释放粘接层。在此，UV可释放粘接层是包括因光照射而产生分解或接合强度降低的材料的层。热可
释放粘接层是包括因加热或冷却而产生分解或接合强度降低的材料的层。 此外，在后面的步骤中，光阻挡层117可以设置在与第二功能区域102的区域对应
的第一衬底100的表面上。光阻挡层117可以通过真空蒸镀等而形成。替代光阻挡层117，
还可以使用能够容易剥离的模板掩模。此外，在下述后面的步骤中，可以例如通过会聚和扫
描UV波长(300nm至400nm)的激光而对期望区域有选择地执行UV照射。在此情况下，可
以不使用光阻挡层。 在第二凹槽设置在第一衬底100中的情况下，可以如下形成凹槽。在第一衬底是 硅衬底的情况下，可以使用氟通过RIE而在SF6等的气氛下形成第二凹槽的穿透凹槽。自由 基核素(radicalspecies)不限于氟。在湿法蚀刻的情况下，可以使用NaOH、 KOH、 TMAH等。 更具体地说，在释放部分115放置在硅衬底100的一个表面上之后，在硅衬底100的另一表 面上以抗蚀剂来形成用于形成凹槽的掩模层，使用掩模在硅衬底中形成凹槽。虽然可以使 用干法蚀刻(比如RIE)和湿法蚀刻，但也可以使用喷砂器等。在喷砂器中，在暴露位置上 吹送石英等精细颗粒，以对硅衬底的一部分进行物理破坏，并且形成凹槽。例如，这种穿透 凹槽可以形成在几百微米的厚硅晶片中。在如此形成穿透凹槽时，其侧壁可以受保护，从而 不产生其高宽比的降级。此外，该方法也可容易地应用于玻璃衬底等。因此，代替上述化学 蚀刻，也可以通过喷砂方法或吹送流体能量的吹送方法来执行穿透凹槽的形成。激光钻孔 或微钻孔也可以用于形成凹槽。 如上所述，可以制备衬底结构，其中，第一凹槽110形成在化合物半导体层106中， 连接到第一凹槽110的穿透第二凹槽111形成在衬底100和衬底103中的至少一个中。图 1B示出该衬底结构。 然后，使得蚀刻剂通过第一凹槽110以及第二凹槽111与蚀刻牺牲层105接触，以 对蚀刻牺牲层105进行蚀刻。化合物半导体衬底103由此与功能区域101和102分离。如 图1C所示制备了具有第一功能区域101和第二功能区域102的第一衬底100。可以重新使 用分离的化合物半导体衬底103，以在其上新形成具有化合物半导体层的功能区域。在第一 凹槽110或凹槽111深的情况下，有可能的是，通过蚀刻AlAs等的蚀刻牺牲层而生成的气 体(氢气)的气泡可能使得凹槽的出口部分闭合。在此情况下，可以将超声波连续地或间 歇地应用于蚀刻剂或化合物半导体衬底。此外，可以将用于降低润湿角的润滑剂或醇添加 到蚀刻剂(例如氢氟酸)，以在蚀刻期间抑制或者消除气泡。 如以下示例中所描述的那样，制备具有经由释放层放置在第一衬底上的功能区域 的第一衬底的方法不限于上述方法。例如，制备第一衬底的方法可以是将流体吹送到衬底 结构的界面可分离或释放层的一侧或其附近，以自此分离衬底103。 在下一步骤中，预定厚度的第一接合层附着在将要有选择地移设的第一功能区域 以及第一功能区域将要移设到的第二衬底的区域中的至少一个上(上述第一步骤)。在该 实施例中，如图2A和图2B所示，接合层205放置在具有驱动器电路的硅衬底的第二衬底 200上。初始地，如图2A所示，接合层205(例如有机绝缘层)形成在第二衬底200上。然 后，仅对于第二衬底200上的第一功能区域101的移设期待区域执行通过抗蚀剂206进行 的掩模。如图2B所示，通过化学蚀刻或RIE执行蚀刻，以仅在第二衬底200的移设期待区 域上形成接合层205，并且通过灰化机(asher)等移除抗蚀剂206。在此，接合层205的厚度大约是2. 0微米，并且其表面是足够平滑的。通过这样的厚度，当第一功能区域101接合 到接合层205时，可以防止第二功能区域102对于第二衬底200的表面的强压力。
在该实施例中，接合层205的厚度大约处于从1. 0微米至10微米的范围。在小于 l.O微米的厚度的情况下，接合效果降低。在大于IO微米的厚度的情况下，有可能的是，在 功能区域移设到第二衬底之后，当功能区域电利用金属布线连接到第二衬底上形成的驱动 器电路等时，引起在各台阶处的布线破裂等的情况。此外，该实施例的移设方法可以包括以 下步骤在除了将要移设第一功能区域101的区域之外的第二衬底200的区域中的表面上 形成预定不平坦性(unevenness)208，如图2B所示。 通过这种不平坦性208，即使在接合时因应力等而导致第二功能区域102与第二 衬底200的表面接触，也可以更有效地防止第二功能区域102与衬底200之间的接合。例 如，可以通过当形成第一接合层205时执行的过蚀刻来形成不平坦性208。与接合层205的 表面相比，不平坦性208的表面足够粗糙。例如，接合层205的表面的平滑度Rpv(不平坦性 的最大峰谷差)在大约2nm以下，Ra(平均峰谷差)在大约0. 2nm以下。与之对照，不平坦 性208的表面粗糙度Rpv可以在大约2nm以上，不平坦性208的Ra可以在大约0. 2nm以上。
如上所述，多个岛状功能区域101和102设置在第一衬底100上所放置的释放部 分115上。在该示例中，不平坦性208可以形成在第二衬底200上的上述区域的表面上。
在该实施例中，由有机材料形成接合层205。作为有机材料，存在聚酰亚胺 (polyimide)等。也可以使用环氧基接合层(印oxy-based bonding layer)。替代上述有 机材料层，也可以使用旋涂聚合体(spin-on-polymer)或有机旋涂玻璃(spin-on-glass， SOG)。在这些材料中，甲基自由基(methyl radical)、乙基自由基(ethylradical)、苯基自 由基(phenyl radical)等被添加到无机绝缘氧化层(比如硅氧化物层)，并且可塑性由此 被增加。例如，在电路区域形成在第二衬底200的硅衬底上和/或其中时，可以执行以下处 理。使用有机SOG，将用于增加电路区域上的平坦性的氧化硅绝缘层形成在第二衬底200上 达到预定厚度，并且对其进行构图。氧化硅绝缘层在大约IOO摄氏度的预烘焙温度下具有 给定粘度。 在该实施例中，在预烘焙处理之后的接合层205的表面的这种粘度有利于以下 接合步骤中的有效接合。通常，粘结度(粘度)被认为因有机绝缘材料(例如旋涂聚合 体)中包含的水解自由基的硅烷醇基团(silanol group)、有机成分的烷氧基基团(alkoxy group)等而出现。随着在处理温度进行脱水縮合反应，这些组分可以产生各晶片或器件之 间的结合或接合强度。关于可塑性，有机组分中的非水解自由基有助于在高温(> 400摄 氏度)时材料的可塑性的稳定性。接合的关键因素被认为是表面平坦性和颗粒。与之相关 的是，用于具有器件结构的下层以及接合表面的平坦性可以因具有可塑性和粘接度的有机 绝缘层的存在而被放松。 此外，关于颗粒的影响，某些尺寸的颗粒可以因有机绝缘层的可塑性而埋在有机 绝缘层中。相应地，可以基本上消除颗粒的影响。可塑性还极大地用于放松当层厚度增加 时所存储的应变。当用于增加可塑性的有机组分量小并且相对厚的层(大于一 (1)微米) 被形成时，有可能出现缺陷(比如裂缝)。为此，当将有机SOG中包含的水解自由基和非水 解自由基中的有机组分量设置为大于大约l(一)wt.百分比时，可以获得适当的粘度和可 塑性。相应地，甚至具有微米量级厚度的层可以是稳定的层。
如上所述，例如，第二衬底200是半导体衬底、硅衬底、表面上具有氧化层的硅晶 片、设置有电子电路(例如驱动器电路)的硅晶片等。在制造包括化合物半导体叠层的LED 的情况下，例如，驱动器电路是用于驱动控制LED的电路。硅衬底可以是表面上具有外延硅 层的衬底以及所谓的CZ晶片。替代硅衬底，也可以使用绝缘体上硅(SOI)衬底。
将描述第二步骤通过第一接合层205将第一功能区域101接合到第二衬底200 ; 以及第三步骤第一衬底100在释放部分115与第一功能区域101分离。如图3A所示，在 第二步骤中，第一衬底100上放置的释放部分115上的第一功能区域101与接合层205对 准，并且与其接合。如图3B所示，在第三步骤中，通过使得第一释放部分115a经受第一处 理，第一衬底IOO在第一释放部分115a处与第一功能区域101分离。在该实施例中，第一 释放层经受预定处理，并且变得可释放。预定处理是用于产生第一释放层的分解或接合强 度降低的处理。在此，从透明衬底100的一侧执行UV光的照射(即第一处理)，以产生第一 释放层115a的UV可释放粘接层的分解或接合强度降低。因此，第一衬底100与第一功能 区域101分离。由于存在光阻挡层117，因此不对与第二功能区域102对应的释放部分115 的部分执行UV照射。因此，第一释放层115a的所述部分仍然不变，并且如图3B所示，第二 功能区域102仍然在第一衬底100上。在第三步骤中，UV激光可以会聚为精细光斑，并且 受扫描。 在该实施例中，还可以省略光阻挡层117，并且执行全面光照射，从而第一衬底 100可以在第一释放层115a处与第一功能区域101分离。在此情况下，产生第一释放层 115a的全面分解或接合强度的降低，并且接合到接合层205的第一功能区域101借助于第 一功能区域101与接合层205之间的这种接合力而与第一衬底100分离。此时，在未接合 到第二衬底200的第二功能区域102的部分中，释放部分115的UV可释放粘接层115a的 粘着性也降低。然而，没有来自第二衬底200的剥离力作用于第二功能区域102，从而第二 功能区域102仍然在第一衬底100上。 当适当地确定条件(例如释放层的材料、照射光的波长、光强度、照射时间等)时， 在保持可靠性的同时，可以通过相对低的成本来容易地执行该方法，而不使用光阻挡层。在 这种全面UV照射的情况下，可以使用i线(365nm)UV灯或用于生成UV光的LED。在此情况 下，通过释放部分115的弱化的UV可释放粘接层115a而仍然在第一衬底100上的第二功 能区域102也可以进一步移设到另一衬底，如下所述。另一衬底可以是第二衬底，第二功能 区域102移设到与已经移设了第一功能区域101的部分不同的第二衬底200的部分。
释放部分115可以具有另一配置。例如，UV可释放粘接层115a和热可释放粘接 层115b可以是相反的。释放部分115可以包括UV或热可释放粘接层以及压敏可释放粘接 层。此外，如图IO所示，具有不同特性的释放层120和121可以附着在第一衬底100上，分 别与第一功能区域101和第二功能区域102对应。例如，一个是UV可释放粘接层，而另一 个是热可释放粘接层。或者，一个是第一辐射可释放粘接层，而另一个是第二辐射可释放粘 接层，因在与第一辐射可释放粘接层的波长不同的波长处的光照射而产生第二辐射可释放 粘接层的分解或接合强度的降低。此外， 一个是第一热可释放粘接层，另 一个是第二热可释 放粘接层，在不同于所述第 一辐射可释放粘接层的温度的温度产生第二热可释放粘接层的 分解或接合强度降低。 具有第一可释放粘接层和第二可释放粘接层的释放部分115可以通过真空蒸镀等形成在第一衬底100上，而不使用薄层。更具体地说，可以通过包含热发泡囊的材料来形 成释放层。UV可释放粘接材料可以是交叉链接因UV能量照射而破坏的材料、或包含能够通 过UV光的吸收而发泡的囊的材料。热可释放粘接材料可以是REVALPHA(NITTO DENK0的产 品名称)等。 将描述第四至第六步骤。在第四步骤中，预定厚度的第二接合层305布置在仍然 在第一衬底100上的第二功能区域102以及第三衬底300 (其可以是第二衬底)上第二功 能区域将要移设到的区域中的至少一个上。在第五步骤中，第二功能区域102通过第二接 合层305而接合到第三衬底300。在第六步骤中，第二释放层115b经受第二处理，以在第二 释放层处分离第一衬底100与第二功能区域102。 在接合方法中，在衬底划分为具有多个活性层的多个芯片或分段之后，各芯片可 以依次接合到具有内置器件电路的硅衬底晶片。或者，为了进一步减少处理时间，可以在整 个晶片之间共同执行接合。在本说明书中，分段是包括用于至少构建在功能区域的移设时 确定的电路单元的活性层的区。在本发明中，甚至在不同尺寸的各衬底之间进行移设的情 况下，也可以通过重复多次移设而以很少损耗来移设功能区域。例如，从第一衬底的4英寸 衬底，通过划分衬底形成均包括各区域的多个分段。可以根据第二衬底的尺寸(例如5、6、 8或12英寸硅晶片)而密集地布置第一衬底上的功能区域。仅与第一移设区域对应的第一 衬底上的各功能区域中的功能区域有选择地移设到5、6、8或12英寸第二衬底上的第一移 设区域。此后，与第二移设区域对应的第一衬底上的各功能区域中的功能区域有选择地移 设到5、6、8或12英寸第二衬底上的其余第二移设区域。 因此，可以通过很少的损耗获得密集布置的功能区域的移设。鉴于经济原因等，这 种方法有利于不同衬底、不同材料以及不同器件之间的移设(例如具有相对较小直径的昂 贵衬底材料与可以用大直径可以生产并且可用的相对低成本衬底材料(比如硅)之间的移 设)。此外，在多个活性层形成在分段上并且各活性层被移设多次的情况下，可以获得大直 径的多个寄主晶片，不同活性层移设到所述多个寄主晶片中的每一个。其经济上的优点可 以大于通过单个移设所获得的晶片。 当第二功能区域102移设到第三衬底300时，可以执行基本上与用于第一功能区 域101的移设相同的处理。换句话说，如图4A所示，第二接合层305(例如有机绝缘层)形 成在第三衬底300上，并且仅对第二功能区域102的移设区域执行通过抗蚀层进行的掩模。 然后，通过化学蚀刻或RIE执行蚀刻，以仅在第三衬底300的移设期待区域上形成接合层 305。 接下来，如图4A所示，第二功能区域102与接合层305对准，并且与其接合。如图 4B所示，第一衬底IOO在第二释放层115b处与第二功能区域102分离。在此，第二释放层 115b经受大约170摄氏度的加热(第二处理)，以产生释放层115的热可释放粘接层115b 的分解或接合强度降低。此后，通过剥离来移除抗蚀剂107。 与图1A所示的相比，释放部分115的UV可释放的释放层115a与热可释放的释放 层115b之间的位置关系可以相反。例如，在此情况下，在图3A和图3B的步骤中，局部加热 与第一功能区域101对应的释放部分115的部分，而不使用光阻挡层117。在图4A和图4B 的步骤中，通过来自透明衬底100的一侧的UV光的照射产生释放部分115的UV可释放的 释放层的分解或接合强度降低。因此，第一衬底100与第二功能区域102分离。
当第二功能区域102移设到第三衬底时，预定厚度的第二接合层形成在仍然在第 一衬底上的第二功能区域以及第二功能区域将要移设到的第三衬底上的区域中的至少一 个上。然后，执行如下步骤以第二接合层305接合第二功能区域102与第三衬底300 ;以 及在第二释放层处分离第一衬底100与第二功能区域102。在此情况下，也可以将预定不平 坦性308形成在除了第二功能区域将要移设到的区域之外的第三衬底300上的区域上(第 七步骤)。 如上所述，第一释放层115a和第二释放层115b可以包括在经受处于第一波长的 光以及第一温度时产生分解或接合强度降低的相应材料。在此情况下，第三步骤包括以下 步骤以处于第一波长的光照射第一释放层达到预定时间(第一处理)，第六步骤包括以下 步骤将第二释放层保持在大于第一温度的温度达到预定时间(第二处理)。
如上所述，第一释放层115a和第二释放层115b可以包括在经受第一温度以及处 于第一波长的光时产生分解或接合强度降低的相应材料。在此情况下，第三步骤包括以下 步骤将第一释放层保持在大于第一温度的温度达到预定时间(第一处理)，第六步骤包括 以下步骤以处于第一波长的光照射第二释放层达到预定时间(第二处理)。
将描述使用包括多个释放层的释放部分115的两种移设方法，所述释放层包含在 经受不同处理时产生分解或接合强度降低的材料。将描述图5A至图6B所示的移设方法。 在该方法中，第一释放层115a和第二释放层115b包括在经受不同温度时产生分解或接合 强度降低的相应材料。在此，如图5A和图5B所示，第三步骤包括以下步骤将第一释放层 115a保持在大于第一温度的温度达到预定时间(第一处理)。由此，第一衬底100与第一 功能区域101分离。第一衬底100无需具有透光特性。并且，如图6A和图6B所示，第六步 骤包括以下步骤将第二释放层115b保持在大于第一温度的第二温度达到预定时间(第二 处理)。由此，第一衬底100与第二功能区域102分离。 在第一温度与第二温度之间的差大于预定值的情况下，可以通过以足够的精度进 行局部加热而在第一释放层115a处有选择地分离第一功能区域101与第一衬底100。换句 话说，不产生第二释放层115b的分解或接合强度降低。此外，由于局部加热，因此即使产生 热传导，也不出现受热部分附近第一释放层115a的分解或接合强度降低。在第六步骤中， 当整个结构加热到大于第二温度的温度时，第二功能区域102在第二释放层115b处与第一 衬底100分离，并且被移设到第三衬底300。 将描述图7A至图8B所示的移设方法。在该方法中，第一释放层115a和第二释放 层115b包括在经受处于不同波长的光时产生分解或接合强度降低的相应材料。在此，如图 7A和图7B所示，第三步骤包括以下步骤以处于第一波长的光照射第一释放层115a达到 预定时间(第一处理)。由此，第一衬底100与第一功能区域101分离。第一衬底100具有 透光特性，但无需在第一衬底100上放置光阻挡层。并且，如图8A和图8B所示，第六步骤 包括以下步骤以处于与第一波长不同的第二波长的光照射第二释放层115b达到预定时 间(第二处理)。由此，第一衬底100与第二功能区域102分离。此后，通过剥离来移除抗 蚀剂107。 在第一波长与第二波长之间的差大于预定值的情况下，可以通过以足够的精度进 行局部照射而在第一释放层115a处有选择地分离第一功能区域101与第一衬底100。换 句话说，不产生第二释放层115b的分解或接合强度降低。此外，由于局部照射，因此没有出现照射部分附近的第一释放层115a的分解或接合强度降低。在第六步骤中，当整个结构受 处于第二波长的光照射时，第二功能区域102在第二释放层115b处与第一衬底100分离， 并且移设到第三衬底300。在此，为了在第三步骤中更精确地实现局部照射，可以使用图3A 所示的光阻挡层。 第一功能区域101和第二功能区域102可以按任何岛状图案而布置在第一衬底 100上。典型地，如图9B所示，岛状第一功能区域101和第二功能区域102按预定间距布置 在衬底100上。例如，在此情况下，如图9A所示，待接合到第一功能区域101的区域405按 预定间距布置在第二衬底200上。 区域405是包括CMOS芯片区和接合层205的间隔物的区域。在这样的配置中，当 仅第一衬底100上的第一功能区域101移设到用于第二衬底200上的接合层205的间隔物 时，如果满足以下关系1至3，则可以高效地实现移设。
1 < L (关系1) W > w (关系2) W+S > w+s (关系3) 如图9A和图9B所示，w是所述第一衬底上所述第一功能区域和第二功能区域中 的每一个的宽度，1是每一功能区域的长度，s是功能区域之间的距离，W是待与被移设到所 述第二衬底的第一功能区域连接的区域的宽度，L是所述第二衬底上的所述区域的长度，S 是所述第二衬底上的所述区域之间的距离。
此外，满足以下关系4至6也是有利的。
1 = L (关系4)
W = n * w(关系5)
W+S = n (w+s)(关系6) 其中，n是等于或大于2的整数。在此，第一衬底100上密集形成的第一功能区域 101可以重复地(例如n次)有选择地移设到第二衬底200上的接合层205的区域。在此 情况下，当发光层等的功能区域等移设到电路器件等时，功能区域的布置和可用数量不那 么受限于电路器件的布置。相应地，可以增加可用于形成发光层等的籽衬底的面积的比率。 由此可以高效使用与硅晶片相比昂贵的化合物半导体晶片。在制造复杂多功能器件集成电 路等中，可以获得有利的经济效果。 在此，图5A所示的第二硅衬底200包括具有CMOS芯片的第三功能区域405，并且
第一功能区域101通过接合层205接合或者连接到第三功能区域。相似地，第三衬底包括
第四功能区域，并且第二功能区域102通过接合层接合到第四功能区域。 此外，在图1A所示的籽衬底103上，可以交替地重复形成蚀刻牺牲层和化合物半
导体叠层。在此情况下，可以重复执行化合物半导体叠层到第一衬底的移设。也可以交替
地重复形成蚀刻停止层、蚀刻牺牲层以及化合物半导体叠层。在此情况下，用于籽衬底上外
延生长的热滞后次数的数量不是多个。 此外，可以将移设到第二衬底或第三衬底的功能区域全部移设到最终第四衬底。 在此情况下，第二衬底或第三衬底是与第一衬底相似的临时载体衬底，但不是最终移设衬 底。在该移设方法中，执行以下步骤。在第二步骤中，第一功能区域通过在经受给定处理时 变得可释放的第三释放层的第一接合层接合到第二衬底。例如，以诸如图1A中的释放部分115的释放层来代替图3A中有机绝缘层的接合层205。然后，执行第八步骤至第十步骤。 在第八步骤中，预定厚度的第三接合层放置在第四衬底以及利用第三释放层接合到第二衬 底的第一功能区域中的至少一个上。第三接合层的形成近似相似于上述接合层的形成。不 使用构图。在第九步骤中，第二衬底上的所有功能区域通过第三接合层而接合到第四衬底。 在第十步骤中，第二衬底在所述第三释放层(即第一接合层)处与所述功能区域分离。第 三释放层可以无需是有选择地可释放的，从而可以通过比上述释放层更简单的结构来制造 第二释放层。此外，可以通过与上述第一衬底相似的材料来形成临时第二衬底，但无需光阻 挡层。 关于第二功能区域，可以执行相同处理。在第五步骤中，第二功能区域通过在经受 给定处理时变得可释放的第四释放层的第二接合层接合到第三衬底。然后，执行第十一步 骤至第十三步骤。在第十一步骤中，预定厚度的第四接合层放置在第五衬底以及第三衬底 上的第二功能区域中的至少一个上。在第十二步骤中，第三衬底上的所有第二功能区域通 过第四接合层而接合到第五衬底。在第十三步骤中，第三衬底在第四释放层(即第二接合 层)处与第二功能区域分离。 在该方法中，临时第一衬底100上的多个功能区域分别有选择地移设到多个临时 衬底。此后，每一临时衬底上的所有功能区域全部移设到每一最终衬底。虽然由于临时衬 底的数量增加，该方法看似一种迂回方式，但在某些情况下其可以使得工作流平滑，并且移 设可以被高效进行。 将描述针对移设方法、LED阵列、LED打印机头和LED打印机的具体示例。
将参照图ll至图14描述第一示例，其包括以下步骤制备具有功能区域的第一衬 底。在图11中，标号1000表示衬底(例如化合物半导体衬底、或Ge等的衬底)。标号1009 表示蚀刻停止层，标号1010表示蚀刻牺牲层，标号1020表示化合物半导体叠层。标号1025 表示第一凹槽，用于将化合物半导体衬底1000上的化合物半导体叠层1020划分为岛状区 域。可以根据需要提供蚀刻停止层1009。 此外，标号2000表示第一衬底(例如硅衬底)，标号2005表示第一衬底2000中 形成的第二凹槽，标号2010表示释放层。第三凹槽2006形成在释放层2010中。第三凹槽 2006连接到第二凹槽2005。在该示例中，虽然图11所示的第一凹槽1025的宽度和间距等 于第二凹槽2005的宽度和间距，但可以使得第一凹槽1025的宽度大于第二凹槽2005的宽 度。由于第一凹槽1025应连接到凹槽2005，因此可以有利地使得化合物半导体层的宽度窄 于穿透硅衬底2000的凹槽2005之间的距离。第一衬底2000不限于硅衬底。其可以是玻 璃衬底等，如上所述。 例如，在图11中，第一凹槽1025的宽度从几微米至几百微米。此外，例如，第二凹 槽2005的宽度从几微米至几百微米。穿透第二凹槽2005可以在50微米以上或在100微 米以上，或在200微米以上，从而可以容易地引入蚀刻剂。然而，这取决于第一衬底2000的 厚度。重要的是确定穿透凹槽2005的位置，从而器件区域尽可能不减少。因此，穿透凹槽 2005的位置可以与具有芯片分离宽度的划线对准。存在的很多情况是硅电路上的引线接 合盘(见图13)占用大于硅电路的器件的面积。在此情况下，盘区域不能变为移设器件的 区域。因此，当盘区域聚集到硅电路芯片的端部分时，与聚集的盘区域对应的第一衬底的区 域可以用于形成穿透凹槽。
15
图12示出沿着图11中线al-bl取得的截面。从图12可见，化合物半导体叠层 1020划分为化合物半导体衬底1000上的岛区域。岛区域从其周围区域突出。化合物半导 体叠层1020仅用于按期望图案而划分，因此其划分后的形状可以是或者可以不是图12所 示的矩形形状。第一凹槽1025是化合物半导体叠层1020的各岛区域之间的空间。在图12 至图14中，以图11类似的标号来表示类似图11的元件。 图13示出沿着图11中线a2-b2取得的截面。如图13所示，凹槽2005形成在硅 衬底2000中。半导体衬底凹槽2005是以其间的某些适当间距而形成的。由于穿透凹槽的 这种布置方式，例如，因此硅晶片的刚性并不降级太多。因此，在如下处理中有助于进行操 纵。图14示出半导体衬底中的凹槽2005与第一凹槽1025之间的位置关系以及在半导体 衬底2000中的各凹槽2005之间的部分布置化合物半导体叠层1020的岛区域的方式。在 图14中，省略释放层2010、蚀刻停止层1009和蚀刻牺牲层1010。如图14所示，当图12的 构件和图13的构件堆叠时，突出岛1020进入各穿透凹槽2005之间的位置。
只要突出岛1020可以受支撑，布置方式就不限于图13和图14所示的布置方式。 例如，可以布置穿透凹槽2005的方式是其与突出岛1020的纵向方向正交，或者其与突出 岛1020交叉。 在该示例中，如上所述，制备包括籽衬底1000、蚀刻牺牲层1010、化合物半导体叠 层1020、释放层2010和第一衬底2000的衬底结构。可以通过穿透第一衬底2000和释放 层2010的第二凹槽2005以及第三凹槽2006将蚀刻剂引入该结构。因此使得蚀刻剂与蚀 刻牺牲层1010接触，以执行蚀刻处理，并且分离籽衬底1000与衬底结构。
虽然在图11中第一凹槽1025穿透蚀刻牺牲层IOIO，但第一凹槽1025不必用于穿 透蚀刻牺牲层1010。蚀刻牺牲层IOIO对于蚀刻剂的暴露是重要的。 仅根据需要而使用蚀刻停止层1009。在将要及时地精确管理蚀刻的进行程度的情 况下，可以省略蚀刻停止层。 在上述移设方法中，例如，当制造LED时，形成以下化合物半导体叠层。P-AlAs层 (蚀刻牺牲层)形成在P型GaAs衬底(籽衬底)上，下面的层形成为蚀刻牺牲层上的化合 物半导体叠层。也就是说，P型GaAs接触层、p型AlGaAs覆盖层、p型AlGaAs活性层、n型 AlGaAs覆盖层和n型GaAs接触层被沉积。在牺牲层与化合物半导体衬底之间，AlInGaP可 以形成为蚀刻停止层。 当以硫酸来蚀刻GaAs层和AlGaAs层时，蚀刻处理在AlInGaP层处停止。此后，通 过盐酸来移除AlInGaP层。当以氨和过氧化氢来蚀刻GaAs层和AlGaAs层时，AlAs可以用
作停止层。 例如，作为化合物半导体叠层的材料，替代上述GaAs系统，可以使用AlGalnP系、 InGaAsP系、GaN系、AlGaN系或InAlGaN系。 此外，可以在化合物半导体叠层上提供金属层和DBR镜中的至少一个。例如，可以 通过Au、Ti或Al来形成金属层。可以根据LED的发光波长来选择金属层的材料。当制造 600nm至800nm的红色系LED时，Au、Ag等可以用作具有高反射性的材料。在接近360nm的 蓝色系LED的情况下，可以使用Al。 例如，DBR镜可以包括的结构是其中，AlAs层和AlGaAs层对于GaAs系化合物半 导体材料交替形成多次。或者，交替形成氧化铝层和Al。.^a。.8As层。因为氧化铝难以通过外延生长而形成，所以可以通过在O. 2至0. 8之间交替改变A1,G^—xAs中x的值来执行折射 率的调节。 此外，当使用化合物半导体叠层制造LED器件时，可以采用同质结型LED替代异质 结型LED。在此情况下，在通过外延生长形成各个层之后，通过以固态扩散方法执行的杂质 扩散而在活性层中形成pn结。为了在接触层与p侧电极或n侧电极之间建立欧姆接触，接 触具有的杂质浓度可以高于将活性层夹在其中的覆盖层的杂质浓度。 也是在该第一示例中，由于存在包括多个释放层的释放部分，因此如上所述制备 的第一衬底上的功能区域可以在高精度的情况下有选择地移设到另一衬底，所述释放层包 含在经受不同处理时产生分解或接合强度降低的相应材料。 将参照图15A至图15D描述第二示例，其包括以下步骤制备具有功能区域的第一 衬底。在图15A的步骤(界面分离层形成步骤以及半导体层形成步骤)中，半导体层(例 如InGaAs)的界面分离层505通过异质外延生长而形成在籽衬底504(比如Ge衬底)上。 半导体层的晶格常数和/或热膨胀系数不同于衬底504的晶格常数和/或热膨胀系数。然 后，GaAs等的半导体层506形成在界面分离层505上。分离层505对应于上述牺牲层。
在图15B所示的接合步骤中，籽衬底504上的半导体层506接合到Si等的第一衬 底507上形成的释放层510，以获得复合结构508。释放层510可以是上述释放层。
在图15C所示的分离步骤中，在界面分离层505、和/或界面分离层505与半导体 层506之间的界面、和/或界面分离层505与籽衬底504之间的界面中生成在表面内方向 上延伸的裂缝。因此，半导体层506和第一衬底507与复合结构508分离。在上述步骤中， 半导体层506从籽衬底504移设到第一衬底507。如图15D所示，可以获得衬底结构509， 其包括其上具有释放层510以及半导体层506的第一衬底507。 在上述步骤中，在界面分离层505、和/或界面分离层505与半导体层506之间的 界面、和/或界面分离层505与籽衬底504之间的界面中以集中方式生成因晶格常数和/ 或热膨胀系数的失配而产生的应变能量。此后，分离诱导力(s印aration inducing force) 被施加到整个复合结构508、或其一部分(例如，界面分离层505、和/或界面分离层505与 半导体层506之间的界面、和/或界面分离层505与籽衬底504之间的界面)。借助于复合 结构508中生成的应变能量，半导体层506和第一衬底507可以与复合结构508分离。凹 槽被形成，以将半导体层506划分为多个岛状功能区域。在图15B的接合步骤之前，可以形 成凹槽，以将半导体层506划分为岛状功能区域。 可以通过单晶材料来形成籽衬底504。例如，替代Ge，也可以通过Al203、SiC、GaAs、 InP或Si来形成籽衬底504。具有上述晶格常数和/或热膨胀系数的界面分离层505可 以包括化合物半导体材料(例如InGaAs， GaN， InGaN， AlGaN， A1N， AlAs， AlGaAs， InAlAs， InGaAlP， InGaAsP，或InGaP)。 半导体层506可以包括的化合物半导体材料包含例如GaAs， GaN， AlGaAs， InP， InGaN， AlGaN， A1N， AlAs， InGaAs， InAlAs， InGaAlP， InGaAsP，或InGaP的材料。可以通过 Si等的半导体衬底、Al、Cu、Cu-W等的金属衬底、玻璃等的绝缘衬底或塑料等的弹性衬底来 形成第一衬底507。 在将半导体层和第一衬底与复合结构508分离的步骤中，可以将流体W(液体或气 体)吹送到界面分离层505或其附近。将流体W注入上述位置可以在复合结构的注入部分中生成裂缝，产生上述分离。 也是在第二示例中，由于存在包括上述多个释放层的释放部分，因此如上所述制 备的第一衬底上的功能区域可以在高精度的情况下有选择地移设到另一衬底。
将描述针对通过上述移设方法制造的LED阵列的第三示例。可以通过使用上述移 设方法获得图16所示的LED阵列。图16示出的结构是其中，驱动电路和LED阵列4000 被连接，并且布置在印刷电路板5000上。可以按以下方式获得驱动电路和LED阵列。如图 9A所示，多个LED器件形成在硅衬底上，通过使用划线(dicing)来划分硅衬底而获取的多 个部分被布置在印刷电路板5000上。每一 LED器件和每一驱动电路的截面结构与下述图 17所示的包括LED发光区域的LED器件和驱动器电路相似。 在图16的结构中，多组LED阵列/驱动电路4000被线性(linearly)布置在印刷 电路板5000上。在LED阵列/驱动电路4000中，LED器件和驱动器IC的驱动器件是电连 接的，如图17所示。棒状透镜阵列3000 (例如SLA :自聚焦透镜阵列，Selfoc lens array) 可以根据需要而放置为面对LED阵列4000。因此，可以制造LED打印机头。从线性布置的 LED阵列4000发射的光由棒状透镜阵列3000会聚，以通过LED阵列实现成像。
在LED器件构成层形成在硅衬底上而其间插入金属层或DBR镜的情况下，因方向 特性的改进而可以获得精细光斑。在此情况下，可以设置LED打印机头，而无需使用棒状透 镜阵列。 在驱动器IC (驱动器电路)和LED器件之间的连接配置中，驱动器IC可以直接内 建于硅衬底中，并且连接到LED器件，如图17所示。在图17的配置中，有机材料的绝缘层 7010 (见图3A和图3B的接合层205)形成在具有构成驱动器IC的MOS晶体管7060的硅衬 底7000上。在绝缘层7010上提供包括化合物半导体叠层的LED发光区域7070。此外，标 号7080表示另一绝缘层，标号7050表示形成MOS晶体管7060的源极区域或漏极区域的引 线接合盘。例如，可以从图3B所示的第二衬底200的结构制造这种配置。
图18示出用于矩阵驱动的结构。图18中的发光器件阵列电路8500可以按时间 共享方式而受驱动，以减少电极的数量。在图18中，标号8011表示n侧电极，标号8017表 示P侧电极，标号8021表示n型AlGaAs上的绝缘层，标号8022表示p型GaAs接触层上的 绝缘层，标号8023表示发光区域。 可以通过使用本发明的移设方法来实现上述低成本高性能LED阵列和LED打印机 头。 图19A示出使用上述LED打印机头的LED打印机的示例。LED打印机包括LED打 印机头、感光鼓和静电充电器件。成像单元通过使用来自LED打印机头的光源的光束在感 光鼓上形成静电潜像。 在示出LED打印机的配置的示意性截面图的图19A中，可在顺时针方向上旋转的 感光鼓8106放置在打印机主体8100中。在感光鼓8106之上，LED打印机头8104被布置 为使感光鼓曝光。LED打印机头8104包括LED阵列8105，具有多个发光二极管，每一发光 二极管根据图像信号发射光；以及棒状透镜阵列8101，用于在感光鼓8106上形成每一发光 二极管的辐射图案的图像。棒状透镜阵列8101具有上述配置。通过棒状透镜阵列8101使 得发光二极管的成像平面与感光鼓8106的表面一致。换句话说，通过棒状透镜阵列实现了 发光二极管的辐射表面与感光鼓的感光表面之间的光学共轭关系。
在感光鼓8106周围，静电充电器件8103用于对感光鼓8106的表面进行均匀充 电，显影器件8102用于根据打印机头8104的曝光图案而将调色剂附着到感光鼓8106，以形 成调色剂图像。进一步布置的是转印静电充电器件8107，用于将调色剂图像转印到转印 材料(比如复印片材)；以及清洁部分8108，用于在转印之后收集感光鼓8106上残留的废 调色剂。 此外，在打印机主体8100中，布置的是片材盒8109，用于容纳转印材料；以及供 纸部分8110，用于将转印材料供给到感光鼓8106和静电充电器件8107之间的位置。此外， 所布置的是定影器件8112，用于将转印的调色剂图像定影在转印材料上；传送部分8111， 用于将转印材料传送到定影器件8112;以及片材排出盘8113，用于支撑在定影之后排出的 转印材料。 将描述LED彩色打印机的示例。LED彩色打印机包括多组LED打印机头、感光鼓、 静电充电器件、以及成像单元，所述成像单元用于通过使用LED打印机头作为光源而在感 光鼓上形成静电潜像。图19B示出LED彩色打印机的示意性配置。在图19B中，标号9001、 9002、9003和9004分别表示品红色(M)、青色(C)、黄色(Y)和黑色(K)的感光鼓。标号 9005、9006、9007和9008表示各个LED打印机头。标号9009表示传送带，用于传送转印材 料，并且使得转印材料与各个感光鼓9001、9002、9003和9004接触。标号9010表示用于供 给片材的对齐辊，标号9011表示定影辊。 此外，标号9012表示用于吸附支撑传送带9009上的转印材料的充电器，标号9013 表示电荷消除器件，标号9014表示用于检测转印材料的前沿的传感器。
如上所述，由于本发明的移设方法，因此可以高效使用并且重新使用籽衬底(比 如GaAs衬底)。此外，可以在高可靠性的情况下有选择地移设功能区域，因此可以提供低成 本高性能LED阵列、LED打印机头、LED打印机等。 本发明可以应用于其中半导体器件布置在半导体衬底上的阵列中的阵列器件、使 用半导体衬底上形成的LED器件的LED打印机、使用半导体衬底上形成的LED器件的显示 装置、光学收发机器件和光学接收机器件的制造等。在光学接收机器件的情况下，可以提供 可靠的扫描仪。 除非在此另外讨论，图中的以轮廓或块形式所示的各种组件分别是已知的，并且 它们的内部构造和操作对于制造或使用或者描述本发明的最佳模式并非是关键的。
本申请要求2008年11月4日提交的日本专利申请No. 2008-282680的权益，其在 此全部引入作为参考。
权利要求
一种方法，包括将预定厚度的第一接合层布置在第一衬底上的第一功能区域以及第二衬底上的第一功能区域将要移设到的区域中的至少一个上，所述第一衬底包括释放层上所接合的第一功能区域和第二功能区域，所述释放层包括第一释放层和第二释放层，所述第一释放层和第二释放层包含在经受不同处理时发生分解或接合强度降低的相应材料；通过所述第一接合层将所述第一功能区域接合到所述第二衬底；使所述第一释放层经受第一处理，以在第一释放层处将所述第一衬底从所述第一功能区域分离；将预定厚度的第二接合层布置在所述第一衬底上的第二功能区域和所述第二衬底上的所述第二功能区域将要移设到的区域或第三衬底上的所述第二功能区域将要移设到的区域中的至少一个上；通过所述第二接合层将所述第二功能区域接合到所述第二衬底或所述第三衬底；以及使所述第二释放层经受第二处理，以在第二释放层处将所述第一衬底从所述第二功能区域分离。
2. 根据权利要求l的方法，其中，所述第一释放层和所述第二释放层包括在经受不同 温度时发生分解或接合强度降低的相应材料，使所述第一释放层经受第一处理包括将所述 第一释放层保持在第一温度以上的温度达到预定时间，以及使所述第二释放层经受第二处 理包括将所述第二释放层保持在第二温度以上的温度达到预定时间，所述第二温度比所述 第一温度高。
3. 根据权利要求l的方法，其中，所述第一释放层和所述第二释放层包括在经受不同 波长的光时发生分解或接合强度降低的相应材料，使所述第一释放层经受第一处理包括以 第一波长的光照射所述第一释放层达到预定时间，以及使所述第二释放层经受第二处理包 括以处于与所述第一波长不同的第二波长的光照射所述第二释放层达到预定时间。
4. 根据权利要求l的方法，其中，所述第一释放层包括在经受第一波长的光时发生分 解或接合强度降低的材料，以及所述第二释放层包括在经受第一温度时发生分解或接合强 度降低的材料。
5. 根据权利要求4的方法，其中，使所述第一释放层经受第一处理包括以所述第一波 长的光照射所述第一释放层达到预定时间，以及使所述第二释放层经受第二处理包括将所 述第二释放层保持在所述第一温度以上的温度达到预定时间。
6. 根据权利要求l的方法，其中，所述第一释放层包括在经受第一温度时发生分解或 接合强度降低的材料，以及所述第二释放层包括在经受第一波长的光时发生分解或接合强 度降低的材料。
7. 根据权利要求6的方法，其中，使所述第一释放层经受第一处理包括将所述第一释 放层保持在所述第一温度以上的温度达到预定时间，以及使所述第二释放层经受第二处理 包括以所述第一波长的光照射所述第二释放层达到预定时间。
8. 根据权利要求1的方法，还包括在所述第二衬底上的除了所述第一功能区域将要 移设到的区域之外的区域或所述第三衬底上的除了所述第二功能区域将要移设到的区域 之外的区域上形成预定不平坦性。
9. 根据权利要求1的方法，其中，所述第一功能区域和第二功能区域以预定间距布置在所述第一衬底上，将与被移设到所述第二衬底的所述第一功能区域相连接的各区域以预 定间距布置在所述第二衬底上。
10. 根据权利要求9的方法，其中，满足关系1至3 : 1《L 关系1 <formula>formula see original document page 3</formula>其中，w是所述第一衬底上所述第一功能区域和第二功能区域中的每一个的宽度，1是 每一个功能区域的长度，s是功能区域之间的距离，W是将与被移设到所述第二衬底的第一 功能区域相连接的区域的宽度，L是所述第二衬底上的所述区域的长度，以及S是所述第二 衬底上的所述区域之间的距离。
11. 根据权利要求1的方法，其中，所述第二衬底或第三衬底包括第三功能区域，以及 所述第一功能区域通过所述第一接合层接合到所述第三功能区域。
12. 根据权利要求ll的方法，其中，所述第二衬底或第三衬底包括第四功能区域，以及 所述第二功能区域通过所述第二接合层接合到所述第四功能区域。
13. 根据权利要求1的方法，其中，在接合所述第一功能区域时，所述第一功能区域通 过所述第一接合层接合到所述第二衬底，所述第一接合层是在经受处理时能够变为可释放 状态的第三释放层。
14. 根据权利要求13的方法，还包括将预定厚度的第三接合层布置在所述第二衬底上的第一功能区域以及第四衬底上的 所述第一功能区域将要移设到的区域中的至少一个上；通过所述第三接合层将所述第二衬底上的所述第一功能区域接合到所述第四衬底；以及在所述第三释放层处将所述第二衬底从所述第一功能区域分离。
15. 根据权利要求l的方法，其中，在接合所述第二功能区域中，所述第二功能区域通 过所述第二接合层接合到所述第三衬底，所述第二接合层是在经受处理时能够变为可释放 状态的第四释放层，以及所述方法还包括将预定厚度的第四接合层布置在所述第三衬底 上的所述第二功能区域和第五衬底上的所述第二功能区域将要移设到的区域中的至少一 个上；通过所述第四接合层将所述第三衬底上的所述第二功能区域接合到所述第五衬底； 以及在所述第四释放层处将所述第三衬底从所述第二功能区域分离。
16. 根据权利要求1的方法，其中，所述第一衬底上的所述第一功能区域或第二功能区 域包括化合物半导体层，以及通过以下处理来制备所述第一衬底制备衬底结构，在所述衬 底结构中，通过在化合物半导体衬底上提供蚀刻牺牲层、化合物半导体层、释放层以及第一 衬底而形成第一功能区域或第二功能区域；在化合物半导体层中形成第一凹槽；在所述第 一衬底和所述化合物半导体衬底中的至少一个中形成穿透第二凹槽以使得所述穿透第二 凹槽连接到所述第一凹槽；以及通过使得蚀刻剂通过所述第一凹槽和所述穿透第二凹槽与 所述蚀刻牺牲层接触来对所述蚀刻牺牲层进行蚀刻，而将所述化合物半导体衬底从所述衬 底结构分离。
17. 根据权利要求l的方法，其中，所述第一功能区域或第二功能区域包括化合物半导 体层，以及通过以下步骤来制备所述第一衬底界面分离层形成步骤，通过异质外延生长在籽衬底上形成界面分离层；半导体层形成步骤，在所述界面分离层上形成所述化合物半导 体层；接合步骤，通过所述释放层将具有所述界面分离层和所述化合物半导体层的籽衬底 接合到所述第一衬底；以及分离步骤，利用所述界面分离层将具有所述释放层的第一衬底 和所述化合物半导体层从通过所述接合步骤获得的复合结构分离，以获得具有所述化合物 半导体层的第一衬底。
18. —种LED阵列，包括多个LED,每一个LED包括通过根据权利要求1的移设方法而制造的功能区域；以及 驱动器电路，用于驱动所述LED。
19. 一种LED打印机头，包括: 根据权利要求18的LED阵列；以及 棒状透镜阵列，被布置为面对所述LED阵列。
20. —种LED打印机，包括:LED打印机头，其包括根据权利要求18的LED阵列；感光构件；静电充电器件；以及成像部分，被配置为通过来自用作光源的LED打印机头的光而在所述感光构件上形成 静电潜像。
21. —种LED彩色打印机，包括多个LED打印机头，每一个LED打印机头包括根据权利要求18的LED阵列；多个感光构件；多个静电充电器件；以及多个成像部分，每一个成像部分被配置为通过来自用作光源的LED打印机头的光而在 所述感光构件上形成静电潜像。
全文摘要
本发明公开了一种功能区域的移设方法和LED阵列、打印机头及打印机。所述方法包括将第一接合层布置在第一衬底上的第一功能区域或第二衬底上的区域上；通过所述第一接合层将所述第一功能区域接合到所述第二衬底；使得所述第一释放层经受第一处理，以在第一释放层将所述第一衬底从所述第一功能区域分离；将第二接合层布置在第一衬底上的第二功能区域或第三衬底上的区域上；通过所述第二接合层将所述第二功能区域接合到所述第二衬底或所述第三衬底；以及使得所述第二释放层经受第二处理，以在第二释放层将所述第一衬底从所述第二功能区域分离。
文档编号G03G15/01GK101740492SQ20091021153
公开日2010年6月16日 申请日期2009年11月4日 优先权日2008年11月4日
发明者米原隆夫, 高井康好 申请人:佳能株式会社