专利名称：具修补线之画素驱动电路结构的制作方法
具修补线之画素驱动电路结构
技术领域：
本发明涉及画素驱动电路结构，特别是有关于一种具修补线之画素驱动电路结 构。
背景技术：
目前，随着电子产品的普及；许多人皆殚精竭虑于降低液晶面板之制造成本。其 中，画素驱动电路之双栅极设计方式，因可减少驱动芯片的数量，而颇受垂青。相关之技术 如美国专利20080079678所示；值得注意的是，双栅极设计方式亦可减少数据线所需之布 局空间。请参考附图1，其为现有技术之画素驱动电路结构之结构示意图。为方便解释，以 附图1之必要区域结构为例，画素驱动电路结构10包含一第一栅极线11、一第二栅极线 12、一第一数据线13、一第二数据线14、一第一薄膜晶体管15、一第二薄膜晶体管16、一第 三薄膜晶体管17以及一第四薄膜晶体管18。其中，第二栅极线12位于第一栅极线11下 方，且平行于第一栅极线11。第一数据线13垂直于第一栅极线11与第二栅极线12，而第 二数据线14位于第一数据线13右侧，且平行于第一数据线13。第一薄膜晶体管15位于第 一数据线13之左侧，且第一薄膜晶体管15之控制端是电性连接于第二栅极线12，而第一薄 膜晶体管15之输入端则电性连接于第一数据线13。第二薄膜晶体管16位于第一数据线 13之右侧，且第二薄膜晶体管16之控制端是电性连接于第一栅极线11，而第二薄膜晶体管 16之输入端则电性连接于第一数据线13。第三薄膜晶体管17位于第二数据线14之左侧， 且第三薄膜晶体管17之控制端是电性连接于第二栅极线12，而第三薄膜晶体管17之输入 端则电性连接于第二数据线14。第四薄膜晶体管18位于第二数据线14之右侧，且第四薄 膜晶体管18之控制端是电性连接于第一栅极线11，而第四薄膜晶体管18之输入端则电性 连接于第二数据线14。承上所述，由附图1可知悉，双栅极设计方式较现有技术之布局方式减少了一半 数据线所需之布局空间。换句话说，第一数据线13与第二数据线14之间出现了足以容纳 一条数据线的空间。此外，双栅极薄膜晶体管因具有较佳的驱动能力、开/关电流比特性与 频率响应能力，而渐渐在平面显示器的画素驱动电路上崭露头角，并被研发人员尝试着与 上述之双栅极设计方式进行整合。
发明内容有鉴于上述现有技术之问题，本发明之目的就是在提供一种具修补线之画素驱动 电路结构，以充分利用双栅极设计方式所衍生之空白布局空间。根据本发明之具修补线之画素驱动电路结构，适用于一液晶显示面板，所述具修 补线之画素驱动电路结构包含一第一栅极线、一第二栅极线、一第一数据线、一第二数据 线、一第一薄膜晶体管、一第二薄膜晶体管、一第三薄膜晶体管、一第四薄膜晶体管以及一 修补线。修补线包含一垂直线段、一第一水平线段与一第二水平线段。垂直线段位于第一数据线与第二数据线之间；第一水平线段位于垂直线段之第一端，且第一水平线段之第一 端是延伸至第一数据线之上；第二水平线段位于垂直线段之第二端，且第二水平线段之第 一端是延伸至第一数据线之上。藉此，本发明可于第一数据线发生缺陷时，导通第一数据线 与第一水平线段之第一端，并导通第一数据线与第二水平线段之第一端，进而利用修补线 来取代第一数据线。此外，第一水平线段之第二端更可延伸至第二数据线之上，且第二水平线段之第 二端亦可延伸至第二数据线之上。藉此，当第一栅极线或第二栅极线发生缺陷时，可透过适 当的开路修补程序与短路修补程序，以修补线取代有缺陷的栅极线。承上所述，依本发明之具修补线之画素驱动电路结构，其可充分利用双栅极设计 方式所衍生之空白布局空间来安置修补线。然后透过适当的开路修补程序与短路修补程 序，以修补线来取代有缺陷的数据线或栅极线。
附图1为现有技术之画素驱动电路结构之结构示意图；附图2为本发明之具修补线之画素驱动电路结构之结构示意图；附图3为本发明一实施例之具修补线之画素驱动电路结构之结构示意图；附图4为本发明另一实施例之具修补线之画素驱动电路结构之结构示意图；附图5为本发明又一实施例之具修补线之画素驱动电路结构之结构示意图；以及附图6为本发明再一实施例之具修补线之画素驱动电路结构之结构示意图。
具体实施方式
请参阅附图2，为本发明之具修补线之画素驱动电路结构之结构示意图。图中具修 补线之画素驱动电路结构20包含一第一栅极线11、一第二栅极线12、一第一数据线13、一 第二数据线14、一第一薄膜晶体管15、一第二薄膜晶体管16、一第三薄膜晶体管17、一第四 薄膜晶体管18以及一修补线21。其中，第二栅极线12位于第一栅极线11下方，且平行于 第一栅极线11。第一数据线13垂直于第一栅极线11与第二栅极线12，而第二数据线14 位于第一数据线13右侧，且平行于第一数据线13。第一薄膜晶体管15位于第一数据线13 之左侧，且第一薄膜晶体管15之控制端是电性连接于第二栅极线12，而第一薄膜晶体管15 之输入端则电性连接于第一数据线13。第二薄膜晶体管16位于第一数据线13之右侧，且 第二薄膜晶体管16之控制端是电性连接于第一栅极线11，而第二薄膜晶体管16之输入端 则电性连接于第一数据线13。第三薄膜晶体管17位于第二数据线14之左侧，且第三薄膜 晶体管17之控制端是电性连接于第二栅极线12，而第三薄膜晶体管17之输入端则电性连 接于第二数据线14。第四薄膜晶体管18位于第二数据线14之右侧，且第四薄膜晶体管18 之控制端是电性连接于第一栅极线11，而第四薄膜晶体管18之输入端则电性连接于第二 数据线14。此外，修补线21包含一垂直线段22、一第一水平线段23以及一第二水平线段24。 垂直线段22位于第一数据线13与第二数据线14之间，亦即双栅极设计方式所衍生之空白 布局空间，且垂直于第一栅极线11与第二栅极线12。第一水平线段23位于垂直线段22之 第一端，且平行于第一栅极线11与第二栅极线12 ；最重要的是，第一水平线段之第一端231需延伸至第一数据线13之上，以利日后利用短路修补程序来导通第一数据线13与第一水 平线段23。第二水平线段24位于垂直线段22之第二端，且平行于第一栅极线11与第二栅 极线12 ；最重要的是，第二水平线段之第一端241需延伸至第一数据线13之上，以利日后 利用短路修补程序来导通第一数据线13与第二水平线段24。承上所述，当第一数据线13之线路中某处，发生开路缺陷，而导致信号无法顺利 传递到开路缺陷下方之各个画素时；可进行一短路修补程序，使第一数据线13 —端与第一 水平线段之第一端231导通，并使第一数据线13另一端与第二水平线段之第一端241导 通。藉此，原本需透过第一数据线13由上而下传送至每一画素的信号，可改经修补线21由 下而上传送到位于开路缺陷下方之各个画素。此外，当第一数据线13之线路中某处，发生 短路缺陷，而导致第一数据线13与栅极线互相导通时；可先于第一数据线13与栅极线导通 处的上下两端进行一开路修补程序，使导通处与第一数据线13断开，再利用一短路修补程 序来导通第一数据线13之一端与第一水平线段之第一端231，以及第一数据线13之另一端 与第二水平线段之第一端241。藉此，修补线21可取代第一数据线13，将信号由下而上传 送到位于短路缺陷下方之各个画素。请参阅附图3，为本发明一实施例之具修补线之画素驱动电路结构之结构示意图。 图中第一水平线段之第二端232更可延伸至第二数据线14之上，且第二水平线段之第二端 242亦可延伸至第二数据线14之上。藉此，当第一栅极线11或第二栅极线12发生缺陷时， 可透过适当的开路修补程序与短路修补程序，以修补线21取代有缺陷的栅极线。请参阅附图4，为本发明另一实施例之具修补线之画素驱动电路结构之结构示意 图。当图中第二数据线14之线路中某处，发生数据线开路缺陷30，而导致信号无法顺利传 递到数据线开路缺陷30下方之各个画素时；可进行一短路修补程序，使第二数据线14 一 端与第一水平线段之第一端231导通，并使第二数据线14另一端与第二水平线段之第一端 241导通。藉此，原本需透过第二数据线14由上而下传送至每一画素的信号，可改经修补线 21，依序通过第一水平线段23、垂直线段22与第二水平线段24，由下而上传送到位于数据 线开路缺陷30下方之各个画素。此外，为了使多条修补线不会互相干扰，在进行完短路修 补程序后，较佳可进行开路修补程序31 34，使此处被使用后之修补线21独立于其它修补 线。请参阅附图5，为本发明又一实施例之具修补线之画素驱动电路结构之结构示意 图。当图中第二数据线14之线路中某处，发生数据线短路缺陷35，而导致第二数据线14 与第二栅极线12互相导通时；可先于数据线短路缺陷35处的上下两端进行开路修补程序 36、37，使数据线短路缺陷35处与第二数据线14断开，再利用短路修补程序来导通第二数 据线14之一端与第一水平线段之第一端231，以及第二数据线14之另一端与第二水平线段 之第一端241。藉此，修补线21可取代第二数据线14，将信号由下而上传送到位于数据线 短路缺陷35处下方之各个画素。请参阅附图6，为本发明再一实施例之具修补线之画素驱动电路结构之结构示意 图。当图中第一栅极线11发生栅极线开路缺陷38而导致驱动信号无法顺利传递时，本实 施例可先于栅极线开路缺陷38处前后两端，以一短路修补程序，将第一垂直线段221与第 一栅极线11导通，并将第二垂直线段222与第一栅极线11导通。藉此，第一栅极线11之 驱动信号便可顺利跳过栅极线开路缺陷38。当然，为了使此处之修补独立于其它修补线，本实施例较佳可透过开路修补程序31 34，将栅极线开路缺陷38前后两条修补线独立出来。最后，关于修补线的实际制程，第一栅极线与第二栅极线可位于一第一金属层，而 第一数据线与第二数据线可位于一第二金属层，然后将修补线设在一第三金属层。此外，亦 可将修补线的垂直线段设在第二金属层，而将第一水平线段与第二水平线段设在第一金属 层或第三金属层。或是反过来将垂直线段设在第二金属层，而将第一水平线段与第二水平 线段设在第三金属层或第一金属层。更甚者，将第一栅极线与第二栅极线设于一第一金属 层，第一数据线与第二数据线设置于一第二金属层，并将垂直线段设于一第三金属层，而第 一水平线段与第二水平线段设置于第一金属层。当然，本实施例之薄膜晶体管依然以双栅 极薄膜晶体管(Dual-gate TFT)为佳。以上所述仅是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人 员，在不脱离本发明原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也应视为 本发明的保护范围。
权利要求
一种具修补线之画素驱动电路结构，适用于一液晶显示面板，所述具修补线之画素驱动电路结构包含一第一栅极线；一第二栅极线，平行于所述第一栅极线；一第一数据线，垂直于所述第一栅极线与所述第二栅极线；一第二数据线，平行于所述第一数据线；一第一薄膜晶体管，位于所述第一数据线之一侧，所述第一薄膜晶体管之控制端是电性连接于所述第二栅极线，且所述第一薄膜晶体管之输入端是电性连接于所述第一数据线；一第二薄膜晶体管，位于所述第一数据线之另一侧，所述第二薄膜晶体管之控制端是电性连接于所述第一栅极线，且所述第二薄膜晶体管之输入端是电性连接于所述第一数据线；一第三薄膜晶体管，位于所述第二数据线之一侧，所述第三薄膜晶体管之控制端是电性连接于所述第二栅极线，且所述第三薄膜晶体管之输入端是电性连接于所述第二数据线；以及一第四薄膜晶体管，位于所述第二数据线之另一侧，所述第四薄膜晶体管之控制端是电性连接于所述第一栅极线，且所述第四薄膜晶体管之输入端是电性连接于所述第二数据线；其特征在于所述具修补线之画素驱动电路结构更包含一修补线，包含一垂直线段，位于所述第一数据线与所述第二数据线之间，且通过所述第一栅极线与所述第二栅极线；一第一水平线段，连接于所述垂直线段，其不与所述第一栅极线与所述第二栅极线相交，所述第一水平线段是延伸至所述第一数据线之上；以及一第二水平线段，连接于所述垂直线段，其不与所述第一栅极线与所述第二栅极线相交，所述第二水平线段是延伸至所述第一数据线之上，其中当第一栅极线、第二栅极线、第一数据线及第二数据线之中任何一线段发生缺陷时，以修补线取代有缺陷的线段，将信号由传送到位于该缺陷线段下方之各个画素。
2.根据权利要求1所述的具修补线之画素驱动电路结构，其特征在于，所述第一水平 线段之第二端是延伸至所述第二数据线之上。
3.根据权利要求1所述的具修补线之画素驱动电路结构，其特征在于，所述第二水平 线段之第二端是延伸至所述第二数据线之上。
4.根据权利要求1所述的具修补线之画素驱动电路结构，其特征在于，所述第一栅极 线与所述第二栅极线是位于一第一金属层，所述第一数据线与所述第二数据线是位于一第 二金属层，且所述修补线是位于一第三金属层。
5.根据权利要求1所述的具修补线之画素驱动电路结构，其特征在于，所述第一栅极 线与所述第二栅极线是位于一第一金属层，所述第一数据线与所述第二数据线是位于一第 二金属层，所述垂直线段是位于所述第二金属层，而所述第一水平线段与所述第二水平线 段是位于所述第一金属层。
6.根据权利要求1所述的具修补线之画素驱动电路结构，其特征在于，所述第一栅极线与所述第二栅极线是位于一第一金属层，所述第一数据线与所述第二数据线是位于一第 二金属层，所述垂直线段是位于所述第二金属层，而所述第一水平线段与所述第二水平线 段是位于一第三金属层。
7.根据权利要求1所述的具修补线之画素驱动电路结构，其特征在于，所述第一栅极 线与所述第二栅极线是位于一第一金属层，所述第一数据线与所述第二数据线是位于一第 二金属层，所述垂直线段是位于一第三金属层，而所述第一水平线段与所述第二水平线段 是位于所述第一金属层。
8.根据权利要求1所述的具修补线之画素驱动电路结构，其特征在于，所述薄膜晶体 管为一双栅极薄膜晶体管。
全文摘要
本发明提供了一种具修补线之画素驱动电路结构，适用于一液晶显示面板，所述具修补线之画素驱动电路结构包含一第一栅极线、一第二栅极线、一第一数据线、一第二数据线、一第一薄膜晶体管、一第二薄膜晶体管、一第三薄膜晶体管、一第四薄膜晶体管以及一修补线。修补线包含一垂直线段、一第一水平线段与一第二水平线段。垂直线段是位于第一数据线与第二数据线之间；第一水平线段是位于垂直线段之第一端，且第一水平线段之第一端是延伸至第一数据线之上；第二水平线段是位于垂直线段之第二端，且第二水平线段之第一端是延伸至第一数据线之上。
文档编号G02F1/1362GK101852956SQ20101017355
公开日2010年10月6日 申请日期2010年4月27日 优先权日2010年4月27日
发明者李坤政, 洪敏翔, 游家华 申请人:瀚宇彩晶股份有限公司