极紫外光刻工艺和掩膜的制作方法

极紫外光刻工艺和掩膜的制作方法
【专利摘要】本发明公开了一种极紫外光刻(EUVL)工艺。该工艺包括：接收具有多种状态的极紫外(EUV)掩膜。主多边形和邻近第一主多边形分配为不同的状态。所有子分辨率辅多边形分配为相同的状态，分配给子分辨率辅多边形的状态不同于分配给区域(即不具有主多边形和子分辨率辅多边形的布景)的状态。采用部分相干性б小于0.3的近似轴上照明(ONI)，以露出EUV掩膜，从而产生衍射光和非衍射光。去除大部分的非衍射光。使用投影光学箱收集和引导衍射光和没有被去除的非衍射光，从而露出目标。
【专利说明】极紫外光刻工艺和掩膜
【技术领域】
[0001]本发明总体上涉及半导体领域，更具体地，涉及极紫外光刻工艺和掩膜。
【背景技术】
[0002]半导体集成电路(IC)行业发展迅速。由于IC材料和设计在技术上的进步，使得IC不断地更新换代，新一代IC比前一代IC具有更小但更复杂的电路。在IC的发展过程中，通常增大了功能密度(即，在每个芯片面积内互连器件的数量)，但缩小了几何尺寸(即，通过制造工艺可以得到的最小部件(或线))。这种按比例缩小工艺的优点在于提高了生产效率和降低了相关成本。然而，这种按比例缩小工艺也增强了 IC的加工和制造的复杂度。为了实现这些进步，我们需要IC加工和制造方面也要有相似的发展。例如，需要发展较高分辨率的光刻工艺。其中一种光刻技术是极紫外光刻技术(EUVL)。其他技术包括多电子光束无掩膜光刻技术、纳米转印光刻技术以及引导自组装技术。
[0003]EUVL采用了利用极紫外(EUV)区域中的波长大约为l_100nm的光进行扫描的扫描器。除了 EUV扫描器使用反射光学组件而不是折射光学组件(即是反射镜而不是透镜)之外，和一些光学扫描器类似的，一些EUV扫描器提供4X缩小投影晒印(reductionprojection printing)。目前，在 EUVL 中，同时使用二进制光强掩膜(binary intensitymask, BIM)和轴上照明(on-axis illumination, ONI)。例如，为了实现未来节点(如最小节距为32nm和22nm的节点等)的足够的空间图像对比度(aerial image contrast),已经发展了一些技术，如衰减式相移掩膜(AttPSM)和交互式相移掩膜(AltPSM)，以增强EUVL的分辨率。但是，每种技术都存在需要克服的限制。例如，对于AltPSM而言，产生相移区域但没有过多折射率衰减的方法之一是，在基板上生成高度适当的梯级，然后在梯级的上方形成多层(ML)。但是，ML倾向于消除梯级高度，所以在相移区和非相移区之间会产生较大的过渡区。因此，限制了可以实现的分辨率极限。所以，人们希望在此领域能够有进一步的发展。

【发明内容】

[0004]为解决上述问题，本发明提供了一种极紫外光刻(EUVL)工艺，包括以下步骤:接收极紫外线(EUV)掩膜，EUV掩模包括:第一主多边形；第二主多边形，邻近第一主多边形；多个辅多边形；和不含主多边形和辅多边形的区域，其中，主多边形、辅多边形和区域中的每一个均具有相关的状态，分配给第一主多边形的状态不同于分配给第二主多边形的状态，分配给多个辅多边形的状态相同，并且分配给多个辅多边形的状态不同于分配给区域的状态；通过部分相干性6小于0.3的近似轴上照明(ONI)来曝光EUV掩膜，从而产生衍射光和非衍射光；去除部分非衍射光；以及通过投影光学箱(POB)收集和引导衍射光和没有被去除的非衍射光以曝光目标。
[0005]其中，EUV掩膜包括:低热膨胀材料(LTEM)基板；反射多层(ML)，位于LTEM基板的一个面的上方；导电层，位于LTEM基板的相对面的上方；覆盖层,位于反射ML的上方；缓冲层，位于覆盖层的上方；吸收层，位于缓冲层的上方；以及多个状态，形成在吸收层上。
[0006]其中，覆盖层和缓冲层是单层。
[0007]其中，至少一个辅多边形是亚分辨率多边形，该辅多边形的至少一个边长小于入/NA，其中，λ是辐射源的波长，而NA是投影光学箱的数值孔径。
[0008]其中，至少一个辅多边形是包含矩形的亚分辨率多边形，矩形的至少一个边长小于λ/NA，其中，λ是辐射源的波长，而NA是投影光学箱的数值孔径。
[0009]其中，EUV掩膜包括两种状态:反射系数为rl的第一状态和反射系数为r2的第二状态。
[0010]其中，通过缓冲层、覆盖层和ML来配置第一状态；通过吸收层、缓冲层、覆盖层和ML来配置第二状态。
[0011]其中，配置两种状态,使得rl的绝对值大于r2的绝对值。
[0012]其中，第一状态和第二状态被分配给相邻的主多边形。
[0013]其中，将第一状态分配给所有的辅多边形，以及将第二状态分配给区域。
[0014]其中，将第二状态分配给所有的辅多边形，以及将第一状态分配给区域。
[0015]其中，主多边形和辅多边形相互接触或重叠。
[0016]其中，去除70%以上的非衍射光。
[0017]其中，衍射光的收`集和引导包括:收集和引导-1级衍射光和+1级衍射光。
[0018]此外，还提供了一种极紫外光刻(EUVL)工艺，包括:接收EUV掩膜，EUV掩模包括:多个主多边形；多个辅多边形；不含主多边形和辅多边形的区域；第一状态，具有第一反射系数rl ;和第二状态，具有第二反射系数r2 ^fEUV掩膜的不同状态分配给相邻的主多边形JfEUV掩膜的一种状态分配给所有辅多边形，该状态不同于分配给区域的状态；采用部分相干性6小于0.3的近似轴上照明(ONI)来曝光EUV掩膜，从而产生衍射光和非衍射光；去除70%以上的非衍射光；以及通过投影光学箱(POB)收集和引导衍射光和没有被去除的非衍射光，以曝光半导体晶圆。
[0019]其中，配置这两种状态,使得rl的绝对值大于r2的绝对值。
[0020]其中:通过EUV掩膜的缓冲层、覆盖层和ML来配置第一状态；以及通过EUV掩膜的吸收层、缓冲层、覆盖层和ML来配置第二状态。
[0021]其中，主多边形和辅多边形相互接触或重叠。
[0022]其中，覆盖层和缓冲层是单层。
[0023]此外，还提供了一种极紫外光刻(EUVL)掩膜，包括:低热膨胀材料(LTEM)基板；反射多层(ML),位于LTEM基板的一个面的上方；导电层,位于LTEM基板的相对面的上方；覆盖层，位于反射ML的上方；缓冲层，位于覆盖层的上方；以及图案化吸收层，位于缓冲层的上方，其中，图案化吸收层限定了多个状态，并且不同的状态被分配给相邻的主多边形，一个状态被分配给所有辅多边形，分配给所有辅多边形的状态不同于分配给区域的状态。
【专利附图】

【附图说明】
[0024]当结合附图进行阅读时，根据下面详细的描述可以更好地理解本发明。应注意，根据工业中的标准实践，各种部件没有被按比例绘制。实际上，为了清楚的讨论，各种部件的尺寸可以被任意增加或减少。[0025]图1示出了用于实现本发明的一个或多个实施例的光刻工艺的框图。
[0026]图2示出了用于实现本发明的一个或多个实施例的光刻工艺中所使用的投影光学箱(POB)的原理透视图。因为反射光学组件很难描述出Ρ0Β，所以使用等效的折射光学组件示出基本原理。
[0027]图3-图4示出了根据本公开的各方面的在光刻工艺的不同阶段中EUV掩膜的一个实施例的各方面的原理性截面图。
[0028]图5示出了根据本公开各方面的EUV掩膜的原理性透视图。
【具体实施方式】
[0029]以下公开提供了许多用于实施本发明不同特征的不同实施例或实例。以下描述部件和布置的具体实例以简化本公开。当然，这些仅仅是实例而不用于限制。例如，以下描述中第一部件形成在第二部件上或之上可包括第一部件和第二部件被形成为直接结构的实施例，并且也可以包括可以在第一和第二部件之间形成附加部件使得第一和第二部件可以不直接接触的实施例。另外，本公开可以在多个实例中重复参考标号和/或字母。这种重复是为了简化和清晰的目的，其本身并不表示所讨论的各个实施例和/或结构之间的关系。
[0030]在此可使用诸如“在...下面”、“下面的”、“在...上面”、“上面的”、以及“在...上方”等空间关系术语来容易地描述如图中所示的一个元件或部件与另一元件或部件的关系。应当理解，除图中所示的方位之外，空间关系术语将包括使用或操作中的装置的各种不同的方位。例如，如果翻转图中所示的装置，则被描述为在其他元件或部件“下面”或“之下”的元件将被定位为在其他元件或部件的“上面”。因此，示例性术语“在...下面”包括在上面和在下面的方位。装置可以以其它方式定位(旋转90度或在其他方位)，并且通过在此使用的空间关系描述符进行相应地解释。
[0031]参照图1，公开了可得益于本发明的一个或多个实施例的EUV光刻工艺10。EUV光刻工艺10使用波长约为1-1OOnm的EUV辐射源20。
[0032]EUV光刻工艺10也使用照明器30。照明器30包括折射光学组件(如单透镜或具有多个透镜(波带片)的镜像系统)或反射光学组件(如单面镜或具有多个镜的镜像系统)，这样使来自辐射源20的光直射在掩膜40上。在EUV波长范围内，通常使用反射光学组件。但是，通过例如波带片也可实现折射光学组件。在本实施例中，设置照明器30，提供轴上照明(ONI)进而照明掩膜40。在ONI中，入射在掩膜上的所有入射光线所形成的入射角与主光线所形成的入射角(AOI)相同，S卩，AOI = 6°。在实际情况下，可以存在入射光的角度扩展。例如，如果使用一小部分相干性6 (例如，6 =0.3)的盘照明(diskillumination)(即，光瞳面上的照明形状好似集中在光瞳中心的光盘)，则偏离主光线的最大角度是sidmX 6 XNA]，其中，m和NA分别是影像系统(即，下文会介绍的投影光学箱(P0B)50)的放大倍率和数值孔径。部分相干性6也被用来描述产生照明掩膜40的平面波的点光源。在这种情况下，光瞳中心到光瞳面上的点光源之间的距离是NAX 6，而偏离主光线入射到掩膜40的相应平面波的AOI是sin—1 [mX 6 XNA]。在本实施例中，使用由点光源构成的ONI (其中，点光源的6小于0.3)基本上是足够的。
[0033]EUV光刻工艺10也使用掩膜40(在本公开中，使用术语掩膜、光掩模和中间掩模表示相同的内容)。掩膜40可以是透射掩膜或反射掩膜。在本实施例中，掩膜40是反射掩膜，下文会详细地介绍。掩膜40也可以结合其他的分辨率增强技术，如衰减式相移掩膜(AttPSM)和亚分辨率辅助图形。在最终的目标(如半导体晶圆)上没有印出亚分辨率辅助图形。但是，这些亚分辨率辅助图形有助于增强主部件的曝光宽容度(EL)或焦深(DOF)。
[0034]在本实施例中，在掩膜40上具有表示电路图案的主多边形。也有表示亚分辨率的辅多边形，即，在晶圆上，更具体地，在域(没有主多边形和辅多边形的区域)上没有印出辅多边形。是否印出多边形不仅取决于其尺寸也取决于其所处的环境。例如，对于宽度为w和节距为2w的长矩形来说，如果w小于大约λ/(2ΝΑ)，在使用ONI的情况下，在域上不会印出长矩形。如果节距保持一样，即，矩形保持在密集环境下，同时宽度变大，这样，即使宽度和节距相近，但是在域上仍不会印出长矩形。如果长矩形变成尺寸为wXw的正方形，好似棋盘一样，则可以放宽不可印的条件，即，w大约少于λ/(1.414ΝΑ)时，可以印出长矩形。其中，λ表示辐射源20的波长，而NA表示投影光学箱50的数值孔径。
[0035]EUV光刻工艺10也使用Ρ0Β50ΟΡ0Β50可以有折射光学组件或反射光学组件。Ρ0Β50收集掩膜40 (如图案化的放射光)反射的放射光。Ρ0Β50可以包括小于I的放大倍率(进而减少放射光中所含的图案化的影像)。
[0036]参见图2,由于存在这些掩膜图案,所以被掩膜40反射后,入射光线60被衍射成各种衍射级，如O级衍射光61、-1级衍射光62和+1级衍射光63。对于光刻成像而言，通常不使用纯相干照明。而是使用由照明器30产生的盘照明，其中盘照明的部分相干6的最大值为0.3。在描述的实施例中，光瞳面中的中心遮拦能够去除大部分的非衍射光61 (例如，70%以上)。Ρ0Β50收集且引导-1级衍射光62和+1级衍射光63，以露出目标70。虽然-1级衍射光62和+1级衍射光63的强度得到很好地平衡，但是两者之间相互干扰并产生高对比度的空间(aerial)图像。此外，-1级衍射光62和+1级衍射光63到光瞳面的光瞳中心的距离相等，同时焦深(DOF)也最大。
[0037]目标70包括具有感光层(例如，光刻胶或光阻胶)的半导体晶圆，其对EUV放射敏感。目标基板平台可以托住目标70。目标基板平台控制着目标基板的位置，使得掩膜的图像能够被重复地扫描到目标基板上(虽然也可以使用其他光刻方法)。
[0038]下列描述涉及掩膜40和掩膜制作过程。掩膜制作过程包括两个步骤，即底版(blank)掩膜制作过程和掩膜图案化过程。在底版掩膜制作过程中，通过在合适的基板上沉积合适的层(例如，多个反射层)，以形成底版掩膜。在掩膜图案化过程中，图案化底版掩膜，以得到集成电路(IC)设备(或芯片)的层设计。然后使用图案化的掩膜将电路图案(例如，IC设备的层设计)转印到半导体晶圆上。通过不同的光刻工艺，可以将图案反复地转印到多个晶圆上。可以使用多个掩膜(例如，一组15-30个掩膜)构成一个完整的IC设备。
[0039]通常情况下，制作出的不同掩膜用于不同的工艺。EUV的掩膜类型包括二进制光强掩膜(BIM)和相移掩膜(PSM)。示例性的BM包括几乎完全吸收区(也称之为不透明区)和反射区。在不透明区中存在吸收层，入射光束几乎完全被吸收层吸收。吸收层可以由含有铬、氧化铬、氮化铬、钛、氧化钛、氮化钛、钽、氧化钽、氮化钽、氮氧化钽、钽氧化硼、钽氮化硼、钽氮氧化硼、铝、氧化铝、银、氧化银、钯、铜、钌、钥、其他合适的材料、或以上一些材料的混合物的材料制成。在反射区中，去除吸收层，多层(ML)反射入射光，下文会详细地介绍。PSM包括吸收区和反射区。相对于被反射区反射的光，具有适当相位差的吸收区反射入射光的一部分，从而增强了分辨率和图像质量。一定厚度的诸如氮化钽和钽氮化硼的材料制成PSM的吸收层。PSM可以是衰减式PSM(AttPSM)或交互式PSM(AltPSM)。AttPSM对于其吸收层具有2-15%的反射率，AltPSM对于其吸收层的反射率大于50%。
[0040]参见图3，底版EUV掩膜100包括由低热膨胀材料(LTEM)制成的基板110。LTEM材料可以包括掺杂TiO2的SiO2，或本领域公知的其他低热膨胀材料。由于掩膜变热，LTEM基板110起到最小化图像失真的作用。在本实施例中，LTEM基板包括缺陷等级低且表面光滑的材料。此外，为了实现静电吸盘(electrostatic chucking),导电层105可以沉积在LTEM基板110的下面(如图所示)。在一个实施例中，导电层105包括氮化铬(CrN)，当然也可以使用其他合成物。
[0041]反射多层(ML) 120沉积在LTEM基板110的上方。根据菲涅耳公式，当光传播穿过不同折射指数的两种材料间的界面时，就会发生光反射。当折射指数的差值越大，反射光就越大。为了增加反射光，可以通过沉积多层交互式材料(alternating material)来增加界面的数量，然后为多层内的每层选择适当的厚度，从而实现被不同界面反射的光的相干干扰。但是，由于吸收了多层的使用材料，所以限制了可以实现的最大反射率。ML120包括多个层对，如钥-硅(Mo/Si)层对(如，每个层对中硅层在钥层的上方或下方)。备选地，ML120可包括钥-铍(Mo/Be)层对，或由折射指数相差很大且消光系数很低的两种材料或其结合构成的任何层对。ML120的每层厚度均取决于EUV的波长和入射角(入射到掩膜的入射角)。对于特定的入射角，调节ML120的每层厚度就可实现被ML120的不同界面反射的光的最大相干干涉。虽然通常层对的数量是20-80，但是任何数量的层对都有可能。在一个实施例中，ML120包括四十对Mo/Si层。每对Mo/Si层的厚度大约是7nm，而总厚度是280nm。由此，可实现大约70%的折射率。
[0042]在ML120的上方形成覆盖层130，以防止氧化ML。在本实施例中，覆盖层130包括厚度大约为4-7nm的硅。在覆盖层130的上方形成缓冲层140，以用作在图案化或修复吸收层过程中的刻蚀停止层，下文会有介绍。缓冲层140的刻蚀特点与吸收层的刻蚀特点不同。缓冲层140包括钌(Ru)和Ru化合物(如RuB、RuS1、铬(Cr)、氧化铬以及氮化铬)。缓冲层通常选用低温沉积工艺来防止ML120的相互扩散。在本实施例中，厚度为2-5nm的缓冲层140包含钌(Ru)。在一个实施例中，覆盖层和缓冲层是单层。
[0043]在缓冲层140的上方形成吸收层150。吸收层150优选地吸收投影在图案化EUV掩膜200上的且在EUV波长范围内的放射光。吸收层150包括由铬、氧化铬、氮化铬、钛、氧化钛、氮化钛、钽、氧化钽、氮化钽、氮氧化钽、钽氧化硼、钽氮化硼、钽氮氧化硼、铝、氧化铝、银、氧化银、钯、铜、钌、钥、其他合适的材料、或以上一些材料的混合物的材料制成的多层膜。因为适当地配置多层膜，所以在后续的刻蚀过程中，通过每层膜的不同刻蚀特点，能够灵活地进行吸收层150的工艺。在本实施例中，吸收层150包括83nm的氮化钽。
[0044]通过采用不同的方法形成层105、120、130、140和150中的一层或多层，其中，这些方法包括物理气相沉积(PVD)工艺(诸如蒸发和DC磁控溅射法)、电镀工艺(诸如无极电镀或电镀)、化学气相沉积(CVD)工艺(诸如大气压力CVD(APCVD)、低气压CVD(LPCVD)、等离子体增强CVD(PECVD)、或高密度等离子体CVD(HDP CVD))、粒子束沉积、旋涂法、金属有机物热分解(MOD)法和/或本领域公知的其他方法。MOD法是基于液体方法的沉积技术。通过使用MOD法，溶解在溶剂中的金属有机前体被旋涂在基板上且溶剂被蒸发。使用真空紫外(VUV)源将金属有机前体转化为金属元素成分。
[0045]参见图4，在一个本实施例中，图案化吸收层150，以形成具有两种形态的IC设计图案，即具有吸收层或不具有吸收层。采用图案化工艺去除吸收层150以形成状态210。图案化工艺可以包括光阻涂布(如旋涂)、软烘、掩膜对齐、曝光、曝光后烘干、光阻显影、清洗、干燥(如硬烘)、其他合适的工艺和/或其组合。
[0046]接着，进行刻蚀工艺，以去除未被光刻胶覆盖的吸收层150的一部分，从而形成第一状态210。刻蚀工艺可以包括干法(等离子体)刻蚀、湿法刻蚀、和/或其他刻蚀方法。同时，其内具有吸收层150的区被限定为第二状态220。
[0047]仍参见图4，现在，EUV掩膜200包括两种状态210和220。状态210和220的反射系数分别为rl和r2。配置这两种状态,使rl的绝对值大于r2的绝对值。
[0048]参见图5，EUV掩膜200上仍有主多边形(表示电路图案)和辅多边形。辅多边形很小，所以它们是实现域的准均勻反射系数(quas1-uniform reflection coefficient)的亚分辨率，而准均匀反射系数的绝对值范围介于rl和r2之间。在本实施例中，分别将EUV掩膜200的状态210和220分配给第一主多边形310和靠近第一主多边形的第二主多边形320，从而减少它们之间的空间频率。分配给所有辅多边形330的状态相同，分配的相同状态不同于分配给域340的状态。也就是，如果分配给所有辅多边形330的状态是状态210，那么分配给域340的状态就是状态220。如果分配给所有辅多边形330的状态是状态220，那么分配给域340的状态就是状态210。主多边形310和320可以与辅多边形330接触或重叠。
[0049]本公开涉及光刻系统和工艺。在一个实施例中，极紫外光刻(EUVL)工艺包括接收具有不同状态的极紫外(EUV)掩膜。EUV掩膜包括第一主多边形、靠近第一主多边形的第二主多边形、多个辅多边形、以及域(没有主多边形和辅多边形的区域)。所有的主多边形、辅多边形和域分别具有相关的状态。第一主多边形的状态与第二主多边形的状态不同。所有的辅多边形的状态与域的状态也不相同。EUVL工艺也包括采用部分相干性6小于0.3的近似轴上照明(ONI)，以露出EUV掩膜，从而产生衍射光和非衍射光；去除大部分非衍射光；以及使用投影光学箱(POB)收集和引导衍射光和没有去除的非衍射光，以露出目标。
[0050]在另一个实施例中，EUVL工艺包括接收EUV掩膜。EUV掩膜包括多个主多边形、域(没有主多边形和辅多边形的区域)内的多个辅多边形、具有第一反射系数rl的第一状态和具有第二反射系数r2的第二状态。EUVL工艺也包括将EUV掩膜的不同状态分配给邻近的主多边形和将一种状态分配给所有的辅多边形，其中，分配给主多边形的不同状态和分配给辅多边形的状态均不同于域的状态。EUVL工艺也包括采用部分相干性6小于0.3的近似轴上照明(ONI)，以露出EUV掩膜，从而产生衍射光和非衍射光；去除70%以上的非衍射光；以及使用投影光学箱(POB)收集和引导衍射光和没有去除的非衍射光，以露出半导体晶圆。
[0051]本公开也涉及掩膜。在一个实施例中，EUV掩膜包括低热膨胀材料(LTEM)的基板、在LTCM基板的一个面的上方的反射多层(ML)、在LTCM基板的反面的上方的导电层、反射ML上方的覆盖层、覆盖层上方的缓冲层以及缓冲层上方的图案化吸收层。图案化吸收层定义了 EUV掩膜的多个状态。分配给邻近的主多边形的状态不同，而分配给所有辅多边形的状态相同，分配给主多边形的状态和分配给辅多边形的状态均不同于分配给域的状态。[0052]基于上述原因，可以看出，本公开提供了一种EUV光刻工艺10。EUV光刻工艺10采用近似0ΝΙ，即部分相干性6小于0.3的盘照明，以露出EUV掩膜，从而产生衍射光和非衍射光。EUV光刻工艺10去除70%以上的非衍射光并且主要利用两个对称设置(在光瞳面上)且密度均衡的-1级和+1级衍射光，以露出半导体晶圆。EUV光刻工艺10也使用具有两种状态的EUV掩膜，其中，这两种状态具有预设的反射系数。邻近的主多边形具有不同的状态，而所有的辅多边形具有相同的状态，主多边形的状态和辅多边形的状态都不同于域的状态。EUV光刻工艺10示出了线/空间和端-端图形的空载影像对比度的增强，并且实现在大节距范围内的焦深(DOF)。EUV光刻工艺10为未来节点提供了一种分辨率增强技术。
[0053]上面论述了若干实施例的部件，使得本领域的技术人员可以更好地理解本发明的各个方面。本领域的技术人员应该理解，可以很容易地使用本发明作为基础来设计或更改其他用于达到与这里所介绍实施例相同的目的和/或实现相同优点的处理和结构。本领域的技术人员也应该意识到，这种等效构造并不背离本发明的精神和范围，并且在不背离本发明的精神和范围的情况下，可以进行多种变化、替换以及改变。
【权利要求】
1.一种极紫外光刻(EUVL)工艺，包括以下步骤: 接收极紫外线(EUV)掩膜，所述EUV掩模包括: 第一主多边形； 第二主多边形，邻近所述第一主多边形； 多个辅多边形；和 不含主多边形和辅多边形的区域，其中，所述主多边形、所述辅多边形和所述区域中的每一个均具有相关的状态，分配给所述第一主多边形的状态不同于分配给所述第二主多边形的状态，分配给所述多个辅多边形的状态相同，并且分配给所述多个辅多边形的状态不同于分配给所述区域的状态； 通过部分相干性6小于0.3的近似轴上照明(ONI)来曝光所述EUV掩膜，从而产生衍射光和非衍射光； 去除70%以上的所述非衍射光；以及 通过投影光学箱(POB)收集和引导所述衍射光和没有被去除的非衍射光以曝光目标。
2.根据权利要求1所述的工艺，其中，所述EUV掩膜包括: 低热膨胀材料(LTEM)基板； 反射多层(ML)，位于所述LTEM基板的一个面的上方； 导电层，位于所述LTEM基板的相对面的上方；` 覆盖层，位于所述反射ML的上方； 缓冲层，位于所述覆盖层的上方； 吸收层，位于所述缓冲层的上方；以及 多个状态，形成在所述吸收层上。
3.根据权利要求2所述的工艺，其中，所述覆盖层和所述缓冲层是单层。
4.根据权利要求1所述的工艺，其中，至少一个辅多边形是亚分辨率多边形，该辅多边形的至少一个边长小于λ/NA，其中，λ是辐射源的波长，而NA是所述投影光学箱的数值孔径。
5.根据权利要求6所述的工艺，其中，通过所述缓冲层、所述覆盖层和所述ML来配置所述第一状态；通过所述吸收层、所述缓冲层、所述覆盖层和所述ML来配置所述第二状态。
6.根据权利要求1所述的工艺，其中，所述主多边形和所述辅多边形相互接触或重叠。
7.一种极紫外光刻(EUVL)工艺，包括: 接收EUV掩膜，所述EUV掩模包括: 多个主多边形； 多个辅多边形； 不含主多边形和辅多边形的区域； 第一状态，具有第一反射系数rl ;和 第二状态，具有第二反射系数r2 ； 将所述EUV掩膜的不同状态分配给相邻的主多边形； 将所述EUV掩膜的一种状态分配给所有辅多边形，该状态不同于分配给所述区域的状态； 采用部分相干性6小于0.3的近似轴上照明(ONI)来曝光所述EUV掩膜，从而产生衍射光和非衍射光； 去除70%以上的所述非衍射光；以及 通过投影光学箱(POB)收集和引导所述衍射光和没有被去除的非衍射光，以曝光半导体晶圆。
8.根据权利要求15所述的工艺，其中: 通过所述EUV掩膜的缓冲层、覆盖层和ML来配置所述第一状态；以及 通过所述EUV掩膜的吸收层、所述缓冲层、所述覆盖层和所述ML来配置所述第二状态。
9.根据权利要求15所述的工艺，其中，主多边形和辅多边形相互接触或重叠。
10.一种极紫外光刻(EUVL)掩膜，包括: 低热膨胀材料(LTEM)基板； 反射多层(ML)，位于所述LTEM基板的一个面的上方； 导电层，位于所述LTEM基板的相对面的上方； 覆盖层，位于所述反射ML的上方； 缓冲层，位于所述覆盖层的上方；以及 图案化吸收层，位于所述缓冲层的上方，其中，所述图案化吸收层限定了多个状态，并且不同的状态被分配给相邻的主多边形，一个状态被分配给所有辅多边形，分配给所有辅多边形的状态不同于分配给区域`的状态。
【文档编号】G03F7/20GK103529641SQ201310244934
【公开日】2014年1月22日 申请日期:2013年6月19日 优先权日:2012年7月5日
【发明者】卢彦丞, 游信胜, 严涛南 申请人:台湾积体电路制造股份有限公司