一种像素单元及阵列基板的制作方法

本发明涉及液晶显示领域，特别是涉及一种像素单元及阵列基板。

背景技术：

在传统像素电极的设计中，通常会在像素电极边缘区域采用开口设计，以协助透光区的液晶排布。然而，在像素电极边缘区域采用开口设计的情况下，由于寄生电容的存在，靠近像素电极的金属层产生的电场容易对像素电极的电场产生干扰，使得像素电极的电位不稳定，从而出现像素电极的边缘区域出现暗纹的问题。

其中，靠近像素电极的金属层包括第一金属层和第二金属层，第一金属层用于制作栅极线、共用电极线等，第二金属层用于制作数据线，薄膜晶体管等。

技术实现要素：

本发明提供一种像素单元及阵列基板，以解决像素电极的边缘区域出现暗纹的问题。

为解决上述技术问题，本发明采用的一个技术方案是：提供一种像素单元，包括数据线、栅极线、薄膜晶体管和包含至少两个畴的像素电极，薄膜晶体管分别与数据线、栅极线及像素电极连接；其中，像素电极进一步包括平行像素电极的边缘设置的至少一条屏蔽电极，屏蔽电极与像素电极电性连接。

其中，至少一条屏蔽电极包括第一屏蔽电极和第二屏蔽电极，第一屏蔽电极和第二屏蔽电极设置在像素电极的相对两侧之外且与像素电极的主干区垂直设置。

其中，像素电极进一步包括沿主干区的两个端部向外延伸的第一连接部和第二连接部，第一连接部和第二连接部的另一端分别与对应的第一屏蔽电极和第二屏蔽电极连接。

其中，第一屏蔽电极和第二屏蔽电极沿主干区对称设置，第一连接部和第二连接部的另一端分别与第一屏蔽电极和第二屏蔽电极的中心位置连接。

其中，至少一条屏蔽电极包括第一屏蔽电极、第二屏蔽电极、第三屏蔽电极和第四屏蔽电极，像素电极的主干区包括相互垂直的第一主干区和第二主干区，第一屏蔽电极和第二屏蔽电极设置在像素电极的相对两侧之外且与第一主干区垂直设置，第三屏蔽电极和第四屏蔽电极设置在像素电极的相对另外两侧之外且与第二主干区垂直设置。

其中，像素电极进一步包括沿第一主干区的两个端部向外延伸的第一连接部和第二连接部、以及沿第二主干区的两个端部向外延伸的第三连接部和第四连接部，第一连接部和第二连接部的另一端分别与对应的第一屏蔽电极和第二屏蔽电极连接，第三连接部和第四连接部的另一端分别与对应的第三屏蔽电极和第四屏蔽电极连接。

其中，像素电极进一步包括两条闭合电极，两条闭合电极设置在像素电极的相对两侧以闭合像素电极中向该两侧延伸的条状分支。

其中，屏蔽电极与对应的像素电极的边缘的距离范围为2～4微米。

其中，屏蔽电极和像素电极位于同一层且由相同的材料形成。

为解决上述技术问题，本发明采用的另一个技术方案是：提供一种阵列基本，该阵列基板包括了上述的像素单元。

本发明的有益效果是：区别于现有技术，本发明的像素单元通过在平行像素电极的边缘设置至少一条屏蔽电极，其中，屏蔽电极与像素电极电性连接，能够屏蔽周边电场对像素电极的干扰，使像素电极的边缘区域的电场更加稳定，从而避免在像素电极的边缘区域出现暗纹。

附图说明

图1是本发明第一实施例的像素单元的结构示意图；

图2是本发明第二实施例的像素单元的结构示意图；

图3是本发明第三实施例的像素单元的结构示意图；

图4是本发明实施例的阵列基板的结构示意图。

具体实施方式

下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅是本发明的一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

图1是本发明第一实施例的像素单元的结构示意图。如图1所示，像素单元100包括数据线11、栅极线12、薄膜晶体管13、包含至少两个畴的像素电极14和屏蔽电极15。

其中，薄膜晶体管13包括栅极131、源极132和漏极133，薄膜晶体管13的栅极131与栅极线12连接，源极132与数据线11连接，漏极133与像素电极14连接。

在本实施例中，像素电极14呈矩形设置，像素电极14的两条短边平行于栅极线12设置，像素电极14的两条长边平行于数据线11设置。像素电极14包括第一主干区141、第二主干区142和条状分支143。其中，第一主干区141平行于数据线11设置，第二主干区142平行于栅极线12设置，从而使得第一主干区141和第二主干区142相互垂直以将像素电极14分隔为四个畴。其中，每个畴大体呈矩形设置，在每个畴中，条状分支143的取向互不相同。

在本实施例中，屏蔽电极15包括第一屏蔽电极151和第二屏蔽电极152，第一屏蔽电极151和第二屏蔽电极152与像素电极14的两条短边平行设置且与第一主干区141垂直设置。优选地，第一屏蔽电极151、第二屏蔽电极152沿第一主干区141的中心线对称设置。优选地，第一屏蔽电极151、第二屏蔽电极152与对应的像素电极14的短边的距离范围为2～4微米。本领域的技术人员可以理解，在其它实施例中，屏蔽电极15也可以仅仅只包括第一屏蔽电极151或仅仅只包括第二屏蔽电极152。

本领域的技术人员可以理解，在其它实施例中，第一屏蔽电极151和第二屏蔽电极152也可以设置在像素电极14的两条长边之外且与第二主干区142垂直设置。

在本实施例中，第一屏蔽电极151、第二屏蔽电极152与像素电极14电性连接。具体来说，像素电极14包括沿第一主干区141的两个端部向外延伸的第一连接部1411和第二连接部1412，第一连接部1411的另一端与第一屏蔽电极151连接，第二连接部1412的另一端与第二屏蔽电极152连接。优选地，第一连接部1411、第二连接部1412分别与第一屏蔽电极151和第二屏蔽电极152的中心位置连接。

在本实施例中，由于第一主干区141下有形成共用电极线的第一金属层，采用第一屏蔽电极151、第二屏蔽电极152和第一主干区141电性连接，可以保持较好的液晶配向效果。

本领域的技术人员可以理解，在其它实施例中，第一连接部1411和第二连接部1412也可以为靠近第一屏蔽电极151和第二屏蔽电极152的任意一条或多条条状分支143的延伸，只要能实现第一屏蔽电极151和第二屏蔽电极152通过第一连接部1411和第二连接部1412与任意一条或多条条状分支143进行连接即可。

在本实施例中，屏蔽电极15和像素电极14位于同一层且由相同的材料形成。优选地，屏蔽电极15的材料为氧化铟锡ITO。

本领域的技术人员可以理解，本发明实施例中的像素电极包括四个畴仅为举例说明，本发明不以此为限。举例来说，在其它实施例中，当像素电极包括两个畴时，屏蔽电极靠近像素电极的边缘设置且与主干区垂直设置，屏蔽电极可以是一条也可以是相对设置的两条，主干区的端部向外延伸后与屏蔽电极连接。

图2是本发明第二实施例的像素单元的结构示意图。如图2所示，像素单元200包括数据线21、栅极线22、薄膜晶体管23、包含至少两个畴的像素电极24和屏蔽电极25。

其中，薄膜晶体管23包括栅极231、源极232和漏极233。

其中，像素电极24包括第一主干区241、第二主干区242和条状分支243。

图2所示的像素单元200与图1所示的像素单元100的区别在于，屏蔽电极25包括第一屏蔽电极251、第二屏蔽电极252、第三屏蔽电极253和第四屏蔽电极254。

其中，第一屏蔽电极251和第二屏蔽电极252设置在像素电极24的短边之外且与第一主干区241垂直设置，第三屏蔽电极253和第四屏蔽电极254设置在像素电极24的长边之外且与第二主干区242垂直设置。

其中，像素电极24进一步包括沿第一主干区241的两个端部向外延伸的第一连接部2411和第二连接部2412、以及沿第二主干区242的两个端部向外延伸的第三连接部2421和第四连接部2422，第一连接部2411和第二连接部2412的另一端分别与对应的第一屏蔽电极251和第二屏蔽电极252连接，第三连接部2421和第四连接部2422的另一端分别与对应的第三屏蔽电极253和第四屏蔽电极254连接。

在本实施例中，第一屏蔽电极251、第二屏蔽电极252、第三屏蔽电极253和第四屏蔽电极254设置在两条数据线21和两条栅极线22围成的矩形区域内。换个角度来说，为了减少寄生电容，第一屏蔽电极251、第二屏蔽电极252、第三屏蔽电极253和第四屏蔽电极254不能和接近的数据线21或栅极线22重叠设置。

优选地，在本实施例中，第三屏蔽电极253和第四屏蔽电极254的长度等于像素电极24的长边长度，第一屏蔽电极251和第二屏蔽电极252的两端与第三屏蔽电极253和第四屏蔽电极254在一条直线上。

在本实施例中，第一屏蔽电极251、第二屏蔽电极252、第三屏蔽电极253、第四屏蔽电极254相互独立设置。在其它实施例中，第一屏蔽电极251、第二屏蔽电极252、第三屏蔽电极253、第四屏蔽电极254也可以首尾连接以形成一封闭的矩形。

图3是本发明第三实施例的像素单元的结构示意图。如图3所示，像素单元300包括数据线31、栅极线32、薄膜晶体管33、包含至少两个畴的像素电极34、屏蔽电极35和闭合电极36。

其中，屏蔽电极35包括第一屏蔽电极351、第二屏蔽电极352、第三屏蔽电极353和第四屏蔽电极354

图3所示的像素单元300与图2所示的像素单元200的区别在于，像素电极34进一步包括两条闭合电极36，两条闭合电极36设置在像素电极34的相对两侧以闭合像素电极34中向该两侧延伸的条状分支。

在本实施例中，两条闭合电极36设置在像素电极34的两条长边处。在其它实施例中，两条闭合电极36也可以设置在像素电极34的两条短边处。

图4是本发明实施例的阵列基板的结构示意图。如图4所示，阵列基板1包括了像素单元2，其中，像素单元2为上述的像素单元100、像素单元200和像素单元300中的任意一个。

本发明的有益效果是：区别于现有技术，本发明的像素单元通过在靠近像素电极的边缘设置至少一条屏蔽电极，其中，屏蔽电极与像素电极电性连接，能够屏蔽周边电场对像素电极的干扰，从而使得像素电极的电位和像素电极的边缘区域的电场更加稳定，进而避免在像素电极的边缘区域出现暗纹的现象。

以上所述仅为本发明的实施方式，并非因此限制本发明的专利范围，凡是利用本发明说明书及附图内容所作的等效结构或等效流程变换，或直接或间接运用在其他相关的技术领域，均同理包括在本发明的专利保护范围内。