阵列基板的制作方法

本发明涉及一种阵列基板，特别是一种画面闪烁程度被改善的阵列基板。

背景技术：

液晶显示装置具有外型轻薄、耗电量少以及无辐射污染等特性，因此已被广泛地应用于电脑荧幕、行动电话、个人数位助理(PDA)、平面电视等电子产品上。液晶显示装置包含薄膜晶体管基板以及对向基板，两片基板之间夹置液晶材料层，借由改变液晶材料层的电位差，即可改变液晶材料层内液晶分子的旋转角度，使得液晶材料层的透光性改变而显示出不同的影像。

请参考图1，图1为现有技术的薄膜晶体管液晶显示面板的示意图。显示面板10包含多条扫描线G1、……、Gm、多条数据线S1、……、Sn、多条储存电容线C1、……、Cm以及多个像素。每一像素包含一晶体管12、一储存电容14及一液晶电容16，晶体管12的栅极与漏极间存在一寄生电容18。以与扫描线G1及数据线S1连接的像素为例，晶体管12的栅极电性连接于扫描线G1，晶体管12的源极电性连接于数据线S1，晶体管12的漏极电性连接于像素电极(未标示)，晶体管12的漏极与储存电容线C1间形成储存电容14，晶体管12的漏极与共通电压VCOM间形成液晶电容16。施加于液晶电容16的第一端的电压称为像素电压，储存电容14用来储存像素电压直到下一次数据信号的输入。施加于液晶电容16的第二端的电压为共同电压VCOM。

请参考图2，图2为图1的显示面板10的电压波形图。以与扫描线G1及数据线S1连接的像素为例，当扫描线G1的扫描线电压22由电压Vgl升高至电压Vgh时，晶体管12被开启，数据线S1的数据线电压24于扫描线电压22的工作时间(duty time)Ton内对像素电极充电，故像素电极的像素电压26实质上由电压Vdl升至电压Vdh，经过扫描线电压22的工作时间Ton后，扫描线电压22下降至电压Vgl，此时晶体管12被关闭，因此数据线S1无法对像素电极继续充电。当数据线电压24由电压Vdh降为电压Vdl时，储存电容16将像素电压保持在电压Vdh，使得像素电压26不会立刻下降至电压Vdl。然而，当扫描线电压22由电压Vgh下降至电压Vgl时，由于寄生电容18的耦合效应，使得像素电压26产生下拉的馈通电压变化(feed-through voltage)△Vp1，类似地，在下一次扫描线电压22的工作时间Ton结束时，亦会使得像素电压26产生下拉的馈通电压变化(feed-through voltage)△Vp2。馈通电压变化造成非预期中的像素电压26下降，造成薄膜晶体管液晶显示器的画面闪烁(flicker)。

技术实现要素：

本发明所要解决的技术问题是提供一种低画面闪烁的阵列基板。

本发明的目的之一在于将馈通电压变化较大的像素设置为穿透率较低的像素，借此改善因为量产造成阵列基板间画面闪烁问题的差异性。

本发明的目的之一在于将馈通电压变化较大的像素设置为穿透率较低的像素，借此降低画面闪烁的程度。

本发明的目的之一在于将馈通电压变化较大的像素设置为穿透率较低的像素，借此提高显示面板整体的光学稳定性。

本发明的目的之一在于将受到线路阻抗影响较大的像素设置为穿透率较低的像素，借此改善因为量产造成显示面板间显示效果的差异性。

发明的目的之一在于将受到线路阻抗影响较大的像素设置为穿透率较低的像素，借此降低人眼观察到显示面板显示效果不均的程度。

发明的目的之一在于将受到线路阻抗影响较大的像素设置为穿透率较低的像素，借此提高显示面板整体的光学稳定性。

为了实现上述目的，本发明提供了一种阵列基板，包含一第一子像素，具有一第一馈通电压变化以及一第一穿透率；一第二子像素，具有一第二馈通电压变化以及一第二穿透率；以及一第三子像素，具有一第三馈通电压变化及一第三穿透率，其中该第一馈通电压变化大于该第二馈通电压变化及/或该第三馈通电压变化，该第一穿透率小于该第二穿透率及/或该第三穿透率。

本发明的一实施例提供一种阵列基板，包含一第一子像素、一第二子像素以及一第三子像素位于一第一区域内；一三个基础子像素位于一第二区域内，其中该第一子像素、该第二子像素以及该第三子像素实质上沿一排列方向依序设置，该些基础子像素实质上亦沿该排列方向依序设置，该第一区域距离该阵列基板的一边的距离大于该第二区域距离该阵列基板的该边的距离，该第一子像素、该第二子像素以及该第三子像素所构成的颜色排列方式与该些基础子像素所构成的颜色排列方式不同。

本发明的一实施例提供一种阵列基板，包含一第一子像素，具有一第一穿透率，其中该第一子像素包含一第一主动元件以及与该第一主动元件电性连接的一第一像素电极；一第二子像素，具有一第二穿透率，其中该第二子像素包含一第二主动元件以及与该第二主动元件电性连接的一第二像素电极；一第三子像素，具有一第三穿透率，其中该第三子像素包含一第三主动元件以及与该第三主动元件电性连接的一第三像素电极；一第一扫描线，与该第一子像素电性连接；一第二扫描线，与该第二子像素电性连接；一第三扫描线，与该第三子像素电性连接；以及一第一数据线，与该第三子像素电性连接，其中该第二主动元件电性连接于该第三像素电极以及该第二像素电极之间，该第一主动元件电性连接于该第二像素电极以及该第一像素之间，该第一穿透率小于该第二穿透率及/或该第三穿透率。

本发明的一实施例提供一种阵列基板，包含一第一子像素，具有一第一穿透率，其中该第一子像素包含一第一主动元件以及与该第一主动元件电性连接的一第一像素电极；一第二子像素，具有一第二穿透率，其中该第二子像素包含一第二主动元件以及与该第二主动元件电性连接的一第二像素电极；一第三子像素，具有一第三穿透率，其中该第三子像素包含一第三主动元件以及与该第三主动元件电性连接的一第三像素电极；一第四子像素，具有一第四穿透率，其中该第四子像素包含一第四主动元件以及与该第四主动元件电性连接的一第四像素电极；一第一扫描线，与该第一子像素电性连接；一第二扫描线，与该第二子像素电性连接；一第三扫描线，与该第三子像素电性连接；一第四扫描线，与该第四子像素电性连接；以及一第一数据线，与该第四子像素电性连接，其中该第三主动元件电性连接于该第四像素电极以及该第三像素电极之间，该第二主动元件电性连接于该第三像素电极以及该第二像素电极之间，该第一主动元件电性连接于该第二像素电极以及该第一像素之间，该第一穿透率小于该第二穿透率及/或该第三穿透率及/或该第四穿透率。

以下结合附图和具体实施例对本发明进行详细描述，但不作为对本发明的限定。

附图说明

图1为现有技术的薄膜晶体管液晶显示面板的示意图；

图2为图1的显示面板的电压波形图；

图3A为本发明的阵列基板的第一实施例的示意图；

图3B为图3A的阵列基板的操作波形示意图；

图3C为本发明的第二实施例的阵列基板20的上视示意图；

图3D为位于图3C的第一区域内的像素群分布示意图；

图3E为位于图3C的第二区域内的像素群分布示意图；

图4为本发明的阵列基板的第三实施例的示意图；

图5A为本发明的阵列基板的第四实施例的示意图；以及

图5B为图5A的阵列基板的操作波形示意图。

其中，附图标记

10 显示面板 12 晶体管

14 储存电容 16 液晶电容

18 寄生电容 20、20A、20B、 阵列基板

20C

22 扫描线电压 22-1 第一扫描线电压

22-2 第二扫描线电压 22-3 第三扫描线电压

22-4 第四扫描线电压 24 数据线电压

26 像素电压 26-1 第一像素电压

26-2 第二像素电压 26-3 第三像素电压

26-4 第四像素电压 33 储存电容

A1 第一区域 A2 第二区域

AA 显示区 C1～Cm 储存电容线

D1、D2、d1、 距离 DA 排列方向

d2

E1 第一像素电极 E11、E12、 像素电极

E13、E21、

E22、E23、

E24、E31、

E32、E33、

E34、E42、

E43、E44

E1A 第一子像素 E1B、E2B、 基础子像素

E3B

E2 第二像素电极 E2A 第二子像素

E3 第三像素电极 E3A 第三子像素

G1 第一扫描线 G1-1、G2-1、 第一段

G3-1、G4-1

G1-2、G2-2、 第二段 G2 第二扫描线

G3-2

G3 第三扫描线 G4 第四扫描线

GD 栅极驱动电路 Gm 扫描线

L1 边 P1 第一子像素

P2 第二子像素 P3 第三子像素

P4 第四子像素 S1 第一数据线

S2 第二数据线 Sn 数据线

T1 第一主动元件 T2 第二主动元件

T3 第三主动元件 T4 第四主动元件

t1～t5 时间 Ton1～Ton4 工作时间

VCOM 共通电压 Vdh、Vdl、 电压

Vgh、Vgl

△Vft(P1) 第一馈通电压变化 △Vft(P2) 第二馈通电压变化

△Vft(P3) 第三馈通电压变化 △Vft(P4) 第四馈通电压变化

△Vp1、△Vp1-1、△Vp1-2、△Vp1-3、 馈通电压变化

△Vp1-4、△Vp2、△Vp2-1、△Vp2-2、

△Vp2-3、△Vp3、△Vp3-1、△Vp3-2、

△Vp4-1

具体实施方式

下面结合附图对本发明的结构原理和工作原理作具体的描述：

请参考图3A至图3E，图3A为本发明的阵列基板20的第一实施例的示意图。请参考图3A，阵列基板20包含多个子像素P1、P2、P3、……，为方便说明，图3A仅显示九个子像素，且仅在其中三个子像素标号，但本实施例并不以此为限。

第一子像素P1包含第一主动元件T1以及与第一主动元件T1电性连接的第一像素电极E1，第二子像素P2包含第二主动元件T2以及与第二主动元件T2电性连接的第二像素电极E2，第三子像素P3包含第三主动元件T3以及与第三主动元件T3电性连接的第三像素电极E3。第一主动元件T1、第二主动元件T2以及第三主动元件T3举例为薄膜晶体管。

阵列基板20还包含第一扫描线G1与第一子像素P1电性连接，第二扫描线G2与第二子像素P2电性连接，第三扫描线G3与第三子像素P3电性连接，第一数据线S1与第三子像素P3电性连接。第一扫描线G1与第一主动元件T1的一端电性连接，第二扫描线G2与第二主动元件T2的一端电性连接，第三扫描线G3与第三主动元件T3的一端电性连接。在本实施例中，为方便说明，仅显示三条扫描线，但不以此为限，阵列基板20的扫描线的数目大于三个。

当本实施例的阵列基板为液晶显示面板的组件时，至少一子像素还包含液晶电容以及储存电容，关于液晶电容以及储存电容的作用以及与其他元件的连接关系请参考本揭露的现有技术，在此不赘述，但不用以限制本发明。

阵列基板20还包含第一数据线S1以及第二数据线S2，为方便说明，仅显示两条数据线，但不以此为限，阵列基板20的数据线的数目大于两个。第一数据线S1与第三子像素P3电性连接，第一数据线S1系第三主动元件T3的一端电性连接，第二主动元件T2电性连接于第三像素电极E3以及第二像素电极E2之间，第一主动元件T1电性连接于第二像素电极E2以及该第一像素E1之间。

第一子像素P1、第二子像素P2以及第三子像素P3实质上沿排列方向DA依序设置，排列方向DA不平行亦不垂直于第一扫描线G1的延伸方向。第一数据线S1所传递的信号以斜向传送三行(或三列)子像素的显示数据，例如第一数据线S1用来将显示数据依序传送到第三子像素P3、第二子像素P2以及第一子像素P1。为方便说明，本实施例绘示九个子像素为例，除了第一至第三子像素P1～P3外，尚有六个子像素分别具有对应的子像素电极E11、E12、E21、E23、E32、E33，子像素电极E11、E12、E21、E23、E32、E33与其他子像素及其他元件的电性连接关系可参考图3A，举例来说，子像素电极E21、E12沿排列方向DA排列且举例借由至少一主动元件电性连接，而子像素电极E32、E23沿排列方向DA排列且举例借由至少一主动元件电性连接。子像素电极E11、E21、E3举例为同一行且经由对应的主动元件电性连接至第一数据线S1，子像素电极E11、E12、E1举例为同一列且经由对应的主动元件电性连接至第一扫描线G1，子像素电极E21、E2、E23举例为同一列且经由对应的主动元件电性连接至第二扫描线G2，子像素电极E3、E32、E33举例为同一列且经由对应的主动元件电性连接至第三扫描线G3。

请继续参照图3A，阵列基板20具有显示区(未标示)以及周边区(未标示)，周边区举例为围绕显示区且不与显示区重叠，选择性地，但不以此为限，第一扫描线G1具有位于显示区内的第一段G1-1以及第二段G1-2，第二段G1-2电性连接于第一段G1-1以及栅极驱动电路之间；第二扫描线G2具有位于显示区内的第一段G2-1以及第二段G2-2，第二段G2-2电性连接于第一段G2-1以及栅极驱动电路之间；类似地，第三扫描线G3具有位于显示区内的第一段G3-1以及第二段(未绘示)，其余扫描线具有类似的设计，在此不赘述。第一段G1-1、G2-1、G3-1、……举例系为依序且平行排列，第二段G1-2、G2-2举例系位于数据线S1以及数据线S2之间。因第二段G1-2、G2-2、……主要位于显示区内而不位于周边区，故可减少周边区中导线的设置数量，借此达到窄边框的目的。

请同时参照图3A以及图3B，图3B为图3A的阵列基板20的操作波形示意图。在时段t1至t2内(即时间t1与时间t2之间的时段)，第三扫瞄线G3的第三扫描线电压22-3由电压Vgl升高至电压Vgh时，第三主动元件T3被开启，第一数据线S1的数据线电压(未绘制)于第三扫描线电压22-3的工作时间(duty time)Ton3内对第三像素电极E3充电，故第三像素电极E3的第三像素电压26-3实质上由电压Vdl升至电压Vdh，经过第三扫描线电压22-3的工作时间Ton3后，即时间t2后，第三扫描线电压22-3下降至电压Vgl，此时第三晶体管T3被关闭，因此第一数据线S1无法对第三像素电极E3继续充电。当第一数据线电压由电压Vdh降为电压Vdl时，第三子像素P3的储存电容将第三像素电压26-3保持在电压Vdh，使得第三像素电压26-3不会立刻下降至电压Vdl。然而，当第三扫描线电压22-3由电压Vgh下降至电压Vgl时，由于第三子像素P3的寄生电容的耦合效应，使得第三像素电压26-3产生下拉的第三馈通电压变化(feed-through voltage)△Vft(P3)，此时便产生第三子像素P3画面闪烁现象。关于寄生电容的产生及说明，请参照本揭露的现有技术，在此不赘述，但不以此限制本发明。

在时段t1至t3内(即时间t1与时间t3之间的时段)，第二扫瞄线G2的第二扫描线电压22-2由电压Vgl升高至电压Vgh时，第二主动元件T2被开启，第二主动元件T2电性连接于第三像素电极E3以及第二像素电极E2之间，第一数据线S1的数据线电压透过第三主动元件T3、第三像素电极E3以及第二主动元件T2于第二扫描线电压22-2的工作时间Ton2内对第二像素电极E2充电，故在时段t1至t2内，第二像素电极E2的第二像素电压26-2实质上由电压Vdl升至电压Vdh，但在时间t2后，受到第三子像素P3的寄生电容的耦合效应影响，或是说，受到第三馈通电压变化△Vft(P3)的影响，使得第二像素电压26-2产生下拉的馈通电压变化△Vp2-1；而在时间t3后，当第二扫描线电压22-2由电压Vgh下降至电压Vgl时，由于第二子像素P2的寄生电容的耦合效应，使得第二像素电压26-2产生下拉的馈通电压变化△Vp2-2。故第二子像素P2的第二馈通电压变化△Vft(P2)为馈通电压变化△Vp2-1及馈通电压变化△Vp2-2之和，第二子像素P2的第二馈通电压变化△Vft(P2)约大于第三馈通电压变化△Vft(P3)。

在时段t1至t4内(即时间t1与时间t4之间的时段)，第一扫瞄线G1的第一扫描线电压22-1由电压Vgl升高至电压Vgh时，第一主动元件T1被开启，第一主动元件T1电性连接于第二像素电极E2以及第一像素电极E1之间，第一数据线S1的数据线电压通过第三主动元件T3、第三像素电极E3、第二主动元件T2、第二像素电极E2以及第一主动元件T1于第一扫描线电压22-1的工作时间Ton1内对第一像素电极E1充电，故在时段t1至t2内，第一像素电极E1的第一像素电压26-1实质上由电压Vdl升至电压Vdh，但在时间t2后，受到第三子像素P3的寄生电容的耦合效应影响，或是说，受到第三馈通电压变化△Vft(P3)的影响，使得第一像素电压26-1产生下拉的馈通电压变化△Vp1-1；在时间t3后，受到第二子像素P2的寄生电容的耦合效应影响，或是说，受到第二馈通电压变化△Vft(P2)的影响，使得第一像素电压26-1产生下拉的馈通电压变化△Vp1-2；在时间t4后，受到第一子像素P1的寄生电容的耦合效应影响，使得第一像素电压26-1产生下拉的馈通电压变化△Vp1-3。故第一子像素P1的第一馈通电压变化△Vft(P1)为馈通电压变化△Vp1-1、馈通电压变化△Vp1-2及馈通电压变化△Vp1-3之和，第一子像素P1的第一馈通电压变化△Vft(P1)约大于第二馈通电压变化△Vft(P2)及/或第三馈通电压变化△Vft(P3)。关于以上馈通电压变化以及耦合电容的相关性，请参考中国台湾专利第I415100号，其内容纳入本发明作参考，但不用以局限本发明。

在本实施例中，第一子像素P1具有第一馈通电压变化△Vft(P1)以及第一穿透率，第二子像素P2具有第二馈通电压变化△Vft(P2)以及第二穿透率，第三子像素P3具有第三馈通电压变化△Vft(P3)以及第三穿透率，第一馈通电压变化△Vft(P1)约大于第二馈通电压变化△Vft(P2)及/或第三馈通电压变化△Vft(P3)且第一穿透率小于第二穿透率及/或该第三穿透率。借由此设计，将原画面闪烁现象较严重的第一子像素P1设计为穿透率较低的子像素，第一子像素P1的画面闪烁现象可被改善，故人眼对第一子像素P1的画面闪烁现象的感受较低。选择性地，利用相似概念，将原画面闪烁现象次严重的第二子像素P2设计为穿透率次低的子像素，将原画面闪烁现象较不严重的第三子像素P3设计为穿透率最高的子像素。第一子像素P1举例为蓝色子像素，第二子像素P2举例为红色子像素，第三子像素P3举例为绿色子像素。故在人眼观看下，包含此阵列基板的显示面板，画面闪烁程度被改善。因本实施例将馈通电压变化较大的像素设置为穿透率较低的像素，借此改善因为量产造成显示面板间画面闪烁问题的差异性且/或借此提高显示面板整体的光学稳定性。

请参照图3C，图3C为本发明的第二实施例的阵列基板20A的上视示意图。请参考图3C，阵列基板20A具有显示区AA以及周边区NA，栅极驱动电路GD位于周边区NA内，周边区NA举例为围绕显示区AA且不与显示区AA重叠，显示区AA具有第一区域A1以及第二区域A2，第一区域A1与阵列基板20A的一边L1之间的距离D1大于第二区域A2与阵列基板20A的边L1之间的距离D2，第一区域A1与驱动电路之间的距离d1距离大于第二区域A2与驱动电路之间的距离d2，驱动电路邻近于边L1且电性连接于子像素，驱动电路举例为栅极驱动电路GD，栅极驱动电路GD实质上位于边L1与第一区域A1之间，栅极驱动电路GD实质上位于边L1与第二区域A2之间。

请同时参考图3C至图3E，图3D为位于第一区域A1内的像素群分布示意图，图3E为位于第二区域A2内的像素群分布示意图。请同时参考图3A与图3D，为方便说明，图3D显示9个子像素，但不以此为限，第一子像素E1A、第二子像素E2A以及第三子像素E3A位于第一区域A1内，第一子像素E1A、第二子像素E2A以及第三子像素E3A分别类似于图3A中的第一子像素P1、第二子像素P2以及第三子像素P3，第一子像素E1A、第二子像素E2A以及第三子像素E3A实质上沿排列方向DA依序设置，第一子像素E1A、第二子像素E2A以及第三子像素E3A与相对应的扫描线、数据线以及其他元件及彼此间的连接关及子像素性质请参考图3A，其余在图3D中未标号的子像素亦请参考图3A中未标号的子像素，在此不赘述，且不用以限制本发明。

请同时参考图3D与图3E，为方便说明，图3E显示9个子像素，但不以此为限，基础子像素E1B、E2B以及E3B位于第二区域A2内，基础子像素E1B、E2B以及E3B实质上沿排列方向DA依序设置，基础子像素E1B、E2B以及E3B与相对应的扫描线、数据线、其余子像素以及其他元件及彼此间的连接关系请参考图3A，在此不赘述，且不用以限制本发明。

需特别注意的是，第一子像素E1A、第二子像素E2A以及第三子像素E3A所构成的颜色排列方式与基础子像素E1B、E2B以及E3B所构成的颜色排列方式不同，举例来说，当第一子像素E1A、第二子像素E2A以及第三子像素E3A分别为蓝色子像素、红色子像素以及绿色子像素时，基础子像素E1B、基础子像素E2B以及基础子像素E3B依序并非蓝色子像素、红色子像素以及绿色子像素的排列方式，而是其他颜色的排列方式，基础子像素E1B、基础子像素E2B以及基础子像素E3B例如分别为蓝色子像素、绿色子像素以及红色子像素。

请再回到图3C，相对于第二区域A2，第一区域A1内的子像素群因距离栅极驱动电路GD较远，故除了受到馈通电压变化影响外，第一区域A1内的子像素群受到线路阻抗的影响较大，第一区域A1内的显示效果相对较不佳，借由此实施例的发明概念，调整第一区域A1内的子像素群设计而不调整第二区域A2的子像素群设计。将原画面闪烁现象较严重的第一子像素E1A设计为穿透率较低的子像素，第一子像素E1A的画面闪烁现象可被改善，故人眼对第一子像素E1A的画面闪烁现象的感受较低。选择性地，利用相似概念，将原画面闪烁现象次严重的第二子像素E2A设计为穿透率次低的子像素，将原画面闪烁现象较不严重的第三子像素E3A设计为穿透率最高的子像素。第一子像素E1A举例为蓝色子像素，第二子像素E2A举例为红色子像素，第三子像素E3A举例为绿色子像素。故在观看(譬如人眼观看)下，包含此阵列基板的显示面板，画面闪烁程度被改善。因本实施例将馈通电压变化较大的像素设置为穿透率较低的像素，借此改善因为量产造成显示面板间画面闪烁问题的差异性且/或借此提高显示面板整体的光学稳定性。

图4为本发明的阵列基板20B的第三实施例的示意图。请参考图4，阵列基板20B具有显示区AA以及周边区NA，栅极驱动电路GD位于周边区NA内，周边区NA举例为围绕显示区AA且不与显示区AA重叠，显示区AA具有第一区域A1以及第二区域A2，第一区域A1与阵列基板20B的一边L1之间的距离D1大于第二区域A2与阵列基板20B的边L1之间的距离D2，第一区域A1与驱动电路之间的距离d1距离大于第二区域A2与驱动电路之间的距离d2，驱动电路邻近于边L1且电性连接于子像素，驱动电路举例为栅极驱动电路GD，栅极驱动电路GD实质上位于边L1与第一区域A1之间，栅极驱动电路GD实质上位于边L1与第二区域A2之间。相对于第二区域A2，第一区域A1内的子像素群因距离栅极驱动电路GD较远，故除了受到馈通电压变化影响外，第一区域A1内的子像素群受到线路阻抗的影响较大，第一区域A1内的显示效果相对较不佳，故将原画面闪烁现象较严重的第一区域A1内的子像素设计为穿透率较低的子像素，原画面闪烁现象较第一区域A1不严重的第二区域A2的子像素设计为穿透率较高的子像素，故人眼对第一区域A1的画面闪烁现象的感受较低。第一区域A1内的子像素举例为蓝色子像素，第二区域A2内的子像素举例为红色子像素或绿色子像素。故在观看(譬如人眼观看)下，包含此阵列基板的显示面板，画面闪烁程度被改善。因本实施例将馈通电压变化较大的像素设置为穿透率较低的像素，借此改善因为量产造成显示面板间画面闪烁问题的差异性且/或借此提高显示面板整体的光学稳定性。在本实施例中，第一区域A1及第二区域A2中的子像素数量举例为相同或不同，而子像素与其他元件的连接关系亦可为相同或不同，并不以局限本发明。

图5A为本发明的阵列基板20C的第四实施例的示意图。图5B为图5A的阵列基板20C的操作波形示意图。请参考图5A，阵列基板20C包含多个子像素P1、P2、P3、P4、……，为方便说明，图5A仅显示十六个子像素，且仅在其中四个子像素标号，但本实施例并不以此为限。

第一子像素P1包含第一主动元件T1以及与第一主动元件T1电性连接的第一像素电极E1，第二子像素P2包含第二主动元件T2以及与第二主动元件T2电性连接的第二像素电极E2，第三子像素P3包含第三主动元件T3以及与第三主动元件T3电性连接的第三像素电极E3，第四子像素P4包含第四主动元件T4以及与第四主动元件T4电性连接的第四像素电极E4。第一主动元件T1、第二主动元件T2、第三主动元件T3以及第四主动元件T4举例为薄膜晶体管。

阵列基板20C还包含第一扫描线G1与第一子像素P1电性连接，第二扫描线G2与第二子像素P2电性连接，第三扫描线G3与第三子像素P3电性连接，第四扫描线G4与第四子像素P4电性连接，第一数据线S1与第四子像素P4电性连接。第一扫描线G1与第一主动元件T1的一端电性连接，第二扫描线G2与第二主动元件T2的一端电性连接，第三扫描线G3与第三主动元件T3的一端电性连接，第四扫描线G4与第四主动元件T4的一端电性连接。在本实施例中，为方便说明，仅显示四条扫描线，但不以此为限，阵列基板20C的扫描线的数目大于四个。

当本实施例的阵列基板为液晶显示面板的组件时，至少一子像素还包含液晶电容以及储存电容，关于液晶电容以及储存电容的作用以及与其他元件的连接关系请参考本揭露的现有技术，在此不赘述，但不用以限制本发明。

阵列基板20C还包含第一数据线S1以及第二数据线S2，为方便说明，仅显示两条数据线，但不以此为限，阵列基板20C的数据线的数目大于两个。第一数据线S1与第四子像素P4电性连接，第一数据线S1第四主动元件T4的一端电性连接，第三主动元件T3电性连接于第四像素电极E4以及第三像素电极E3之间，第二主动元件T2电性连接于第三像素电极E3以及第二像素电极E2之间，第一主动元件T1电性连接于第二像素电极E2以及该第一像素E1之间。

第一子像素P1、第二子像素P2、第三子像素P3以及第四子像素P4实质上沿排列方向DA依序设置，排列方向DA不平行亦不垂直于第一扫描线G1的延伸方向。第一数据线S1所传递的信号以斜向传送四行(或四列)子像素的显示数据，例如第一数据线S1用来将显示数据依序传送到第四子像素P4、第三子像素P3、第二子像素P2以及第一子像素P1。为方便说明，本实施例绘示十六个子像素为例，除了第一至第四子像素P1～P4外，尚有十二个子像素分别具有对应的子像素电极E11、E12、E13、E21、E22、E24、E31、E33、E34、E42、E43、E44，子像素电极E11、E12、E13、E21、E22、E24、E31、E33、E34、E42、E43、E44与其他子像素及其他元件的电性连接关系可参考图5A，举例来说，子像素电极E21、E12沿排列方向DA排列且举例借由至少一主动元件电性连接，而子像素电极E43、E34沿排列方向DA排列且举例借由至少一主动元件电性连接。子像素电极E11、E21、E31、E4举例为同一行且经由对应的主动元件电性连接至第一数据线S1，子像素电极E11、E12、E13、E1举例为同一列且经由对应的主动元件电性连接至第一扫描线G1，子像素电极E21、E22、E2、E24举例为同一列且经由对应的主动元件电性连接至第二扫描线G2，子像素电极E31、E3、E33、E34举例为同一列且经由对应的主动元件电性连接至第三扫描线G3，子像素电极E4、E42、E43、E44举例为同一列且经由对应的主动元件电性连接至第四扫描线G4。

请继续参照图5A，阵列基板20C具有显示区(未标示)以及周边区(未标示)，周边区举例为围绕显示区且不与显示区AA重叠，选择性地，但不以此为限，第一扫描线G1具有位于显示区内的第一段G1-1以及第二段G1-2，第二段G1-2电性连接于第一段G1-1以及栅极驱动电路之间；第二扫描线G2具有位于显示区内的第一段G2-1以及第二段G2-2，第二段G2-2电性连接于第一段G2-1以及栅极驱动电路之间；第三扫描线G3具有位于显示区内的第一段G3-1以及第二段G3-2，第二段G3-2电性连接于第一段G3-1以及栅极驱动电路之间；类似地，第四扫描线G4具有位于显示区内的第一段G4-1以及第二段(未绘示)，其余扫描线具有类似的设计，在此不赘述。第一段G1-1、G2-1、G3-1、G4-1、……举例为依序且平行排列，第二段G1-2、G2-2、G3-2举例位于数据线S1以及数据线S2之间。因第二段G1-2、G2-2、G3-2、……主要位于显示区内而不位于周边区，故可减少周边区中导线的设置数量，借此达到窄边框的目的。

请同时参照图5A以及图5B，图5B为图5A的阵列基板20C的操作波形示意图，请一并参照图3B以及图5B，为方便说明，类似的标号于图5B中省略，本技术领域人士可在参考图3B及其对应说明后了解图5B中的类似技术内容。在时段t1至t2内(即时间t1与时间t2之间的时段)，第四扫瞄线G4的第四扫描线电压22-4由电压Vgl升高至电压Vgh时，第四主动元件T4被开启，第一数据线S1的数据线电压(未绘制)于第四扫描线电压22-4的工作时间(duty time)Ton4内对第四像素电极E4充电，故第四像素电极E4的第四像素电压26-4实质上由电压Vdl升至电压Vdh，经过第四扫描线电压22-4的工作时间Ton4后，即时间t2后，第四扫描线电压22-4下降至电压Vgl，此时第四晶体管T4被关闭，因此第一数据线S1无法对第四像素电极E4继续充电。当第一数据线电压由电压Vdh降为电压Vdl时，第四子像素P4的储存电容将第四像素电压26-4保持在电压Vdh，使得第四像素电压26-4不会立刻下降至电压Vdl。然而，当第四扫描线电压22-4由电压Vgh下降至电压Vgl时，由于第四子像素P4的寄生电容的耦合效应，使得第四像素电压26-4产生下拉的第四馈通电压变化(feed-through voltage)△Vft(P4)，此时便产生第四子像素P4画面闪烁现象。关于寄生电容的产生及说明，请参照本揭露的现有技术，在此不赘述，但不以此限制本发明。

在时段t1至t3内(即时间t1与时间t3之间的时段)，第三扫瞄线G3的第三扫描线电压22-3由电压Vgl升高至电压Vgh时，第三主动元件T3被开启，第三主动元件T3电性连接于第四像素电极E4以及第三像素电极E3之间，第一数据线S1的数据线电压通过第四主动元件T4、第四像素电极E4以及第三主动元件T3于第三扫描线电压22-3的工作时间Ton3内对第三像素电极E3充电，故在时段t1至t2内，第三像素电极E3的第三像素电压26-3实质上由电压Vdl升至电压Vdh，但在时间t2后，受到第四子像素P4的寄生电容的耦合效应影响，或是说，受到第四馈通电压变化△Vft(P4)的影响，使得第三像素电压26-3产生下拉的馈通电压变化△Vp3-1；而在时间t3后，当第三扫描线电压22-3由电压Vgh下降至电压Vgl时，由于第三子像素P3的寄生电容的耦合效应，使得第三像素电压26-3产生下拉的馈通电压变化△Vp3-2。故第三子像素P2的第三馈通电压变化△Vft(P3)为馈通电压变化△Vp3-1及馈通电压变化△Vp3-2之和，第三子像素P3的第三馈通电压变化△Vft(P3)约大于第四馈通电压变化△Vft(P4)。

在时段t1至t4内(即时间t1与时间t4之间的时段)，第二扫瞄线G2的第二扫描线电压22-2由电压Vgl升高至电压Vgh时，第二主动元件T2被开启，第二主动元件T2电性连接于第三像素电极E3以及第二像素电极E2之间，第一数据线S1的数据线电压通过第四主动元件T4、第四像素电极E4、第三主动元件T3、第三像素电极E3以及第二主动元件T2于第二扫描线电压22-2的工作时间Ton2内对第二像素电极E2充电，故在时段t1至t2内，第二像素电极E2的第二像素电压26-2实质上由电压Vdl升至电压Vdh，但在时间t2后，受到第四子像素P3的寄生电容的耦合效应影响，或是说，受到第四馈通电压变化△Vft(P4)的影响，使得第二像素电压26-2产生下拉的馈通电压变化△Vp2-1；在时间t3后，受到第三子像素P3的寄生电容的耦合效应影响，或是说，受到第三馈通电压变化△Vft(P3)的影响，使得第二像素电压26-2产生下拉的馈通电压变化△Vp2-2；在时间t4后，受到第二子像素P2的寄生电容的耦合效应影响，使得第二像素电压26-2产生下拉的馈通电压变化△Vp2-3。故第二子像素P1的第二馈通电压变化△Vft(P2)为馈通电压变化△Vp2-1、馈通电压变化△Vp2-2及馈通电压变化△Vp2-3之和，第二子像素P2的第二馈通电压变化△Vft(P2)约大于第三馈通电压变化△Vft(P3)及/或第四馈通电压变化△Vft(P4)。

在时段t1至t5内(即时间t1与时间t5之间的时段)，第一扫瞄线G1的第一扫描线电压22-1由电压Vgl升高至电压Vgh时，第一主动元件T1被开启，第一主动元件T1电性连接于第二像素电极E2以及第一像素电极E1之间，第一数据线S1的数据线电压通过第四主动元件T4、第四像素电极E4、第三主动元件T3、第三像素电极E3、第二主动元件T2、第二像素电极E2以及第一主动元件T1于第一扫描线电压22-1的工作时间Ton1内对第一像素电极E1充电，故在时段t1至t2内，第一像素电极E1的第一像素电压26-1实质上由电压Vdl升至电压Vdh，但在时间t2后，受到第四子像素P4的寄生电容的耦合效应影响，或是说，受到第四馈通电压变化△Vft(P4)的影响，使得第一像素电压26-1产生下拉的馈通电压变化△Vp1-1；在时间t3后，受到第三子像素P3的寄生电容的耦合效应影响，或是说，受到第三馈通电压变化△Vft(P3)的影响，使得第一像素电压26-1产生下拉的馈通电压变化△Vp1-2；在时间t4后，受到第二子像素P2的寄生电容的耦合效应影响，使得第一像素电压26-1产生下拉的馈通电压变化△Vp1-3；在时间t5后，受到第一子像素P1的寄生电容的耦合效应影响，使得第一像素电压26-1产生下拉的馈通电压变化△Vp1-4。故第一子像素P1的第一馈通电压变化△Vft(P1)为馈通电压变化△Vp1-1、馈通电压变化△Vp1-2、馈通电压变化△Vp1-3及馈通电压变化△Vp1-4之和，第一子像素P1的第一馈通电压变化△Vft(P1)约大于第二馈通电压变化△Vft(P2)及/或第三馈通电压变化△Vft(P3)及/或第四馈通电压变化△Vft(P4)。关于以上馈通电压变化以及耦合电容的相关性，请参考中国台湾专利第I415100号，其内容纳入本发明作参考，但不用以局限本发明。

在本实施例中，第一子像素P1具有第一馈通电压变化△Vft(P1)以及第一穿透率，第二子像素P2具有第二馈通电压变化△Vft(P2)以及第二穿透率，第三子像素P3具有第三馈通电压变化△Vft(P3)以及第三穿透率，第四子像素P4具有第四馈通电压变化△Vft(P4)以及第四穿透率，第一馈通电压变化△Vft(P1)约大于第二馈通电压变化△Vft(P2)及/或第三馈通电压变化△Vft(P3)及/或第四馈通电压变化△Vft(P4)且第一穿透率小于第二穿透率及/或该第三穿透率及/或该第四穿透率。借由此设计，将原画面闪烁现象较严重的第一子像素P1设计为穿透率较低的子像素，第一子像素P1的画面闪烁现象可被改善，故人眼对第一子像素P1的画面闪烁现象的感受较低。选择性地，利用相似概念，将原画面闪烁现象次严重的第二子像素P2设计为穿透率次低的子像素，将原画面闪烁现象最不严重的第四子像素P4设计为穿透率最高的子像素。第一子像素P1举例为蓝色子像素，第二子像素P2举例为红色子像素，第三子像素P3举例为绿色子像素，第四子像素P3举例为白色子像素。故在人眼观看下，包含此阵列基板的显示面板，画面闪烁程度被改善。因本实施例将馈通电压变化较大的像素设置为穿透率较低的像素，借此改善因为量产造成显示面板间画面闪烁问题的差异性且/或借此提高显示面板整体的光学稳定性。

综上所述，本发明的至少一实施例中，将原先显示品质较差(例如为画面闪烁问题较显著)的像素/子像素设计为穿透率较低，借此改善其显示品质。

当然，本发明还可有其它多种实施例，在不背离本发明精神及其实质的情况下，熟悉本领域的技术人员当可根据本发明作出各种相应的改变和变形，但这些相应的改变和变形都应属于本发明所附的权利要求的保护范围。