一种可集成的无定型硅波导结构及其制作方法与流程

本发明属于光电领域，尤其涉及一种可集成的无定型硅波导结构及其制作方法。

背景技术：

随着集成电路电子器件时钟频率的不断提高和集成密度的大幅上升，使用传统电子连接的芯片间及芯片上集成的解决方案遇到了过大的能耗和带宽限制的问题。在～130nm技术条件下，大概一半的微处理器功耗都损耗在了电子线路连接上。而且，在ic系统中，连接不同功能部分并传输信号的总线的时钟频率远远低于各个电子器件的时钟频率。在这种情况下，电子线路而非单个器件的连接成为了限制系统速度的瓶颈。

为了解决电子线路连接的问题，光学连接被认为一种很有潜力的代替电子连接(比如铜线)的方案。在长距离通信领域，光纤已经被广泛应用了大约30年。对于芯片间及芯片上的集成，光互联于1984年被首次提出，但直至当前也没有提出具体的实现芯片间及芯片上集成的方案。

当前比较常见采用soi(silicon-on-insulator，绝缘衬底上的硅)制作的硅波导，然而soi制作的硅波导与光电器件普遍采用的iii-v族化合物集成需要使用键合工艺，而键合技术又需要严格的平整性以及光滑表面，但是三五族化合物半导体衬底与硅衬底大小不同，限制了键合技术在大规模工业生产中的应用。更为严重的是，很多情况下，使用键合技术对准不同材料的波导需要十分严苛的对准技术，更加限制了其工业化应用。

技术实现要素：

本发明实施例的目的在于提供一种可集成的无定型硅波导结构，旨在解决现有采用键合技术和昂贵的soi衬底带来的技术和工业化难题的问题。

本发明实施例是这样实现的，一种可集成的无定型硅波导结构，所述结构包括：

单晶半导体、第一二氧化硅层、无定型硅层和第二二氧化硅层；

所述第一二氧化硅层通过沉积形成于所述单晶半导体上，所述无定型硅层通过沉积形成于所述第一二氧化硅层上，所述第二二氧化硅层通过沉积形成于所述无定型硅层上。

进一步地，若光场中心强度位于所述单晶半导体内，则所述无定型硅层厚度小于200nm；

若光场中心强度位于所述无定型硅层内，则所述无定型硅层厚度大于或等于200nm。

更进一步地，所述第一二氧化硅层的厚度小于50纳米，所述无定型硅层的厚度大于50纳米，所述第二二氧化硅层的厚度大于100纳米。

更进一步地，在所述无定型硅层与所述第二二氧化硅层之间，还包括：

氮化硅层，所述氮化硅层通过沉积形成于所述无定型硅层上，所述第二二氧化硅层通过沉积形成于所述氮化硅层上。

更进一步地，所述氮化硅层的厚度小于10纳米。

本发明实施例的另一目的在于，提供一种可集成的无定型硅波导结构的制作方法，所述方法包括下述步骤：

制备单晶半导体；

在所述单晶半导体上通过沉积形成第一二氧化硅层；

在所述第一二氧化硅层上通过沉积形成无定型硅层；

在所述无定型硅层通过沉积形成第二二氧化硅层。

进一步地，所述第一二氧化硅层沉积通过低速化学汽相沉积于所述单晶半导体上，沉积速度小于2纳米/秒。

更进一步地，所述无定型硅层沉积通过高温化学汽相沉积于第一二氧化硅层上，沉积温度大于250摄氏度。

更进一步地，在所述无定型硅层形成之后，所述第二二氧化硅层形成之前，所述方法还包括下述步骤：

在所述无定型硅层上通过高温化学汽相沉积形成氮化硅层；

在所述氮化硅层通过沉积形成第二二氧化硅层。

更进一步地，所述氮化硅层通过高温化学汽相沉积于所述无定型硅层上。

本发明实施例提供的无定型硅波导结构可以通过微加工工艺，形成集成的光电器件，该无定型硅波导结构具有下述有益效果：

其一，通过控制第一二氧化硅层和无定型硅层厚度，调节无定型硅波导起到波导或是波导上包层作用；

其二，采用光刻工艺或者自校准工艺，严格校准不同无定型硅波导或者无定型硅波导与其他波导之间的水平方向耦合，降低工艺难度；

其三，实现激光器件，光电探测器和光调制器可以在同一外延生长工艺中同时制备，优化器件耦合工艺。

附图说明

图1为本发明实施例提供的可集成的无定型硅波导结构的剖面图；

图2为本发明实施例提供的可集成的无定型硅波导结构的优选剖面图；

图3为本发明实施例提供的可集成的无定型硅波导结构的制作方法的流程结构图；

图4为本发明实施例提供的可集成的无定型硅波导结构的制作方法的优选流程结构图。

具体实施方式

为了使本发明的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本发明进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本发明，并不用于限定本发明。此外，下面所描述的本发明各个实施方式中所涉及到的技术特征只要彼此之间未构成冲突就可以相互组合。

本发明实施例提供的无定型硅波导结构可以通过微加工工艺，形成集成的光电器件，可以通过控制第一二氧化硅层和无定型硅层厚度，调节无定型硅波导起到波导或是波导上包层作用，并通过光刻工艺或者自校准工艺，严格校准不同无定型硅波导之间的水平方向耦合，以降低工艺难度。

图1示出了本发明实施例提供的可集成的无定型硅波导结构的剖面结构，为了便于说明，仅示出了与本发明相关的部分。

作为本发明一实施例，该可集成的无定型硅波导结构可以用来制作集成激光器件，包括：

单晶半导体1、第一二氧化硅层2、无定型硅层3和第二二氧化硅层4；

第一二氧化硅层2通过沉积形成于单晶半导体1上，无定型硅层3通过沉积形成于第一二氧化硅层2上，第二二氧化硅层4通过沉积形成于无定型硅层3上；

在本发明实施例中，在没有上包层的gaas基半导体激光器结构1上通过沉积形成第一二氧化硅层2，沉积速度小于2纳米/秒；在第一二氧化硅层2上通过沉积形成无定型硅层3，沉积温度大于250摄氏度；在无定型硅层3上沉积形成第二二氧化硅层4，沉积温度300摄氏度。

优选地，第一二氧化硅层2的厚度小于50纳米，尤其在10纳米时具有特别优异的效果。

优选地，无定型硅层3的厚度大于50纳米，尤其在100纳米时具有特别优异的效果。

优选地，第二二氧化硅层4的厚度大于100纳米，尤其在500纳米时具有特别优异的效果。

在本发明实施例中，第一二氧化硅层2为波导的沉积缓冲层，可以缓和单晶半导体1和无定型硅层3之间的应力。第一二氧化硅层2厚度小于50纳米，通过调节第一二氧化硅层2厚度，调节此波导中光场与单晶半导体1的耦合强度。由于二氧化硅折射率小于单晶半导体折射率，所以第一二氧化硅层2厚度越厚，光场耦合越差。

第一二氧化硅层2沉积速度小于2纳米/秒，目的是使得第一二氧化硅层2提高材料致密度，更好的缓冲应力。无定型硅层3沉积于第一二氧化硅层2上，沉积温度大于250摄氏度目的是降低光在无定型硅层3的吸收率。

作为本发明一优选实施例，若光场中心强度位于所述单晶半导体内，则所述无定型硅层厚度小于200nm；若光场中心强度位于所述无定型硅层内，则所述无定型硅层厚度大于或等于200nm。

在本发明实施例中，如果光场中心强度位于单晶半导体1内，由于无定型硅折射率大于或者等于单晶半导体折射率，无定型硅层3起到波导的上包层的作用，为使得光可以更多地集中在在单晶半导体1中的器件的有源区中，无定型硅层3厚度应小于200nm；如果光场中心强度位于无定型硅层3内，无定型硅层3是波导的芯层，为使得光更多的集中在无定型硅层3中，无定型硅层3厚度应大于或等于200nm。

第二二氧化硅层4作用是波导的上包层，起到将光限制在半导体中的作用，第二二氧化硅层4厚度大于100纳米。

本发明实施例提供的无定型硅波导结构可以通过微加工工艺，形成集成的光电器件，该无定型硅波导结构具有下述有益效果：

其一，通过控制第一二氧化硅层和无定型硅层厚度，调节无定型硅波导起到波导或是波导上包层作用；

其二，采用光刻工艺或者自校准工艺，严格校准不同无定型硅波导或者无定型硅波导与其他波导之间的水平方向耦合，降低工艺难度；

其三，实现激光器件，光电探测器和光调制器可以在同一外延生长工艺中同时制备，优化器件耦合工艺。

图2示出了本发明实施例提供的可集成的无定型硅波导结构的优选剖面结构，为了便于说明，仅示出了与本发明相关的部分。

作为本发明一实施例，该可集成的无定型硅波导结构包括单晶半导体1、第一二氧化硅层2、无定型硅层3和第二二氧化硅层4，在无定型硅层3和第二二氧化硅层4之间还可以包括：

氮化硅层5，氮化硅层5通过沉积形成于无定型硅层3上，第二二氧化硅层4通过沉积形成于氮化硅层5上。

优选地，氮化硅层5的厚度小于10纳米。

在本发明实施例中，氮化硅层5起到保护无定型硅层3的作用，目的是降低光在无定型硅层3的吸收率。

基于该结构，第一二氧化硅层2的厚度优选为30纳米，无定型硅层3的厚度优选为300纳米，氮化硅层5的厚度优选为5纳米，第二二氧化硅层4的厚度优选为500纳米。

在本发明实施例中，在没有上包层的gaas基半导体激光器结构1上通过沉积形成第一二氧化硅层2，沉积速度0.5纳米/秒，沉积厚度30纳米；在第一二氧化硅层2上通过沉积形成无定型硅层3，沉积温度350摄氏度，沉积厚度300纳米；在无定型硅层3上沉积形成氮化硅层5，沉积厚度5纳米；在氮化硅层5上通过沉积形成第二二氧化硅层4，沉积温度350摄氏度。

在本发明实施例中，第一二氧化硅层2为波导的沉积缓冲层，可以缓和单晶半导体1和无定型硅层3之间的应力，通过调节第一二氧化硅层2厚度，可以调节此波导中光场与单晶半导体1的耦合强度。由于二氧化硅折射率小于单晶半导体折射率，所以第一二氧化硅层2厚度越厚，光场耦合越差。第二二氧化硅层4作为波导的上包层，将光限制在半导体中的作用，氮化硅层5保护无定型硅层3，降低光在无定型硅层3的吸收率。

本发明实施例提供的无定型硅波导结构可以通过微加工工艺，形成集成的光电器件，该无定型硅波导结构具有下述有益效果：

其一，通过控制第一二氧化硅层和无定型硅层厚度，调节无定型硅波导起到波导或是波导上包层作用；

其二，采用光刻工艺或者自校准工艺，严格校准不同无定型硅波导或者无定型硅波导与其他波导之间的水平方向耦合，降低工艺难度；

其三，实现激光器件，光电探测器和光调制器可以在同一外延生长工艺中同时制备，优化器件耦合工艺。

图3示出了本发明实施例提供的可集成的无定型硅波导结构的制作方法的流程结构，为了便于说明，仅示出了与本发明相关的部分。

作为本发明一实施例，该可集成的无定型硅波导结构的制作方法包括下述步骤：

在步骤s101中，制备单晶半导体；

在步骤s102中，在单晶半导体上通过沉积形成第一二氧化硅层；

在步骤s103中，在第一二氧化硅层上通过沉积形成无定型硅层；

在步骤s104中，在无定型硅层通过沉积形成第二二氧化硅层。

优选地，第一二氧化硅层沉积通过低速化学汽相沉积于单晶半导体上，沉积速度小于2纳米/秒，沉积速度特别优选为1纳米/秒。

优选地，无定型硅层沉积通过高温化学汽相沉积于第一二氧化硅层上，沉积温度大于250摄氏度。

在本发明实施例中，在没有上包层的gaas基半导体激光器结构1上通过沉积形成10纳米厚的第一二氧化硅层2，沉积速度1纳米/秒；在第一二氧化硅层2上通过沉积形成无定型硅层3，沉积温度300摄氏度，沉积厚度100纳米；在无定型硅层3上沉积形成第二二氧化硅层4，沉积温度300摄氏度。

在本发明实施例中，沉积方法可以采用但不限于等离子体增强化学汽相沉积实现。

优选地，第一二氧化硅层2的厚度小于50纳米，尤其在10纳米时具有特别优异的效果。

优选地，无定型硅层3的厚度大于50纳米，尤其在100纳米时具有特别优异的效果。

优选地，第二二氧化硅层4的厚度大于100纳米，尤其在500纳米时具有特别优异的效果。

在本发明实施例中，第一二氧化硅层2为波导的沉积缓冲层，可以缓和单晶半导体1和无定型硅层3之间的应力。第一二氧化硅层2厚度小于50纳米，通过调节第一二氧化硅层2厚度，调节此波导中光场与单晶半导体1的耦合强度。由于二氧化硅折射率小于单晶半导体折射率，所以第一二氧化硅层2厚度越厚，光场耦合越差。

第一二氧化硅层2沉积速度小于2纳米/秒，目的是使得第一二氧化硅层2提高材料致密度，更好的缓冲应力。无定型硅层3沉积于第一二氧化硅层2上，沉积温度大于250摄氏度目的是降低光在无定型硅层3的吸收率。

作为本发明一优选实施例，若光场中心强度位于所述单晶半导体内，则所述无定型硅层厚度小于200nm；若光场中心强度位于所述无定型硅层内，则所述无定型硅层厚度大于或等于200nm。

在本发明实施例中，如果光场中心强度位于单晶半导体1内，由于无定型硅折射率大于或者等于单晶半导体折射率，无定型硅层3起到波导的上包层的作用，为使得光可以更多地集中在在单晶半导体1中的器件的有源区中，无定型硅层3厚度应小于200nm；如果光场中心强度位于无定型硅层3内，无定型硅层3是波导的芯层，为使得光更多的集中在无定型硅层3中，无定型硅层3厚度应大于或等于200nm。

第二二氧化硅层4作用是波导的上包层，起到将光限制在半导体中的作用，第二二氧化硅层4厚度大于100纳米。

本发明实施例提供的无定型硅波导结构可以通过微加工工艺，形成集成的光电器件，该无定型硅波导结构具有下述有益效果：

其一，通过控制第一二氧化硅层和无定型硅层厚度，调节无定型硅波导起到波导或是波导上包层作用；

其二，采用光刻工艺或者自校准工艺，严格校准不同无定型硅波导或者无定型硅波导与其他波导之间的水平方向耦合，降低工艺难度；

其三，实现激光器件，光电探测器和光调制器可以在同一外延生长工艺中同时制备，优化器件耦合工艺。

图4示出了本发明实施例提供的可集成的无定型硅波导结构的制作方法的优选流程结构，为了便于说明，仅示出了与本发明相关的部分。

在步骤s201中，制备单晶半导体；

在步骤s202中，在单晶半导体上通过沉积形成第一二氧化硅层；

在步骤s203中，在第一二氧化硅层上通过沉积形成无定型硅层；

在步骤s204中，在无定型硅层上通过高温化学汽相沉积形成氮化硅层；

在步骤s205中，在氮化硅层通过沉积形成第二二氧化硅层。

优选地，氮化硅层通过高温化学汽相沉积于无定型硅层上，氮化硅层5的厚度小于10纳米。

在本发明实施例中，氮化硅层5起到保护无定型硅层3的作用，目的是降低光在无定型硅层3的吸收率。

基于该结构，第一二氧化硅层2的厚度优选为30纳米，无定型硅层3的厚度优选为300纳米，氮化硅层5的厚度优选为5纳米，第二二氧化硅层4的厚度优选为500纳米。

在本发明实施例中，在没有上包层的gaas基半导体激光器结构1上通过沉积形成第一二氧化硅层2，沉积速度0.5纳米/秒，沉积厚度30纳米；在第一二氧化硅层2上通过沉积形成无定型硅层3，沉积温度350摄氏度，沉积厚度300纳米；在无定型硅层3上沉积形成氮化硅层5，沉积厚度5纳米；在氮化硅层5上通过沉积形成第二二氧化硅层4，沉积温度350摄氏度。

在本发明实施例中，第一二氧化硅层2为波导的沉积缓冲层，可以缓和单晶半导体1和无定型硅层3之间的应力，通过调节第一二氧化硅层2厚度，可以调节此波导中光场与单晶半导体1的耦合强度。由于二氧化硅折射率小于单晶半导体折射率，所以第一二氧化硅层2厚度越厚，光场耦合越差。第二二氧化硅层4作为波导的上包层，将光限制在半导体中的作用，氮化硅层5保护无定型硅层3，降低光在无定型硅层3的吸收率。

本发明实施例提供的无定型硅波导结构可以通过微加工工艺，形成集成的光电器件，该无定型硅波导结构具有下述有益效果：

其一，通过控制第一二氧化硅层和无定型硅层厚度，调节无定型硅波导起到波导或是波导上包层作用；

其二，采用光刻工艺或者自校准工艺，严格校准不同无定型硅波导或者无定型硅波导与其他波导之间的水平方向耦合，降低工艺难度；

其三，实现激光器件，光电探测器和光调制器可以在同一外延生长工艺中同时制备，优化器件耦合工艺。

以上仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内所作的任何修改、等同替换和改进等，均应包含在本发明的保护范围之内。