一种像素电路、显示面板、显示装置及其驱动方法与流程

本发明涉及显示技术领域，尤其涉及一种像素电路、显示面板、显示装置及其驱动方法。

背景技术：

显示装置，例如tft-lcd(thinfilmtransistorliquidcrystaldisplay，薄膜晶体管-液晶显示器)在显示画面时，逐行对栅线进行扫描，以逐行选通每一行栅线，然后通过数据线将数据电压输出至每一个亚像素，最终实现一帧图像。现有技术中，在显示连续多帧图像时，通常是以特征的频率，例如60hz对全屏图像进行更新。然而这样一来，当显示图像中的一部分在连续多帧不发生变化时，多次全屏刷新会增加功耗。

技术实现要素：

本发明的实施例提供一种像素电路、显示面板、显示装置及其驱动方法，能够解决全屏更新显示图像，导致功耗增加的问题。

为达到上述目的，本发明的实施例采用如下技术方案：

本发明实施例的一方面，提供一种显示面板，包括硅基底，以及制作在所述硅基底上的显示单元和存储单元；所述存储单元与所述显示单元一一对应，所述存储单元被构造成接收并存储对应的单个显示单元的显示数据。

优选的，所述显示面板包括多个亚像素，每个亚像素内设置有所述显示单元；所述存储单元设置于所述亚像素内，或者设置于相邻两个亚像素之间。

优选的，构成所述硅基底的材料包括单晶硅。

优选的，所述存储单元为静态随机存储器。

优选的，所述显示单元包括依次覆盖所述硅基底的反射层和液晶层。

优选的，所述显示单元还包括位于设置于所述硅基底上的有机发光显示器件或发光二极管显示器件。

优选的，所述显示面板还包括制作于硅基底上的数据驱动电路，其连接所述显示单元和所述存储单元；所述数据驱动电路被构造成能够将所述存储单元中存储的显示数据加载到所述显示单元中。

优选的，所述数据驱动电路包括伽马电压模块、多个开关模块以及多个解码模块；每个所述解码模块与一个所述存储单元、一个开关模块以及一条数据线电连接；所述解码模块被构造成根据所述存储单元中存储的显示数据，开启所述开关模块中的一个开关器件；一个所述开关模块通过该开关模块中的各个开关器件与所述伽马电压模块的多个灰阶输出端一一电连接；所述伽马电压模块产生多个灰阶电压并通过所述开关模块中开启的开关器件输出至与该开关器件电连接的数据线上。

进一步优选的，所述伽马电压模块包括伽马电压调节子模块、多个数模转换子模块、多个运算放大子模块；所述伽马电压调节子模块的多个输出端与各个数模转换子模块一一电连接；每个数模转换子模块还与一个所述运算放大子模块的输入端电连接；所述运算放大子模块的输出端为所述伽马电压模块的灰阶输出端。

本发明实施例的另一方面，提供一种像素电路，包括设置于硅基底上的存储单元，该存储单元被构造成接收并存储与该像素电路所在的亚像素相匹配的显示数据。

本发明实施例的又一方面，提供一种显示装置，包括如上述所述的显示面板以及与所述显示面板相连接的图像处理器，所述图像处理器被构造成向存储单元输出显示数据，该显示数据与和该存储单元相对应的显示单元所在的亚像素相匹配。

本发明实施例的再一方面，提供一种用于驱动如上所述的任意一种显示装置的方法，当显示面板包括数据驱动电路和亚像素时，所述方法包括：在显示一帧图像之前，图像处理器确定各个亚像素是动态像素还是静态像素；所述图像处理器向与所述动态像素中的显示单元相对应的存储单元，输出与该动态像素相匹配的显示数据；所述存储单元对该显示数据进行存储；所述数据驱动电路将所述存储单元中存储的显示数据加载到所述显示单元中；对各个亚像素进行选通，进行图像显示。

优选的，当所述数据驱动电路包括伽马电压模块、开关模块以及解码模块时，所述数据驱动电路将所述存储单元中存储的显示数据加载到所述显示单元中包括：所述解码模块根据所述存储单元中存储的显示数据，开启所述开关模块中的一个开关器件；所述伽马电压模块产生多个灰阶电压并通过所述开关模块中开启的开关器件输出至与该开关器件电连接的数据线上。

优选的，在所述图像处理器确定各个亚像素是动态像素还是静态像素之后，所述图像处理器向与所述动态像素中的显示单元相对应的存储单元，输出与该动态像素相匹配的显示数据之前包括：所述图像处理器获取所述动态像素的地址，并根据所述地址对所述动态像素进行寻址。

优选的，所述图像处理器确定各个亚像素是动态像素还是静态像素包括：所述图像处理器获取连续多帧图像的显示数据；当与一亚像素相匹配的连续前n帧显示数据的重复次数大于或等于m时，所述图像处理器确定该亚像素为静态像素，反之为动态像素；1＜m≤n，n、m为正整数。

本发明提供一种像素电路、显示面板、显示装置及其驱动方法。由上述可知，每个显示单元均对应一个存储单元，且该存储单元存储有与该显示单元相匹配的显示数据。在此情况下，可以在显示一帧图像之前，对各个亚像素是静态像素还是动态像素进行判断。其中，在显示连续多帧图像时，图像中发生变化的部分所对应的亚像素为动态像素，反之为静态像素。在此情况下，动态像素中的显示单元相对应的存储单元可以接收与该动态像素相匹配的显示数据，以实现显示数据的刷新，而与静态像素中的显示单元相对应的存储单元只需要保持之前存储的显示数据即可。这样一来，在显示连续多帧图像，且图像中的一部分在连续多帧中不发生变化时，与动态像素中的显示单元相对应的存储单元接收显示数据，而与静态像素中的显示单元相对应的存储单元无需接收新的显示数据。因此，在显示过程中无需对全屏图像进行更新，以达到降低功耗的目的。基于此，当一帧图像中所有亚星苏均为静态像素时，则该帧无需对整个显示图像进行刷新。

附图说明

为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1a为本发明实施例提供的一种显示面板的结构示意图；

图1b为本发明实施例提供的另一种显示面板的结构示意图；

图2为图1a或1b中显示单元的纵向剖视图；

图3为本发明实施例提供的另一种显示面板的结构示意图；

图4为图3中数据驱动电路的一种具体结构示意图；

图5为图3中数据驱动电路的另一种具体结构示意图；

图6为本发明实施例提供的一种显示装置的结构示意图；

图7为本发明实施例提供的又一种显示面板的结构示意图；

图8为本发明实施例提供的一种显示装置的驱动方法流程图；

图9为图1a中亚像素与数据线和栅线的连接示意图。

附图标记：

01-硅基底；02-反射层；03-液晶层；04-彩色滤光层；10-数据驱动电路；101-存储单元；102-显示单元；103-亚像素；120-伽马电压模块；1201-伽马电压调节子模块；1202-数模转换子模块；1203-运算放大子模块；121-开关模块；1210-开关器件；122-解码模块；103-系统接口；20-图像处理器；30-时序控制器。

具体实施方式

下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

本发明实施例提供一种显示面板，如图1a所示，包括硅基底01，以及制作在硅基底01上的显示单元102。此外，该显示面板还包括通过cmos工艺制作于硅基底01上的存储单元101(register)。其中，存储单元101与显示单元102一一对应，该存储单元被构造成接收并存储对应的单个显示单元的显示数据(r、g或b)。

需要说明的是，当上述显示面板包括多个亚像素103时，每个亚像素103内设置有上述显示单元102。

在此情况下，该显示面板包括用于设置上述亚像素103的显示区，此外还包括位于所述显示区周边的非显示区。在此情况下，上述存储单元101可以设置于上述非显示区。然而，由于每个显示单元102对应有一个存储单元101，因此对于高ppi(pixelsperinch，像素密度)显示面板而言，存储单元101的数量较多，从而增加了非显示区的布线难度。因此，优选的，上述存储单元101可以如图1a所示，设置于该亚像素103内。或者，该存储单元101可以如图1b所示设置于相邻两个亚像素103之间。

此时，上述存储单元101与显示单元102一一对应，是指一图像帧内，该存储单元101内存储的显示数据与该显示单元102所在的亚像素103相匹配。

此外，构成上述硅基底01的材料包括单晶硅、多晶硅或者非晶硅。优选的，可以选择材料纯度高的单晶硅构成上述硅基底01。

此外，上述与每个显示单元102相匹配的显示数据可以为8bit的二进制数，该8bit的二进制数可以有2⁸＝256种组合，用于与256个灰阶值(0、1……255)相对应。

在此基础上，设置于该硅基底01上的器件，可以位于不同层。例如，当上述硅基底01上，且位于每个亚像素103内设置有tft时，上述存储单元101相对于该tft而言，可以位于该硅基底01的下层。

进一步优选的，上述存储单元101为静态随机存储器(staticrandomaccessmemory，sram)。这样一来，在不需要刷新电路的情况下，该sram即可以对其内部的数据进行存储。从而可以避免设置刷新电路导致功耗上升的问题。

综上所述，每个显示单元均对应一个存储单元101，且该存储单元101存储有与该显示单元102所在的亚像素103相匹配的显示数据。在此情况下，可以在显示一帧图像之前，对各个亚像素103是静态像素还是动态像素进行判断。其中，在显示连续多帧图像时，图像中发生变化的部分所对应的亚像素103为动态像素，反之为静态像素。在此情况下，动态像素相对应的存储单元101可以接收与该动态像素相匹配的显示数据，以实现显示数据的刷新，而与静态像素相对应的存储单元101只需要保持之前存储的显示数据即可。这样一来，在显示连续多帧图像，且图像中的一部分在连续多帧中不发生变化时，与动态像素相对应的存储单元101接收显示数据，而与静态像素相对应的存储单元无需接收新的显示数据。因此，在显示过程中无需对全屏图像进行更新，以达到降低功耗的目的。基于此，当一帧图像中所有显示单元均为静态像素时，则该帧无需对整个显示图像进行刷新。

在此基础上，上述显示面板可以为硅基液晶显示面板。在此情况下，该显示单元102如图2所示，还包括依次覆盖硅基底01的反射层02和液晶层03。该反射层02可以对外界光源入射至显示面板的光线进行反射，该反射光通过偏转角度不同的液晶层03，以显示不同的灰阶。

基于此，该显示单元102还包括如图2所示，设置于上述液晶层03靠近该反射层02一侧的彩色滤光层04。或者该彩色滤光层04还可以设置于背离反射层02一侧。这样一来，通过上述彩色滤光层04可以实现彩色显示。

或者，上述显示面板可以为硅基发光二极管显示面板。在此情况下，上述显示单元102还包括位于设置于硅基底01上的有机发光显示器件(organiclightemittingdiode，oled)或发光二极管显示器件。

此外，如图3所示，上述显示面板还包括与显示单元102和存储单元101相连接的数据驱动电路10。该数据驱动电路10通过cmos工艺制作于上述硅基底01上，且被构造成将每个存储单元101中存储的显示数据加载到上述显示单元102中。

以下对上述数据驱动电路10的具体结构进行详细的说明。

具体的，该数据驱动电路10如图4所示，包括伽马电压模块120、多个开关模块121(mux)以及多个解码模块122。

其中，每个解码模块122与一个存储单元101、一个开关模块121以及一条数据线(dataline，dl)电连接。基于此，每个显示单元102对应有一条数据线dl、一个解码模块122、一个存储单元101以及一个开关模块121。

该解码模块122被构造成根据存储单元101中存储的显示数据，开启开关模块121中如图5所示的一个开关器件1210。

需要说明的是，当每个存储单元101中存储的显示数据为8bit的二进制数时，该开关模块121可以包括256个开关器件1210。在此情况下，每一种组合的8bit的二进制数可以对应开启一个开关器件1210。

在此基础上，一个开关模块121通过该开关模块121中的各个开关器件1210与伽马电压模块120的多个灰阶输出端一一电连接。该伽马电压模块120产生多个(可以为256个)灰阶电压并通过开关模块121中开启的开关器件1210输出至与该开关器件1210电连接的数据线dl上。

需要说明的是，与该开关器件1210电连接的数据线dl是指，当一开关器件1210导通时，由于与该开关器件1210的一端与灰阶输出端电连接，另一端与解码模块122电连接，而该解码模块122又与一数据线dl电连接，因此伽马电压模块120输出至该灰阶输出端的模拟电压，能够通过上述导通的开关器件1210，传输至通过解码模块122与该开关器件1210电连接的数据线dl上。

在此情况下，上述伽马电压模块120如图5所示，包括伽马电压调节子模块1201、多个数模转换子模块1202(dac)以及多个运算放大子模块1203。

其中，伽马电压调节子模块1201的多个输出端与各个数模转换子模块1202一一电连接。

具体的，该伽马电压调节子模块1201通过其内部的存储单元，能够生成与256个灰阶值一一对应的数字信号，并分别通过256个输出端输出至与各个输出端相连接数模转换子模块1202中，以通过该数模转换子模块1202将上述数字信号转换为模拟信号。

此外，每个数模转换子模块1202还与一个运算放大子模块1203(op)的输入端电连接。从而通过该运算放大子模块1203与上述模拟信号进行放大处理。

在此情况下，该运算放大子模块1203的输出端为上述伽马电压模块120的灰阶输出端，用于与一个开关模块121中的一个开关器件1210电连接。

综上所述，在显示一帧图像之前，可以对的亚像素103进行判断，以确认出哪些亚像素103为动态像素，哪些为静态像素。在此情况下，动态像素中的显示单元102相对应的存储单元101接收与该动态像素相匹配的显示数据，以对该存储单元101存储的显示数据进行刷新。而与静态像素中的显示单元102相对应的存储单元101保持原有的显示数据。接下来，如图4所示，每个连接有解码模块122的存储单元101均通过一个开关模块121连接伽马电压模块120。基于此，通过解码模块122将存储单元101中存储的8bit二进制数对应到伽马电压模块120中的伽马电压调节子模块1201生成的256个(0～255)不同的灰阶电压值上。然后通过伽马电压模块120中的数模转换子模块1202转换成数据线dl上的数据电压(vdata)，并输入至与该数据线dl相连接的每一个显示单元102中，以对该显示单元102进行充电，从而实现图像显示。

在此基础上，上述数据驱动电路10还包括如图4所示的时序控制模块30(tcon)。该时序控制模块30与存储单元101、伽马电压模块120、解码模块122电连接。此外，时序控制模块30通过系统接口103接收垂直同步信号(verticalsynchronization，vsync)、水平同步信号(horizontalsynchronization，hsync)或者复位信号(rst)等。而时序控制模块30在上述信号控制下，向存储单元101、伽马电压模块120、解码模块122输出时序控制信号，以使得存储单元101、伽马电压模块120、解码模块122根据上述时序信号进行接收或发送数据。

本发明实施例提供一种显示装置，包括如上所述的任意一种显示面板以及与显示面板相连接的，如图6所示的图像处理器20(graphicsprocessingunit，gpu)。该图像处理器20用于向存储单元101输出显示数据，该显示数据与和该存储单元101相对应的显示单元102所在的亚像素103相匹配。

此外，上述图像处理器20为一种应用处理器(applicationprocessor，ap)。其中，图像处理器20通过数据驱动电路10的系统接口103(systeminterface)与该数据驱动电路10相连接。该图像处理器20存储有连续多帧图像。

在此情况下，图像处理器20将一帧图像中与动态像素相匹配的显示数据以数据包的形式发送至与各个动态像素中的显示单元102相对应的存储单元101中，以对该存储单元101存储的显示数据进行刷新。

其中，当图像处理器20向与各个动态像素中的显示单元102相对应的存储单元101发送显示数据时，可以设置优先级，以使得存储单元101根据上述优先级依次接收到对应的显示数据。虽然各个存储单元101接收数据时具有先后顺序的，但是上述数据传送过程很快。在此基础上，由于每个显示单元102连接有一条数据线dl，因此当显示驱动电路10将每个存储单元101中存储的显示数据加载到上述显示单元102中时，本申请可以控制所有栅线同时开启，以显示图像，从而无需对栅线进行逐行扫描，进而可以提高显示面板切换画面的响应时间。

需要说明的是，在本发明实施例中，显示装置具体可以为显示器、电视、数码相框、手机或平板电脑等任何具有显示功能的产品或者部件。该显示装置具有与前述实施例提供的显示面板相同的有益效果，此处不再赘述。

本发明实施例提供一种像素电路，该像素电路包括设置于硅基底01上的存储单元101，该存储单元101用于接收并存储与该像素电路所在的亚像素103相匹配的显示数据。

基于此，显示面板还包括上述数据驱动电路10。同上所述，当该显示面板与图像处理器20相连接时，该图像处理器20可以向各个存储单元101输出显示数据。数据驱动电路10将每个存储单元101中存储的显示数据加载到上述显示单元102中。

需要说明的是，上述显示面板与本发明前述实施例提供的显示面板相同的有益效果，此处不再赘述。

本发明实施例提供一种用于驱动如上述显示装置的方法，当显示面板包括数据驱动电路10和上述亚像素103时，该方法如图8所示包括：

s101、在显示一帧图像之前，图像处理器20确定各个亚像素103是动态像素还是静态像素。

该步骤具体包括：首先，图像处理器20获取连续多帧图像的显示数据。

接下来，当与一亚像素103相匹配的连续前n帧显示数据的重复次数大于或等于m时，该图像处理器20确定该亚像素103为静态像素，反之为动态像素。其中，1＜m≤n，n、m为正整数。

此外，该图像处理器20在上述执行步骤s101的同时，还可以对各个亚像素103进行渲染。

s103、图像处理器20向与上述动态像素中的显示单元102相对应的存储单元101，输出与该动态像素相匹配的显示数据。该存储单元101对该显示数据进行存储。

需要说明的是，在上述步骤s101之后，步骤s103之前，该方法还包括：

步骤s102、图像处理器20获取动态像素的地址，并根据上述地址对动态像素进行寻址。

具体的，由上述可知，每个亚像素103通过其内部的显示单元102连接有一条数据线dl，位于同一行的亚像素103通过其内部的显示单元102连接同一条栅线gl。在此情况下，与位于同一列且不同行的多个亚像素103相连接的数据线dl的布线顺序，可以与上述多个亚像素103依次排列的顺序相对应。例如，对于同一列且不同行的多个亚像素103而言，如图9所示，第一行l1的亚像素103与位于第一布线位置的数据线dl1相连接，第二行l2的亚像素103与位于第二布线位置的数据线dl2相连接。此外，与第二列亚像素103相连接的数据线的布线位置，在与第一列最后一行的亚像素103相连接的数据线的布线位置基础上继续叠加。在此情况下，可以通过栅线gl的布线位置确定一亚像素103的横向坐标x，然后再由数据线dl的布线位置确定出该亚像素103的纵向坐标y。

基于此，当执行上述步骤s101并判断出哪些亚像素103为动态像素后，获取与每个动态像素相连接的数据线dl和栅线gl的布线位置，即可获得上述各个动态像素的地址(x,y)。图像处理器20根据地址(x,y)，可以从多个动态像素中获取到数据线dl和栅线gl的连接关系与上述地址相匹配的动态像素，从而达到对该动态像素进行寻址的目的。接下来，图像处理器20可以获得与该动态像素相对应的存储单元101，从而使得图像处理器20在步骤s103中，根据上述地址(x,y)向该存储单元101输出与地址为(x,y)的动态像素相匹配的显示数据。

其中，x，y为大于或等于1的正整数。

s104、数据驱动电路10将存储单元101中存储的显示数据加载到显示单元中。

具体的，当数据驱动电路10包括如图2所示的伽马电压模块120、多个开关模块121(mux)以及多个解码模块122时，上述步骤s104具体包括：

首先，解码模块122根据存储单元101中存储的显示数据，开启开关模块121中的一个开关器件1210。

接下来，伽马电压模块120中的伽马电压调节子模块1201产生多个灰阶电压并通过开关模块121中开启的开关器件1210输出至与该开关器件1210电连接的数据线dl上。

s105、对各个亚像素103进行选通，进行图像显示。

由上述可知，在显示连续多帧图像，且图像中的一部分在连续多帧中不发生变化时，图像处理器20仅需要向与动态像素相对应的存储单元101提供显示数据，而无需向与静态像素相对应的存储单元提供。因此，在显示过程中无需对全屏图像进行更新。

以上所述，仅为本发明的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应以所述权利要求的保护范围为准。