像素阵列的制作方法

本发明涉及一种像素阵列，且特别涉及一种包括导通结构的像素阵列。

背景技术：

近年来，随着显示技术的不断进步，观赏者对于显示器的显示品质(如影像分辨率、色彩饱和度等)的要求也越来越高。然而，为了制造高效能的显示器，显示器中的像素阵列需要包括许连接不同导电层的导通结构。

在像素阵列中，有很大的面积被这些连接不同导电层的导通结构给占据。导致像素阵列的开口率被限制住，影响了显示器的品质。因此，目前亟需一种能解决上述问题并提高像素阵列的开口率的方法。

技术实现要素：

本发明提供一种像素阵列，能改善导通结构限制开口率的问题。

本发明的一种像素阵列，包括第一扫描线、第一数据线、第一信号线、第一像素单元与第二像素单元。第一数据线与第一扫描线交错设置。第一信号线位于第一数据线上。第一数据线位于第一像素单元与第二像素单元之间。第一像素单元包括第一共用电极、第二共用电极、第一像素电极以及第二像素电极。第一共用电极与第二共用电极分别位于第一扫描线的第一侧与第二侧，其中第二共用电极通过第一导通结构而电性连接至第一信号线。第一像素电极以及第二像素电极分别重叠于部分的第一共用电极与部分的第二共用电极。第二像素单元包括第三共用电极、第四共用电极、第三像素电极以及第四像素电极。第三共用电极与第四共用电极分别位于第一扫描线的第一侧与第二侧，其中第一共用电极与第三共用电极电性连接，第二共用电极与第四共用电极电性连接，并且第三共用电极通过第二导通结构而电性连接至第一信号线。第三像素电极以及第四像素电极分别重叠于部分的第三共用电极与部分的第四共用电极。

基于上述，本发明的像素阵列中，第一像素单元具有第一导通结构，且第二像素单元具有第二导通结构，通过两个导通结构以及第一信号线就能使第一像素单元的第二共用电极电性连接至第二像素单元的第三共用电极，减少了导通共用电极所需要的导通结构的数量，因此能改善像素阵列开口率不足的问题。

为让本发明的上述特征和优点能更明显易懂，下文特举实施例，并配合附图说明书附图作详细说明如下。

附图说明

图1a是依照本发明的一实施例的一种像素阵列的上视示意图。

图1b是沿着图1a剖线aa’的剖面示意图。

图1c是沿着图1a剖线bb’的剖面示意图。

图2是依照本发明的一实施例的一种像素阵列的上视示意图。

图3是依照本发明的一实施例的一种像素阵列的上视示意图。

图4是依照本发明的一实施例的一种像素阵列的上视示意图。

图5是依照本发明的一实施例的一种像素阵列的上视示意图。

附图标记说明：

10、20、30、40、50：像素阵列

pu1、pu2、pu3、pu4：像素单元

sl1、sl2：扫描线

dl1、dl2、dl3、dl4：数据线

cl1、cl2、cl3、cl4：信号线

pe1、pe2、pe3、pe4、pe5、pe6、pe7、pe8：像素电极

ce1、ce2、ce3、ce4、ce5、ce6、ce7、ce8：共用电极

tft1、tft2、tft3、tft4、tft5、tft6、tft7、tft8：开关元件

st1、st2、st3、st4：分享元件

g1、g2、g3、g4、g5、g6、g7、g8、sg1、sg2、sg3、sg4：栅极

sm1、sm2、sm3、sm4、sm5、sm6、sm7、sm8、ssm1、ssm2、ssm3、ssm4：半导体层

s1、s2、s3、s4、s5、s6、s7、s8、ss1、ss2、ss3、ss4：源极

d1、d2、d3、d4、d5、d6、d7、d8、sd1、sd2、sd3、sd4：漏极

th1、th2、th3、th4、th5、th6、th7、th8：接触窗

cs1、cs2、cs3、cs4：导通结构

pv1、pv2：绝缘层

bs：基板

c1、c2：开口

w1、w3：第一侧

w2、w4：第二侧

具体实施方式

图1a是依照本发明的一实施例的一种像素阵列10的上视示意图。图1b是沿着图1a剖线aa’的剖面示意图。图1c是沿着图1a剖线bb’的剖面示意图。

请同时参考图1a、图1b以及图1c，像素阵列10包括第一扫描线sl1、第一数据线dl1、第二数据线dl2、第一信号线cl1、第一像素单元pu1与第二像素单元pu2。第一数据线dl1与第一扫描线sl1交错设置。在一实施例中，第二数据线dl2也与第一扫描线sl1交错设置。第一信号线cl1位于第一数据线dl1上。在另一实施例中，像素阵列10还包括位于第二数据线dl2上的第二信号线cl2。第一数据线dl1位于第一像素单元pu1与第二像素单元pu2之间。换言之，在本实例中，第一像素单元pu1与第二像素单元pu2分别位于第一数据线dl1的左右两侧。在一实施例中，第二像素单元pu2位于第二数据线dl2与第一数据线dl1之间。在一实施例中，像素单元pu1以及像素单元pu2形成于基板bs上。

第一像素单元pu1包括第一共用电极ce1、第二共用电极ce2、第一像素电极pe1以及第二像素电极pe2。第一共用电极ce1与第二共用电极ce2分别位于第一扫描线sl1的第一侧w1与第二侧w2，其中第二共用电极ce2通过第一导通结构cs1而电性连接至第一信号线cl1。第一像素电极pe1以及第二像素电极pe2分别重叠于部分的第一共用电极ce1与部分的第二共用电极ce2。

在一实施例中，第一像素单元pu1还包括第一开关元件tft1与第二开关元件tft2。

第一开关元件tft1包括第一漏极d1、第一源极s1、第一栅极g1与第一半导体层sm1。第一开关元件tft1的第一栅极g1与第一扫描线sl1电性连接，第一源极s1与第一数据线dl1电性连接，第一像素电极pe1通过第一接触窗th1而与第一漏极d1电性连接。至少部分第一半导体层sm1位于第一栅极g1与第一源极s1以及第一漏极d1之间。

第二开关元件tft2包括第二漏极d2与第二源极s2、第二栅极g2与第二半导体层sm2。第二开关元件tft2的第二栅极g2与第一扫描线sl1电性连接。在一实施例中，第二开关元件tft2的第二源极s2可以与第一源极s1电性连接；更详而言之，第二开关元件tft2的第二源极s2通过第一开关元件tft1而电性连接至第一数据线dl1。第二像素电极pe2通过第二接触窗th2而与第二漏极d2电性连接。至少部分第二半导体层sm2位于第二栅极g2与第二源极s2以及第二漏极d2之间。

在本实施例中，第一漏极d1与第二漏极d2皆朝第一像素电极pe1的方向延伸。在一实施例中，第一源极s1与第二源极s2包括u型的开口，且第一源极s1与第二源极s2的u型开口都朝向第一像素电极pe1的方向。

在一实施例中，第一像素单元pu1还包括第一分享元件st1。第一分享元件st1包括栅极sg1、半导体层ssm1、源极ss1以及漏极sd1。第一分享元件st1的栅极sg1电性连接至第一扫描线sl1。至少部分半导体层ssm1位于栅极sg1与源极ss1以及漏极sd1之间。源极ss1通过第二接触窗th2而电性连接至第二像素电极pe2，且源极ss1电性连接至第二开关元件tft2的第二漏极d2。第一导通结构cs1电性连接第一信号线cl1、第一分享元件st1的漏极sd1和第二共用电极ce2。

在一实施例中，第一信号线cl1、第一分享元件st1的漏极sd1以及第二共用电极ce2属于不同的膜层，其中第一分享元件st1的漏极sd1所在的膜层夹在第一信号线cl1所在的膜层以及第二共用电极ce2所在的膜层之间。在本实施例中，第一导通结构cs1将第一信号线cl1、第一分享元件st1的漏极sd1和第二共用电极ce2电性连接。在一实施例中，第一信号线cl1所在的膜层与第一分享元件st1的漏极sd1所在的膜层之间夹有绝缘层pv2，且第一分享元件st1的漏极sd1所在的膜层与第二共用电极ce2所在的膜层之间夹有绝缘层pv1。在一实施例中，开口c1贯穿了绝缘层pv1与绝缘层pv2，而第一导通结构cs1填入该开口c1中。

第二像素单元pu2包括第三共用电极ce3、第四共用电极ce4、第三像素电极pe3以及第四像素电极pe4。第三共用电极ce3与第四共用电极ce4分别位于第一扫描线sl1的第一侧w1与第二侧w2。第三像素电极pe3以及第四像素电极pe4，分别重叠于部分的第三共用电极ce3与部分的第四共用电极ce4。

在一实施例中，第二像素单元pu2还包括第三开关元件tft3与第四开关元件tft4。

第三开关元件tft3包括第三漏极d3与第三源极s3、第三栅极g3与第三半导体层sm3。第三开关元件tft3的第三栅极g3与第一扫描线sl1电性连接，第三源极s3与第二数据线dl2电性连接，第三像素电极pe3通过第三接触窗th3而与第三漏极d3电性连接。至少部分第三半导体层sm3位于第三栅极g3与第三源极s3以及第三漏极d3之间。

第四开关元件tft4包括第四漏极d4与第四源极s4、第四栅极g4与第四半导体层sm4。第四开关元件tft4的第四栅极g4与第一扫描线sl1电性连接。在一实施例中，第四开关元件tft4的第四源极s4可以与第三源极s3电性连接；更详而言之，第四开关元件tft4的第四源极s4通过第三开关元件tft3而电性连接至第二数据线dl2。第四像素电极pe4通过第四接触窗th4而与第四漏极d4电性连接。至少部分第四半导体层sm4位于第四栅极g4与第四源极s4以及第四漏极d4之间。

在本实施例中，第三漏极d3朝第三像素电极pe3的方向延伸且第四漏极d4朝第四像素电极pe4的方向延伸。在一实施例中，第三源极s3与第四源极s4包括u型的开口，且第三源极s3与第四源极s4的u型开口分别朝向第三像素电极pe3与第四像素电极pe4的方向。

在一实施例中，第二像素单元pu2还包括第二分享元件st2。第二分享元件st2包括栅极sg2、半导体层ssm2、源极ss2以及漏极sd2。第二分享元件st2的栅极sg2电性连接至第一扫描线sl1。至少部分半导体层ssm2位于栅极sg2与源极ss2以及漏极sd2之间。源极ss2通过第四接触窗th4而电性连接至第四像素电极pe4，且源极ss2电性连接至第四开关元件tft4的第四漏极d4。第二导通结构cs2电性连接第一信号线cl1、第二分享元件st2的漏极sd2以及第三共用电极ce3。

在一实施例中，第一信号线cl1、第二分享元件st2的漏极sd2以及第三共用电极ce3属于不同的膜层，其中第二分享元件st2的漏极sd2所在的膜层夹在第一信号线cl1的膜层以及第三共用电极ce3的膜层之间。在本实施例中，第二导通结构cs2将第一信号线cl1、第二分享元件st2的漏极sd2和第三共用电极ce3电性连接。在一实施例中，第一信号线cl1所在的膜层与第二分享元件st2的漏极sd2所在的膜层之间夹有绝缘层pv2，且第二分享元件st2的漏极sd2所在的膜层与第三共用电极ce3所在的膜层之间夹有绝缘层pv1。在一实施例中，开口c2贯穿了绝缘层pv1与绝缘层pv2，而第二导通结构cs2填入该开口c2中。

在一实施例中，第一共用电极ce1与第三共用电极ce3电性连接，且第二共用电极ce2与第四共用电极ce4电性连接。在一实施例中，第一像素单元pu1相邻于第二像素单元pu2，第一共用电极ce1与第三共用电极ce3结构上连接，且第二共用电极ce2与第四共用电极ce4结构上连接。

在一实施例中，第一共用电极ce1、第二共用电极ce2、第三共用电极ce3、第四共用电极ce4与第一扫描线sl1属于同一膜层。在一实施例中，第一像素电极pe1、第二像素电极pe2、第三像素电极pe3、第四像素电极pe4、第一信号线cl1、第一导通结构cs1与第二导通结构cs2属于同一膜层。

基于上述，本实施例的像素阵列10中，第一像素单元pu1具有第一导通结构cs1，且第二像素单元pu2具有第二导通结构cs2，通过第一导通结构cs1、第二导通结构cs2以及第一信号线cl1就能使第一像素单元pu1的第二共用电极ce2电性连接至第二像素单元pu2的第三共用电极ce3，利用不同像素单元中的导通结构使位于扫描线不同侧的共用电极能电性连接，共同组成网状结构，减少了导通共用电极所需要的导通结构的数量。在一实施例中，第一分享元件st1通过第一导通结构cs1而与第二共用电极ce2以及第一信号线cl1电性连接，且第二分享元件st2通过第二导通结构cs2而与第三共用电极ce3以及第一信号线cl1电性连接，因此能改善像素阵列10开口率不足的问题。

图2是依照本发明的一实施例的一种像素阵列20的上视示意图。在此必须说明的是，图2的实施例沿用图1的实施例的元件标号与部分内容，其中采用相同或近似的标号来表示相同或近似的元件，并且省略了相同技术内容的说明。关于省略部分的说明可参考前述实施例，下述实施例不再重复赘述。

图2的像素阵列20与图1的像素阵列10的差异在于：像素阵列20还包括第二扫描线sl2、第三像素单元pu3以及第四像素单元pu4。

第二扫描线sl2与第一数据线dl1以及第二数据线dl2交错设置。在一实施例中，第三像素单元pu3类似于第一像素单元pu1。第三像素单元pu3包括五开关元件tft5、第六开关元件tft6、第五共用电极ce5、第六共用电极ce6、第五像素电极pe5以及第六像素电极pe6。

在本实施例中，第五开关元件tft5以及第六开关元件tft6与第二扫描线sl2电性连接。第五共用电极ce5与第六共用电极ce6分别位于第二扫描线sl2的第一侧w3与第二侧w4。第五像素电极pe5以及第六像素电极pe6分别重叠于部分的第五共用电极ce5与部分的第六共用电极ce6。

第五开关元件tft5包括第五漏极d5、第五源极s5、第五栅极g5与第五半导体层sm5。第五开关元件tft5的第五栅极g5与第二扫描线sl2电性连接。第五源极s5与第一数据线dl1电性连接。第五像素电极pe5通过第五接触窗th5而与第五漏极d5电性连接。至少部分第五半导体层sm5位于第五栅极g5与第五源极s5以及第五漏极d5之间。

第六开关元件tft6包括第六漏极d6与第六源极s6、第六栅极g2与第六半导体层sm6。第六开关元件tft6的第六栅极g6与第二扫描线sl2电性连接。在一实施例中，第六开关元件tft6的第六源极s6可以与第五源极s5电性连接；更详而言之，第六开关元件tft6的第六源极s6通过第五开关元件tft5而电性连接至第一数据线dl1。第六像素电极pe6通过第六接触窗th6而与第六漏极d6电性连接。至少部分第六半导体层sm6位于第六栅极g6与第六源极s6以及第六漏极d6之间。

在一实施例中，第五漏极d5与第六漏极d2皆朝第五像素电极pe5的方向延伸。在一实施例中，第五源极s5与第六源极s6包括u型的开口，且第五源极s5与第六源极s6的u型开口都朝向第五像素电极pe5的方向。

在一实施例中，第三像素单元pu3还包括第三分享元件st3。第三分享元件st3包括栅极sg3、半导体层ssm3、源极ss3以及漏极sd3。第三分享元件st3的栅极sg3电性连接至第二扫描线sl2。至少部分半导体层ssm3位于栅极sg3与源极ss3以及漏极sd3之间。第三分享元件st3的源极ss3通过第六接触窗th6电性连接至第六像素电极pe6，且第三分享元件st3的漏极sd3通过第三导通结构cs3电性连接至第六共用电极ce6。第三导通结构cs3电性连接第一信号线cl1、第三分享元件st3的漏极sd3以及第六共用电极ce6。

在一实施例中，第四像素单元pu4类似于第二像素单元pu2。第四像素单元pu4包括第七开关元件tft7、第八开关元件tft8、第七共用电极ce7、第八共用电极ce8、第七像素电极pe7、第八像素电极pe8、第四分享元件st4以及第四导通结构cs4。

第七开关元件tft7与第八开关元件tft8与第二扫描线sl2电性连接。第七共用电极ce7与第八共用电极ce8分别位于第二扫描线sl2的第一侧w3与第二侧w4。第五共用电极ce5与第七共用电极ce7电性连接，第六共用电极ce6与第八共用电极ce8电性连接。第七像素电极pe7以及第八像素电极pe8分别重叠于部分的第七共用电极ce7与部分的第八共用电极ce8。

第七开关元件tft7包括第七漏极d7、第七源极s7、第七栅极g7与第七半导体层sm7。第七开关元件tft7的第七栅极g7与第二扫描线sl2电性连接。第七源极s7与第二数据线dl2电性连接。第七像素电极pe7通过第七接触窗th7而与第七漏极d7电性连接。至少部分第七半导体层sm7位于第七栅极g7与第七源极s7以及第七漏极d7之间。

第八开关元件tft8包括第八漏极d8与第八源极s8、第八栅极g8与第八半导体层sm8。第八开关元件tft8的第八栅极g8与第二扫描线sl2电性连接。在一实施例中，第八开关元件tft8的第八源极s8可以与第七源极s7电性连接；更详而言之，第八开关元件tft8的第八源极s8通过第七开关元件tft7而电性连接至第二数据线dl2。第八像素电极pe8通过第八接触窗th8而与第八漏极d8电性连接。至少部分第八半导体层sm8位于第八栅极g8与第八源极s8以及第八漏极d8之间。

在一实施例中，第四像素单元pu4还包括第四分享元件st4。第四分享元件st4包括栅极sg4、半导体层ssm4、源极ss4以及漏极sd4。第四分享元件st4的栅极sg4电性连接至第二扫描线sl2。至少部分半导体层ssm4位于栅极sg4与源极ss4以及漏极sd4之间。第四分享元件st4的源极ss4通过第八接触窗th8电性连接至第八像素电极pe8，且第四分享元件st4的漏极sd4通过第四导通结构cs4电性连接至第一信号线cl1。第四导通结构cs4电性连接第一信号线cl1、第四分享元件st4的漏极sd4以及第七共用电极ce7。

在一实施例中，第五共用电极ce5与第七共用电极ce7电性连接，且第六共用电极ce6与第八共用电极ce8电性连接。在一实施例中，第三像素单元pu3相邻于第四像素单元pu4，第五共用电极ce5与第七共用电极ce7结构上连接，且第六共用电极ce6与第八共用电极ce8结构上连接。

在一实施例中，第五共用电极ce5电性连接至第二共用电极ce2。在一实施例中，第一像素单元pu1与第三像素单元pu3位于相邻列，且第三像素单元pu3的第五共用电极ce5结构上连接至第一像素单元pu1的第二共用电极ce2。在一实施例中，第七共用电极ce7电性连接至第四共用电极ce4。在一实施例中，第二像素单元pu2与第四像素单元pu4位于相邻列，且第四像素单元pu4的第七共用电极ce7结构上连接至第二像素单元pu2的第四共用电极ce4。

基于上述，本实施例的像素阵列20中，第三像素单元pu3具有第三导通结构cs3，且第四像素单元pu4具有第四导通结构cs4，通过第三导通结构cs3、第四导通结构cs4以及第一信号线cl1就能使第三像素单元pu3的第六共用电极ce6电性连接至第四像素单元pu4的第七共用电极ce7，利用不同像素单元中的导通结构使位于扫描线不同侧的共用电极能电性连接，共同组成网状结构，减少了导通共用电极所需要的导通结构的数量。在一实施例中，第三分享元件st3通过第三导通结构cs3而与第六共用电极ce6以及第一信号线cl1电性连接，且第四分享元件st4通过第四导通结构cs4而与第七共用电极ce7以及第一信号线cl1电性连接，因此能改善像素阵列20开口率不足的问题。

图3是依照本发明的一实施例的一种像素阵列30的上视示意图。在此必须说明的是，图3的实施例沿用图1的实施例的元件标号与部分内容，其中采用相同或近似的标号来表示相同或近似的元件，并且省略了相同技术内容的说明。关于省略部分的说明可参考前述实施例，下述实施例不再重复赘述。

图3的像素阵列30与图1的像素阵列10的差异在于：像素阵列30还包括第二扫描线sl2、第三数据线dl3、第二信号线cl2、第三信号线cl3、第三像素单元pu3以及第四像素单元pu4。

第二扫描线sl2与第一数据线dl1以及第二数据线dl2交错设置。第三数据线dl3与第一扫描线sl1交错设置。第一数据线dl1位于第二数据线dl2以及第三数据线dl3之间。第二信号线cl2位于第二数据线dl2上。第三信号线cl3位于第三数据线dl3上。

第三像素单元pu3位于第一数据线dl1与第三数据线dl3之间。第三像素单元pu3包括第五开关元件tft5、第六开关元件tft6、第五共用电极ce5、第六共用电极ce6、第五像素电极pe5以及第六像素电极pe6。

第五共用电极ce5、第六共用电极ce6分别位于第二扫描线sl2的第一侧w3与第二侧w4。第五像素电极pe5以及第六像素电极pe6分别重叠于部分的第五共用电极ce5与部分的第六共用电极ce6。第五共用电极ce5通过第三导通结构cs3而电性连接至第三信号线cl3。

第五开关元件tft5包括第五漏极d5、第五源极s5、第五栅极g5与第五半导体层sm5。第五开关元件tft5的第五栅极g5与第二扫描线sl2电性连接，第五源极s5与第一数据线dl1电性连接，第五像素电极pe5通过第五接触窗th5而与第五漏极d5电性连接。至少部分第五半导体层sm5位于第五栅极g5与第五源极s5以及第五漏极d5之间。

第六开关元件tft6包括第六漏极d6与第六源极s6、第六栅极g2与第六半导体层sm6。第六开关元件tft6的第六栅极g6与第二扫描线sl2电性连接。在一实施例中，第六开关元件tft6的第六源极s6可以与第五源极s5电性连接；更详而言之，第六开关元件tft6的第六源极s6通过第五开关元件tft5而电性连接至第一数据线dl1。第六像素电极pe6通过第六接触窗th6而与第六漏极d6电性连接。至少部分第六半导体层sm6位于第六栅极g6与第六源极s6以及第六漏极d6之间。

在本实施例中，第五开关元件tft5的第五漏极d5朝第五像素电极pe5的方向延伸且第六开关元件tft6的第六漏极d6朝第六像素电极pe6的方向延伸。

在一实施例中，第三像素单元pu3还包括第三分享元件st3。第三分享元件st3包括栅极sg3、半导体层ssm3、源极ss3以及漏极sd3。第三分享元件st3的栅极sg3电性连接至第二扫描线sl2。至少部分半导体层ssm3位于栅极sg3与源极ss3以及漏极sd3之间。第三分享元件st3的源极ss3通过第六接触窗th6电性连接至第六像素电极pe6，且第三导通结构cs3电性连接第三信号线cl3、第三分享元件st3的漏极sd3和第五共用电极ce5。

第四像素单元pu4位于第一数据线dl1与第二数据线dl2之间。第四像素单元pu4包括第七开关元件tft7、第八开关元件tft8、第七共用电极ce7、第八共用电极ce8、第七像素电极pe7以及第八像素电极pe8。第七共用电极ce7与第八共用电极ce8分别位于第二扫描线sl2的第一侧与第二侧。第五共用电极ce5与第七共用电极ce7电性连接，第六共用电极ce6与第八共用电极ce8电性连接。第七像素电极pe7以及第八像素电极pe8分别重叠于部分的第七共用电极ce7与部分的第八共用电极ce8。第八共用电极ce8通过第四导通结构cs4而电性连接至第二信号线cl2。

第七开关元件tft7包括第七漏极d7、第七源极s7、第七栅极g7与第七半导体层sm7。第七开关元件tft7的第七栅极g7与第二扫描线sl2电性连接，第七源极s7与第二数据线dl2电性连接，第七像素电极pe7通过第七接触窗th7而与第七漏极d7电性连接。至少部分第七半导体层sm7位于第七栅极g7与第七源极s7以及第七漏极d7之间。

第八开关元件tft8包括第八漏极d8与第八源极s8、第八栅极g8与第八半导体层sm8。第八开关元件tft8的第八栅极g8与第二扫描线sl2电性连接。在一实施例中，第八开关元件tft8的第八源极s8可以与第七源极s7电性连接；更详而言之，第八开关元件tft8的第八源极s8通过第七开关元件tft7而电性连接至第二数据线dl2。第八像素电极pe8通过第八接触窗th8而与第八漏极d8电性连接。至少部分第八半导体层sm8位于第八栅极g8与第八源极s8以及第八漏极d8之间。

在本实施例中，第七开关元件的第七漏极d7与第八开关元件tft8的第八漏极d8皆朝第七像素电极pe7的方向延伸。

在一实施例中，第四像素单元pu4还包括第四分享元件st4。第四分享元件st4包括栅极sg4、半导体层ssm4、源极ss4以及漏极sd4。第四分享元件st4的栅极sg4电性连接至第二扫描线sl2。至少部分半导体层ssm4位于栅极sg4与源极ss4以及漏极sd4之间。第四分享元件st4的源极ss4通过第八接触窗th8电性连接至第八像素电极pe8，且第四导通结构cs4电性连接第二信号线cl2、第四分享元件st4的漏极sd4和第八共用电极ce8。

在本实施例中，第一导通结构cs1相似于第四导通结构cs4，且第二导通结构cs2相似于第三导通结构cs3，通过第一导通结构cs1/第四导通结构cs4与第二导通结构cs2/第三导通结构cs3在行的方向(数据线的延伸方向)以及列的方向(扫描线的延伸方向)交替排列，使相似的导通结构不会聚集在一起，平均分散了导通结构所造成的阻抗差值。

图4是依照本发明的一实施例的一种像素阵列40的上视示意图。在此必须说明的是，图4的实施例沿用图1的实施例的元件标号与部分内容，其中采用相同或近似的标号来表示相同或近似的元件，并且省略了相同技术内容的说明。关于省略部分的说明可参考前述实施例，下述实施例不再重复赘述。

图4的像素阵列40与图1的像素阵列10的差异在于：像素阵列40还包括第三数据线dl3、第三信号线cl3以及第三像素单元pu3。

第三数据线dl3与第一扫描线sl1交错设置，其中第一数据线dl1位于第二数据线dl2以及第三数据线dl3之间。第三信号线cl3位于第三数据线dl3上。

第三像素单元pu3包括第五开关元件tft5、第六开关元件tft6、第五共用电极ce5、第六共用电极ce6、第五像素电极pe5以及第六像素电极pe6。

第五共用电极ce5与第六共用电极ce6分别位于第一扫描线sl1的第一侧w1与第二侧w2。第六共用电极ce6通过第三导通结构cs3而电性连接至第三信号线cl3。第五像素电极pe5以及第六像素电极pe6分别重叠于部分的第五共用电极ce5与部分的第六共用电极ce6。

第五开关元件tft5包括第五漏极d5、第五源极s5、第五栅极g5与第五半导体层sm5。第五开关元件tft5的第五栅极g5与第一扫描线sl1电性连接，第五源极s5与第三数据线dl3电性连接，第五像素电极pe5通过第五接触窗th5而与第五漏极d5电性连接。至少部分第五半导体层sm5位于第五栅极g5与第五源极s5以及第五漏极d5之间。

第六开关元件tft6包括第六漏极d6与第六源极s6、第六栅极g2与第六半导体层sm6。第六开关元件tft6的第六栅极g6与第一扫描线sl1电性连接。在一实施例中，第六开关元件tft6的第六源极s6可以与第五源极s5电性连接；更详而言之，第六开关元件tft6的第六源极s6通过第五开关元件tft5而电性连接至第三数据线dl3。第六像素电极pe6通过第六接触窗th6而与第六漏极d6电性连接。至少部分第六半导体层sm6位于第六栅极g6与第六源极s6以及第六漏极d6之间。

在一实施例中，第五开关元件tft5的第五漏极d5与第六开关元件tft6的第六漏极d6皆朝第五像素电极pe5的方向延伸。

在一实施例中，第一共用电极ce1、第三共用电极ce3与第五共用电极ce5电性连接，并且第二共用电极ce2、第四共用电极ce4与第六共用电极ce6电性连接。在一实施例中，第三共用电极ce3、第一共用电极ce1与第五共用电极ce5在结构上按序连接，并且第四共用电极ce4、第二共用电极ce2与第六共用电极ce6在结构上按序连接。

在一实施例中，第三像素单元pu3还包括第三分享元件st3。第三分享元件st3包括栅极sg3、半导体层ssm3、源极ss3以及漏极sd3。第三分享元件st3的栅极sg3电性连接至第一扫描线sl1。至少部分半导体层ssm3位于栅极sg3与源极ss3以及漏极sd3之间。其中第三分享元件st3的源极ss3通过第六接触窗th6电性连接至第六像素电极pe6，且第三导通结构cs3电性连接第三信号线cl3、第三分享元件st3的漏极sd3和第六共用电极ce6。

基于上述，本实施例的像素阵列40中，第一像素单元pu1具有第一导通结构cs1，第二像素单元pu2具有第二导通结构cs2，且第三像素单元pu3具有第三导通结构cs3。通过第一导通结构cs1、第二导通结构cs2以及第一信号线cl1就能使第一像素单元pu1的第二共用电极ce2电性连接至第二像素单元pu2的第三共用电极ce3，利用不同像素单元中的导通结构使位于扫描线不同侧的共用电极能电性连接，共同组成网状结构，减少了导通共用电极所需要的导通结构的数量。在一实施例中，第一分享元件st1通过第一导通结构cs1而与第二共用电极ce2以及第一信号线cl1电性连接，第二分享元件st2通过第二导通结构cs2而与第三共用电极ce3以及第一信号线cl1电性连接，且第三分享元件st3通过第三导通结构cs3而与第六共用电极ce6以及第三信号线cl3电性连接，因此能改善像素阵列40开口率不足的问题。

图5是依照本发明的一实施例的一种像素阵列50的上视示意图。在此必须说明的是，图5的实施例沿用图1的实施例的元件标号与部分内容，其中采用相同或近似的标号来表示相同或近似的元件，并且省略了相同技术内容的说明。关于省略部分的说明可参考前述实施例，下述实施例不再重复赘述。

图5的像素阵列50与图1的像素阵列10的差异在于：像素阵列50还包括第三数据线dl3、第四数据线dl4、第三信号线cl3、第四信号线cl4以及第三像素单元pu3。

第三数据线dl3以及第四数据线dl4与第一扫描线sl1交错设置。第一数据线dl1位于第二数据线dl2以及第三数据线dl3之间，且第三数据线dl3位于第一数据线dl1以及第四数据线dl4之间。第三信号线cl3位于第三数据线dl3上。第四信号线cl4位于第四数据线dl4上。

第三像素单元pu3包括第五开关元件tft5、第六开关元件tft6、第五共用电极ce5、第六共用电极ce6第五像素电极pe5以及第六像素电极pe6。

第五共用电极ce5与第六共用电极ce6分别位于第一扫描线sl1的第一侧w1与第二侧w2，其中第五共用电极ce5通过第三导通结构cs3而电性连接至第四信号线cl4。第五像素电极pe5以及第六像素电极pe6分别重叠于部分的第五共用电极ce5与部分的第六共用电极ce6。

第五开关元件tft5包括第五漏极d5、第五源极s5、第五栅极g5与第五半导体层sm5。第五开关元件tft5的第五栅极g5与第一扫描线sl1电性连接，第五源极s5与第三数据线dl3电性连接，第五像素电极pe5通过第五接触窗th5而与第五漏极d5电性连接。至少部分第五半导体层sm5位于第五栅极g5与第五源极s5以及第五漏极d5之间。

第六开关元件tft6包括第六漏极d6与第六源极s6、第六栅极g2与第六半导体层sm6。第六开关元件tft6的第六栅极g6与第一扫描线sl1电性连接。在一实施例中，第六开关元件tft6的第六源极s6可以与第五源极s5电性连接；更详而言之，第六开关元件tft6的第六源极s6通过第五开关元件tft5而电性连接至第三数据线dl3。第六像素电极pe6通过第六接触窗th6而与第六漏极d6电性连接。至少部分第六半导体层sm6位于第六栅极g6与第六源极s6以及第六漏极d6之间。

在本实施例中，第五开关元件tft5的第五漏极d5朝第五像素电极pe5的方向延伸，且第六开关元件tft6的第六漏极d6朝第六像素电极pe6的方向延伸。

在一实施例中，第一共用电极ce1、该第三共用电极ce3与第五共用电极ce5电性连接，并且第二共用电极ce2、第四共用电极ce4与第六共用电极ce6电性连接。在一实施例中，第三共用电极ce3、第一共用电极ce1与第五共用电极ce5在结构上按序连接，并且第四共用电极ce4、第二共用电极ce2与第六共用电极ce6在结构上按序连接。

在一实施例中，第三像素单元pu3还包括第三分享元件st3。第三分享元件st3包括栅极sg3、半导体层ssm3、源极ss3以及漏极sd3。第三分享元件st3的栅极sg3电性连接至第一扫描线sl1。至少部分半导体层ssm3位于栅极sg3与源极ss3以及漏极sd3之间。其中第三分享元件st3的源极ss3通过第六接触窗th6电性连接至第六像素电极pe6，且第三导通结构cs3电性连接第四信号线cl4、第三分享元件st3的漏极sd3和第五共用电极ce5。

基于上述，本实施例的像素阵列50中，第一像素单元pu1具有第一导通结构cs1，第二像素单元pu2具有第二导通结构cs2，且第三像素单元pu3具有第三导通结构cs3。通过第一导通结构cs1、第二导通结构cs2以及第一信号线cl1就能使第一像素单元pu1的第二共用电极ce2电性连接至第二像素单元pu2的第三共用电极ce3，利用不同像素单元中的导通结构使位于扫描线不同侧的共用电极能电性连接，共同组成网状结构，减少了导通共用电极所需要的导通结构的数量。在一实施例中，第一分享元件st1通过第一导通结构cs1而与第二共用电极ce2以及第一信号线cl1电性连接，第二分享元件st2通过第二导通结构cs2而与第三共用电极ce3以及第一信号线cl1电性连接，且第三分享元件st3通过第三导通结构cs3而与第五共用电极ce5以及第四信号线cl4电性连接，因此能改善像素阵列50开口率不足的问题。

综上所述，在本发明的像素阵列中，第一像素单元具有第一导通结构，且第二像素单元具有第二导通结构，通过第一导通结构、第二导通结构以及第一信号线就能使第一像素单元的第二共用电极电性连接至第二像素单元的第三共用电极，利用不同像素单元中的导通结构使位于扫描线不同侧的共用电极能电性连接，共同组成网状结构，减少了导通共用电极所需要的导通结构的数量。在一实施例中，第一分享元件通过第一导通结构而与第二共用电极以及第一信号线电性连接，且第二分享元件通过第二导通结构而与第三共用电极以及第一信号线电性连接，因此能改善像素阵列开口率不足的问题。在一实施例中，通过结构不相同的导通结构在行的方向以及列的方向交替排列，使得相似的导通结构不会聚集在一起，平均分散了结构不相同的导通结构所造成的阻抗差值。

虽然本发明已以实施例公开如上，然其并非用以限定本发明，任何所属技术领域中技术人员，在不脱离本发明的构思构思和范围内，当可作些许的变动与润饰，故本发明的保护范围当视后附的权利要求所界定者为准。