显示装置、阵列基板及其制造方法与流程

本发明涉及显示技术领域，特别是涉及一种显示装置、阵列基板及其制造方法。

背景技术：

随着液晶面板技术的不断更新，小尺寸面板，特别是4-7寸的手机面板正逐渐朝着轻薄化，高屏占比、超窄边框乃至无边框化发展，传统结构的ltps(lowtemperaturepoly-silicon，低温多晶硅)面板技术通过压缩goa电路尺寸、ic芯片以及缩小走线间的距离，边框已经接近了0.7mm和0.8mm的水平，然而为了保证goa电路的有效工作、面板的信赖性测试和各种信号线之间相互隔断，边框，特别是侧向边框的压缩已经接近了极限。无法有效实现面板设计的超窄边框化。

技术实现要素：

本发明主要解决的技术问题是提供一种显示装置、阵列基板及其制造方法，能够实现显示装置的超窄边框设计。

为解决上述技术问题，本发明采用的一个技术方案是：提供一种阵列基板，阵列基板包括显示区和非显示区，其中显示区设置有多条扫描线、与多条扫描线相交的多条数据线以及由相交的扫描线和数据线围设而成的多个像素单元，非显示区设置有用于向扫描线提供驱动信号的驱动电路，其中，驱动电路设置在数据线的延伸方向上，由此可以减少扫描线的延伸方向上的非显示区的面积，以达到窄边框化。

为解决上述技术问题，本发明采用的另一个技术方案是：提供一种阵列基板的制造方法，其中，阵列基板包括显示区和非显示区，制造方法包括：

在所述显示区中设置多条扫描线、与多条所述扫描线相交的多条数据线以及由相交的所述扫描线和所述数据线围设而成的多个像素单元；

在所述非显示区设置用于向所述扫描线提供驱动信号的驱动电路，其中，所述驱动电路设置在所述数据线的延伸方向上。

为解决上述技术问题，本发明采用的又一个技术方案是：提供一种显示装置，显示装置包括前文所述的阵列基板。

通过上述方案，本发明的有益效果是：本发明提供一种显示装置、阵列基板及其制造方法，阵列基板包括显示区和非显示区，其中显示区设置有多条扫描线、与多条扫描线相交的多条数据线以及由相交的扫描线和数据线围设而成的多个像素单元，非显示区设置有用于向扫描线提供驱动信号的驱动电路，其中，驱动电路设置在数据线的延伸方向上，由此可以减少扫描线的延伸方向上的非显示区的面积，以达到窄边框化。因此，本发明能够实现显示装置的超窄边框设计。

附图说明

图1是本发明实施例提供的一种阵列基板的结构示意图；

图2是本发明实施例提供的一种阵列基板的局部结构意图；

图3是本发明实施例提供的一种阵列基板的剖面结构示意图；

图4是本发明实施例提供的一种阵列基板的制造方法的流程示意图；

图5是本发明实施例提供的一种显示装置的结构示意图。

具体实施方式

下面通过附图与实施例对本发明进行详细描述。

请参阅图1和图3，图1是本发明实施例提供的一种阵列基板的结构示意图，图2是本发明实施例提供的一种阵列基板的局部结构意图，图3是本发明实施例提供的一种阵列基板的剖面结构示意图。阵列基板10包括显示区101和非显示区102。其中显示区101设置有多条扫描线11、与多条扫描线11相交的多条数据线12以及由相交的扫描线11和数据线12围设而成的多个像素单元13。非显示区102设置有用于向扫描线11提供驱动信号的驱动电路14以及用于向数据线12提供数据电压信号的驱动电路15。本实施例中，驱动电路14和15相对设置，并位于数据线12的延伸方向的两端。扫描线11的延伸方向上的非显示区仅设置goa电路用到的信号线走线，例如clk信号线、vgl信号线、vgh信号线、xclk信号线、reset信号线、stv信号线以及gnd信号线等，由此可以极限的压缩扫描线11的延伸方向上的非显示区的面积，以达到窄边框化。由本实施例的阵列基板10所组成的显示装置的边框可缩小到0.1mm-0.3mm。这种结构还和平面的电容式in-celltouch触控技术共存，可以有效的实现显示装置设计的超薄化和超窄边框化。

本实施例中，阵列基板10还包括多条第一连接线15和第二连接线16。第一连接线15用于连接驱动电路14和扫描线11。其中，每一第一连接线15与预设条扫描线11电连接。如本实施例中的图1所示为每一连接线15与一条扫描线11电连接。在其他实施例中，还可以根据驱动方式的不同设置为每一连接线15与两条或其他条数的扫描线11电连接。

本实施例中，第一连接线15与扫描线11同层设置，且第一连接线15与数据线12平行设置。更进一步的，数据线12设置在扫描线11和第一连接线15的上方，第一连接线15与数据线12的投影面积重叠。

第二连接线16设置在扫描线11和第一连接线15的上方。除了最远离驱动电路14的扫描线11，其他的扫描线11均在不与自身电连接的第一连接线15与自身相重合的位置断开，并且断开的两端通过第二连接线16进行电连接。

由此可以在制作扫描线11时使用同一道光罩制作第一连接线15，即在不增加光罩制程的条件下保证了扫描线的驱动信号的供给。另一方面，第一连接线15与扫描线11同层设置且与数据线12重叠，无需额外的信号线，由此可以保持高开口率。又一方面，由于第一连接线15和数据线12是平行设置。因此在显示过程中，只有与增加提供驱动信号的第一连接线15与其对应的数据线12之间产生耦合电容的关系，由于第一连接线15都是分时驱动的，因此产生耦合杂讯的信号线数量是有限的，对显示装置的影响较小。

本实施例中，阵列基板10还包括第一绝缘层17、第二绝缘层18、第三绝缘层19和像素电极110。

其中，第一绝缘层17设置在扫描线11和第一连接线15与数据线12之间。第一绝缘层17包括pln绝缘171和ild绝缘层172。

第二连接线16设置在数据线12的上方。第二绝缘层18设置在数据线12和第二连接线16之间，且第二绝缘层18上设置连通孔181，连通孔181穿过第二绝缘层18、第一绝缘层17以露出两端，第二连接线16通过连通孔与两端电连接。

第三绝缘层19，设置在第二连接线16上。像素电极110，设置在第三绝缘层19上。

其中，第一绝缘层17、第二绝缘层18以及第三绝缘层19的材质可以相同，可均为碳化硅绝缘材料。

本发明还提供了一种阵列基板的制造方法，请参阅图4。其中，阵列基板为前文所述的阵列基板10，请一并参阅图1和图3，其中，阵列基板10包括显示区和非显示区，制造方法包括以下步骤：

步骤s1：在显示区中设置多条扫描线11、与多条扫描线11相交的多条数据线12以及由相交的扫描线11和数据线12围设而成的多个像素单元。

本步骤具体为首先提供一玻璃基板。并在玻璃基板上设置多条扫描线11，并且设置多条第一连接线15，第一连接线15用于连接驱动电路14和扫描线11。具体为每一第一连接线15与预设条扫描线11电连接，除了最远离驱动电路14的扫描线11，其他的扫描线11均在不与自身电连接的第一连接线15与自身相重合的位置断开。

在扫描线11和第一连接线15上设置第一绝缘层17。在第一绝缘层17上设置多条数据线12。其中，第一连接线15与数据线12投影面积重叠。

进一步的，在数据线12上设置第二绝缘层18，且第二绝缘层18上设置连通孔181，连通孔181穿过第二绝缘层18、第一绝缘层17以露出两端。

进一步的，在第二绝缘层18上设置第二连接线16，第二连接线16通过连通孔181与断开的两端进行电连接。

进一步的，在第二连接线16上设置第三绝缘层19，在第三绝缘层19上设置像素电极110。

步骤s2：在非显示区设置用于向扫描线11提供驱动信号的驱动电路14，其中，驱动电路14设置在数据线12的延伸方向上。

本发明还提供了一种显示装置50，显示装置50包括阵列基板51、彩膜基板52以及设置在阵列基板51和彩膜基板52之间的液晶层53。其中，阵列基板51为前文所述的阵列基板，在此不再赘述。

以上仅为本发明的实施例，并非因此限制本发明的专利范围，凡是利用本发明说明书及附图内容所作的等效结构或等效流程变换，或直接或间接运用在其他相关的技术领域，均同理包括在本发明的专利保护范围内。