阵列基板及其制造方法、显示装置与流程

本申请涉及显示技术领域，具体涉及一种阵列基板及其制造方法、显示装置。

背景技术：

采用有机膜工艺能有效降低数据线和公共电极间的耦合电容，提升产品开口率，从而降低薄膜晶体管液晶显示器的产品功耗，近年来得到了很广泛的应用。然而，有机膜在使用过程中可能会发生分解，污染其相邻的膜层结构，为了解决该问题，一般在有机膜的下方设置有缓冲层，但是由于设备异常或工艺失误造成缓冲层未形成时，会造成产品的品质风险，因此，需要及时检测出缓冲层缺失的不良。

技术实现要素：

鉴于现有技术中的上述缺陷或不足，期望提供一种能检测出有机膜下的缓冲层缺失导致的产品不良，以避免产品品质风险的阵列基板及其制造方法、显示装置。

第一方面，本发明提供一种阵列基板制造方法，包括：在基板上设置若干检测像素单元。

该检测像素单元的制造方法包括：

形成至少两条数据线，在数据线上形成缓冲层；

在该缓冲层上形成设有过孔的有机膜；该过孔与两条相邻的数据线在基板上的正投影部分重叠；

在该有机膜上形成第一导电层。

其中，该缓冲层形成失败时，该第一导电层通过该过孔短接该相邻的数据线。

第二方面，本发明提供一种阵列基板，该阵列基板设置有若干检测像素单元。该检测像素单元包括：

至少两条数据线；

缓冲层，位于数据线上；

有机膜，设有过孔，位于该缓冲层上，该过孔与两条相邻的数据线在基板上的正投影部分重叠；

第一导电层，位于该有机膜上；

其中，该缓冲层缺失时，该第一导电层通过该过孔短接该相邻的数据线。

第三方面，本发明还提供一种显示装置，该显示装置包括上述阵列基板。

本发明诸多实施例提供的阵列基板及其制造方法、显示装置通过在有机膜上设置覆盖到相邻数据线的过孔，使得第一导电层能在缓冲层形成失败时通过该过孔短接相邻的数据线，从而在阵列检测中检测到相邻数据线短路的信号，检测出缓冲层缺失的问题，以避免产品的品质风险隐患；

本发明一些实施例提供的阵列基板及其制造方法、显示装置进一步通过设置包括延伸区域的数据线，使得相邻数据线的延伸区域相向设置以减小有机膜过孔所需覆盖的范围，减小了过孔的面积，从而避免了过孔因需要覆盖较大范围而导致产品性能不稳定的风险；

本发明一些实施例提供的阵列基板及其制造方法、显示装置进一步通过将检测像素单元设置在虚拟像素区域，无需改变正常像素区域的制造工艺，避免影响正常像素区域。

附图说明

通过阅读参照以下附图所作的对非限制性实施例所作的详细描述，本申请的其它特征、目的和优点将会变得更明显：

图1为一种相关技术的包含有机膜的阵列基板的制作工艺流程示意图。

图2为本发明一实施例提供的一种阵列基板制造方法中检测像素单元制造方法的流程图。

图3为正常像素在缓冲层形成失败时的结构示意图。

图4为检测像素单元在缓冲层形成失败时的结构示意图。

图5为图2所示检测像素单元制造方法的一种优选实施方式的流程图。

图6为本发明一优选实施例中检测像素单元在完成源漏极掩膜工艺后的顶面示意图。

图7为图6所示顶面示意图的b-b’截面示意图。

图8为本发明一优选实施例中检测像素单元在完成有机膜掩膜工艺后的顶面示意图。

图9为图8所示顶面示意图的b-b’截面示意图。

图10为本发明一实施例提供的一种阵列基板的结构示意图。

图11为图10所示阵列基板中检测像素单元在缓冲层形成成功时的结构示意图。

具体实施方式

下面结合附图和实施例对本申请作进一步的详细说明。可以理解的是，此处所描述的具体实施例仅仅用于解释相关发明，而非对该发明的限定。另外还需要说明的是，为了便于描述，附图中仅示出了与发明相关的部分。

需要说明的是，在不冲突的情况下，本申请中的实施例及实施例中的特征可以相互组合。下面将参考附图并结合实施例来详细说明本申请。

图1为一种相关技术中的包含有机膜的阵列基板的制作工艺流程示意图。如图1所示，该制作工艺流程包括6次掩膜工艺，依次包括以下工艺流程：栅极(gate)、源漏极(sdt)、有机膜(org)、第一导电层(1^stito)、钝化层(pvx2)和第二导电层(2^stito)。其中，在涂覆有机膜106前，需要先在源漏极104上形成一层缓冲层105，该缓冲层105用于防止长期使用过程中有机膜106在背光和电流的作用下发生分解后，其中的c、o、s、h等元素污染有源层103，进而造成显示器件性能衰退和画面品质下降的问题。

在图1所示的有机膜工艺流程中，当由于设备异常或工艺失误造成缓冲层105未形成时，现有的阵列段的检测方法无法识别出此种不良，现有的电学类和光学类的检测方法均无法识别，只有在后续信赖性评价或客户端长期使用才能反馈因该原因所造成的产品不良，从而导致该类工艺制造的产品存在很大的品质风险。

图2为本发明一实施例提供的一种阵列基板制造方法中检测像素单元制造方法的流程图。如图2所示，在本实施例中，本发明提供的阵列基板制造方法包括：在基板上设置若干检测像素单元，该检测像素单元的制造方法包括：

s23：形成至少两条数据线，在数据线上形成缓冲层；

s24：在该缓冲层上形成设有过孔的有机膜；该过孔与两条相邻的数据线在基板上的正投影部分重叠；

s25：在该有机膜上形成第一导电层。

其中，该缓冲层形成失败时，该第一导电层通过该过孔短接该相邻的数据线。

具体地，在本实施例中，导电层具体采用氧化铟锡(ito)，在更多实施例中可根据实际需求为导电层配置不同的材料；

本实施例中，正常像素的制作方法采用图1所示的有机膜工艺，上述检测像素单元的制造方法中步骤s23与正常像素的缓冲层形成工艺相同，可采用沉积、涂敷、溅射等任一种方式，此处不再赘述；

步骤s24与正常像素的制作方法的区别在于在有机膜上设置了覆盖到相邻的数据线的过孔，从而使得步骤s25形成的第一导电层在步骤s23缓冲层形成成功时，通过该过孔覆盖到相邻的数据线上所形成的缓冲层；以及，在步骤s23缓冲层形成失败时，通过该过孔直接覆盖到相邻的数据线上，形成该相邻的数据线之间的短接。

因此，当步骤s23中缓冲层形成失败导致缺失缓冲层时，即可在阵列检测中检测到相邻数据线短路的直接数字合成(directdigitalsynthesis，简称dds)信号，从而检测出缓冲层缺失的问题。

图3为正常像素在缓冲层形成失败时的结构示意图。图4为检测像素单元在缓冲层形成失败时的结构示意图。

如图3和图4所示，正常像素在缓冲层形成失败时，第一导电层307与数据线304之间隔有有机膜306，因此相邻的数据线之间未形成短路；

而检测像素单元在缓冲层形成失败时，第一导电层407通过有机膜406的过孔直接与数据线404相接，从而形成了相邻的数据线之间的短路，在阵列检测时可以检测到缓冲层缺失导致的产品不良。

在本实施例中，检测像素单元设置在虚拟(dummy)像素区域。具体地，虚拟像素区域是在基板上的正常像素区域四周额外设置的像素，通常称为dummy像素。在更多实施例中，还可根据实际需求将检测像素单元设置在阵列基板的正常像素区域等不同位置，以及为正常像素配置其它不同的有机膜工艺，可实现相同的技术效果。

上述实施例通过在有机膜上设置覆盖到相邻数据线的过孔，使得第一导电层能在缓冲层形成失败时通过该过孔短接相邻的数据线，从而在阵列检测中检测到相邻数据线短路的信号，检测出缓冲层缺失的问题，以避免产品的品质风险隐患。

图5为图2所示检测像素单元制造方法的一种优选实施方式的流程图。

如图5所示，在一优选实施例中，本发明所提供的阵列基板制造方法中，步骤s23包括：

s231：形成至少两条数据线；

s232：在两条相邻的数据线中分别形成相向的延伸区域；过孔与延伸区域在基板上的正投影部分重叠；

s233：在数据线上形成缓冲层。

图6为本发明一优选实施例中检测像素单元在完成源漏极掩膜工艺后的顶面示意图。图7为图6所示顶面示意图的b-b’截面示意图。图8为本发明一优选实施例中检测像素单元在完成有机膜掩膜工艺后的顶面示意图。图9为图8所示顶面示意图的b-b’截面示意图。

如图6-9所示，在图5所提供的方法中，由于步骤s232为相邻的数据线设置了相向的延伸区域，步骤s24设置的过孔无需覆盖到相邻数据线本身，而只需覆盖到相邻数据线相向设置的延伸区域即可，从而减小了过孔所需覆盖的面积。

如图8所示，在该优选实施例中，延伸区域8041为矩形，过孔8061为圆形。此外，同样如图8所示，有机膜806上除了设置有上述过孔8061外，同时还设有第二过孔8062，用于供连接电极通过第二过孔8062连接漏极和像素电极。在更多实施例中，还可根据实际需求将延伸区域和过孔设置为椭圆形、三角形、不规则形状等不同形状，可实现相同技术效果。

上述实施例进一步通过设置包括延伸区域的数据线，使得相邻数据线的延伸区域相向设置以减小有机膜过孔所需覆盖的范围，减小了过孔的面积，从而避免了过孔因需要覆盖较大范围而导致产品性能不稳定的风险。

在一优选实施例中，步骤s23之前还包括：

在基板上形成栅极层，在所述栅极层上形成栅极绝缘层，以及，在所述栅极绝缘层上形成有源层；

优选地，步骤s23中还包括在有源层上形成数据线时同步形成源漏极，并在数据线、源漏极和有源层上形成上述缓冲层，

进一步优选地，步骤s25之后还包括在第一导电层上形成钝化层(pvx2mask)，以及，在钝化层上形成第二导电层的步骤(2^stitomask)。具体地，这些工艺步骤的实现方法与现有工艺相同，此处不再赘述。

图10为本发明一实施例提供的一种阵列基板的结构示意图。图10所示的阵列基板可通过上述任一实施例所提供的阵列基板制造方法制造获得。

图11为图10所示阵列基板中检测像素单元在缓冲层形成成功时的结构示意图。

如图10和图11所示，在本实施例中，本发明提供一种阵列基板，该阵列基板设置有若干检测像素单元。该检测像素单元包括：

缓冲层1105，位于数据线1104上；

有机膜1106，设有过孔，位于缓冲层1105上，该过孔覆盖到相邻的数据线；

第一导电层1107，位于有机膜1106上。

其中，缓冲层1105缺失时，第一导电层1107通过有机膜1106的过孔短接该相邻的数据线。

具体地，图11所示的检测像素单元结构为缓冲层形成成功时的检测像素单元结构，缓冲层形成失败时的检测像素单元结构可参考图4。

缓冲层形成失败时的不良检测原理可参考上述图2所述的方法，此处不再赘述。

在一优选实施例中，该数据线包括延伸区域，所述相邻的数据线的延伸区域相向设置，以供所述过孔覆盖。该优选实施例提供的阵列基板可通过图5所示的方法制造获得，具体结构可参考图6-图9，此处不再赘述。

在一优选实施例中，该检测像素单元还包括：

栅极层1101，位于基板上；

栅极绝缘层1102，位于栅极层1101上；

有源层1103，位于栅极绝缘层1102。

数据线1104位于有源层1103上。

优选地，检测像素单元还包括位于有源层1103上的源漏极1109，缓冲层1105位于数据线1104、源漏极1109和有源层1103上。

进一步优选地，该检测像素单元还包括：

钝化层(图中未示出)，位于第一导电层1107上；

第二导电层(图中未示出)，位于该钝化层上。

该钝化层和第二导电层的结构可参考图1所示工艺中的钝化层108和第二导电层109，此处不再赘述。

在一优选实施例中，该检测像素单元设置在虚拟(dummy)像素区域。在更多实施例中，还可根据实际需求设置在阵列基板的不同区域。

上述实施例进一步通过将检测像素单元设置在虚拟(dummy)像素区域，无需改变正常像素区域的制造工艺，避免影响正常像素区域。

本发明还提供了一种显示装置，包括上述任一实施例所述的阵列基板。该显示装置可以为：液晶面板、电子纸、oled面板、手机、平板电脑、电视机、显示器、笔记本电脑、数码相框、导航仪等任何具有显示功能的产品或部件。

附图中的流程图和框图，图示了按照本发明各种实施例的系统、方法和计算机程序产品的可能实现的体系架构、功能和操作。在这点上，流程图或框图中的每个方框可以代表一个模块、程序段、或代码的一部分，该模块、程序段、或代码的一部分包含一个或多个用于实现规定的逻辑功能的可执行指令。也应当注意，在有些作为替换的实现中，方框中所标注的功能也可以以不同于附图中所标注的顺序发生。例如，两个接连地表示的方框实际上可以基本并行地执行，它们有时也可以按相反的顺序执行，这根据所涉及的功能而定。也要注意的是，框图和/或流程图中的每个方框、以及框图和/或流程图中的方框的组合，可以通过执行规定的功能或操作的专用的基于硬件的系统来实现，或者可以通过专用硬件与计算机指令的组合来实现。

描述于本申请实施例中所涉及到的单元或模块可以通过软件的方式实现，也可以通过硬件的方式来实现。所描述的单元或模块也可以设置在处理器中，例如，各所述单元可以是设置在计算机或移动智能设备中的软件程序，也可以是单独配置的硬件装置。其中，这些单元或模块的名称在某种情况下并不构成对该单元或模块本身的限定。

以上描述仅为本申请的较佳实施例以及对所运用技术原理的说明。本领域技术人员应当理解，本申请中所涉及的发明范围，并不限于上述技术特征的特定组合而成的技术方案，同时也应涵盖在不脱离本申请构思的情况下，由上述技术特征或其等同特征进行任意组合而形成的其它技术方案。例如上述特征与本申请中公开的(但不限于)具有类似功能的技术特征进行互相替换而形成的技术方案。