显示基板、显示装置的制作方法

本发明涉及显示技术领域，尤其涉及一种显示基板、显示装置。

背景技术：

随着显示技术的不断发展，显示产品越来越向着窄边框化发展。为了适应窄边框化的发展需求，显示面板中的扇出区的宽度变窄，扇出区布局的扇出线采用栅金属层和源漏金属层交替布局扇出线的方式。在数据线采用源漏金属层制作的情况下，采用栅金属层制作的扇出线在与对应的数据线耦接时，需要采用转接孔和导电跨接部，即导电跨接部通过转接孔分别与对应的扇出线和数据线耦接。

上述结构虽然有利于显示面板的窄边框发展，但是大电流从显示面板的驱动芯片处进入扇出线后，首先经过扇出区的转接孔，这样瞬态的大电流极易击伤转接孔，导致显示面板出现竖暗线不良。

技术实现要素：

本发明的目的在于提供一种显示基板、显示装置，用于解决由驱动芯片处进入扇出线的瞬态大电流容易击伤扇出线与信号线之间的转接孔，导致显示面板出现竖暗线不良的问题。

为了实现上述目的，本发明提供如下技术方案：

本发明的第一方面提供一种显示基板，包括：显示区域和包围所述显示区域的周边区域，所述周边区域包括扇出区；所述显示基板还包括：

多条第一信号线，所述第一信号线从所述显示区域延伸至所述周边区域；

多条扇出线，所述扇出线位于所述扇出区；所述扇出线与对应的所述第一信号线耦接；所述多条扇出线包括多条目标扇出线，所述目标扇出线与其耦接的第一信号线异层设置；

多个第一静电防护电路，所述第一静电防护电路位于所述扇出区，所述第一静电防护电路与对应的所述扇出线耦接，用于释放所述扇出线上的静电。

可选的，所述显示基板还包括：

多个导电连接部，所述导电连接部分别与对应的所述目标扇出线和对应的所述第一信号线耦接；所述第一静电防护电路在所述显示基板的基底上的正投影位于所述导电连接部在所述基底上的正投影远离所述显示区域的一侧。

可选的，所述显示基板还包括公共信号线；所述第一静电防护电路包括：

第一晶体管，所述第一晶体管的栅极与所述公共信号线耦接，所述第一晶体管的第一极与对应的所述扇出线耦接，所述第一晶体管的第二极与所述公共信号线耦接；

第二晶体管，所述第二晶体管的栅极与对应的所述扇出线耦接，所述第二晶体管的第一极与对应的所述扇出线耦接，所述第二晶体管的第二极与所述公共信号线耦接。

可选的，所述显示基板还包括：

绑定区，所述扇出区位于所述显示区域和所述绑定区之间；

多个第二静电防护电路，所述第二静电防护电路与对应的所述扇出线耦接，所述第二静电防护电路位于所述第一静电防护电路与所述绑定区之间，用于释放所述扇出线上的静电。

可选的，所述第二静电防护电路包括：至少一个第三晶体管，所述至少一个第三晶体管沿该第二静电防护电路对应的扇出线的延伸方向排列，所述第三晶体管的栅极，第一极和第二极均与对应的所述扇出线耦接。

可选的，所述第二静电防护电路包括：多个第三晶体管，沿所述扇出区指向所述绑定区的方向，所述多个第三晶体管的沟道宽长比逐渐变小。

可选的，所述显示基板还包括：多个子像素，所述多个子像素位于所述显示区域，所述子像素包括驱动晶体管；所述多个第三晶体管的沟道宽长比小于所述驱动晶体管的沟道宽长比。

可选的，所述显示基板包括栅金属层和源漏金属层，所述目标扇出线与所述栅金属层同层同材料设置，所述多条扇出线中的非目标扇出线与所述源漏金属层同层同材料设置，所述非目标扇出线与对应的第一信号线形成为一体结构。

可选的，所述显示基板还包括：

多个第三静电防护电路，所述第三静电防护电路位于所述显示区域与所述扇出区之间，所述第三静电防护电路与对应的所述第一信号线耦接，用于释放所述第一信号线上的静电。

可选的，所述显示基板还包括：

多个虚拟晶体管组，所述虚拟晶体管组包括至少一个虚拟晶体管，所述至少一个虚拟晶体管沿该虚拟晶体管组对应的第一信号线的延伸方向排列，所述虚拟晶体管的第一极与该第一信号线耦接；所述虚拟晶体管的栅极和所述虚拟晶体管的第二极均悬空；

所述虚拟晶体管组复用为所述第三静电防护电路。

可选的，所述虚拟晶体管组包括多个虚拟晶体管，沿所述显示区域指向所述扇出区的方向，所述多个虚拟晶体管的沟道宽长比逐渐变小。

可选的，所述显示基板还包括：

多个子像素，所述多个子像素位于所述显示区域，所述子像素包括驱动晶体管，所述驱动晶体管的沟道宽长比大于一部分所述虚拟晶体管的沟道宽长比，且小于另一部分所述虚拟晶体管的沟道宽长比。

基于上述显示基板的技术方案，本发明的第二方面提供一种显示装置，包括上述显示基板。

可选的，所述显示装置还包括对向基板和液晶层，所述对向基板与所述显示基板相对设置，所述液晶层位于所述显示基板与所述对向基板之间。

本发明提供的技术方案中，在扇出区设置第一静电防护电路，将所述第一静电防护电路与对应的扇出线耦接，这样大电流的静电从驱动芯片处进入扇出线后，首先经过第一静电防护电路，然后经过所述扇出线与所述第一信号线耦接的位置，然后进入所述第一信号线。因此，本发明提供的技术方案中，大电流的静电在经过所述第一静电防护电路时，该第一静电防护电路能够释放大电流的静电，避免了瞬态大电流击伤所述扇出线与所述第一信号线的耦接点，从而避免了显示基板应用与显示装置时，显示装置出现竖暗线不良。而且该第一静电防护电路释放大电流的静电，还避免了大电流直接击伤显示区域中靠近周边区域的几行驱动晶体管，从而避免了由于驱动晶体管的源漏极短接造成的部分子像素形成亮暗点不良。

附图说明

此处所说明的附图用来提供对本发明的进一步理解，构成本发明的一部分，本发明的示意性实施例及其说明用于解释本发明，并不构成对本发明的不当限定。在附图中：

图1为本发明实施例提供的显示基板的第一静电防护电路示意图；

图2为图1中沿a1a2方向的截面示意图；

图3为本发明实施例提供的显示基板的新型静电防护电路示意图；

图4为图3中沿b1b2方向的截面示意图；

图5为图3中沿c1c2方向的截面示意图；

图6为本发明实施例提供的显示基板的第三静电防护电路示意图；

图7为图6中沿d1d2方向的截面示意图。

具体实施方式

为了进一步说明本发明实施例提供的显示基板、显示装置，下面结合说明书附图进行详细描述。

目前，有机发光二极管(英文：organiclighting-emittingdiodes，简称：oled)显示器件，以及薄膜晶体管液晶显示器件(英文：thin-filmtransistor-liquidcrystaldevice，简称：tft-lcd)，为了提升显示效果和屏占比，均朝着窄边框的方向发展。

由于cog(英文：chiponglass)方式相比cof封装方式成本更低，因而被显示面板广泛采用。采用cog方式的显示面板中，将驱动芯片(sourceic)直接绑定在显示面板中的阵列基板上。驱动芯片提供的数据信号能够经扇出线传输至数据线，数据信号传输过程中，在由扇出线进入数据线后，依次经过esd(英文：electro-staticdischarge)静电环，dummy区，最后进入显示区域。

同时由于显示面板绑定区域所在的边框变窄，进而扇出线的布线会更加密集。为了在有限的布局空间内布局更多的扇出线，考虑采用栅金属层和源漏金属层交替布局扇出线的方式。在数据线采用源漏金属层制作的情况下，采用栅金属层制作的扇出线在与对应的数据线耦接时，需要采用转接孔和导电跨接部，即导电跨接部通过转接孔分别与对应的扇出线和数据线耦接。

另外，由于驱动芯片绑定区需要与驱动芯片连接，同样需要导电跨接部进行搭接，而驱动芯片绑定区位于显示面板的pad区，在显示面板生产过程中，如模组段，偏光片贴合与驱动芯片绑定工序可能会遇到设备或者人为因素导致的esd情况，产生的静电通过绑定区表面的导电跨接部进入扇出线并通向显示区域。而且在阵列基板与彩膜基板对盒之前，如tft-lcdrubbing(配向)工序也会产生大量静电，而绑定区的导电跨接部是最表面的膜层并无隔离静电的膜层保护，因而静电可在显示面板相关支撑工序中被导入显示区域中，从而击伤并烧毁转接孔，导致显示面板出现竖暗线或者击伤显示区域前几个驱动薄膜晶体管造成亮暗点不良。除此以外，在客户端组装整机过程中，也可能出现esd大电流从驱动芯片处进入显示面板内部造成损伤的情况。

在显示面板中设置esd静电环，能够消除esd的影响，但为了防止esd静电环中薄膜晶体管(tft)正常工作时出现较大漏电流(信号线往往通过esd单元与com走线相连)造成信号损耗或串扰，其tft沟道长度l往往比较大，较大的沟道长度设计导致tft阻抗较大，因而对于抗瞬态esd大电流的能力较弱，往往显示面板的转接孔以及显示区域的tft成为了esd大电流首先击穿的薄弱点，三者被击穿难易程度为：显示区域的tft≈扇出区的转接孔<esd静电环。

可见，大电流从驱动芯片处进入扇出线后，首先经过扇出区的转接孔，并且在此之前并没有对转接孔的任何保护，瞬态大电流极易击伤转接孔，导致显示面板出现竖暗线不良。另外，部分大电流经过转接孔进入显示区域，除了esd静电环(作用不够显著)之外，也不存在有效的保护措施，对于无需转接孔扇出线与数据线形成为一体结构的情况，大电流会直接击伤显示区域中靠近周边区域的几行驱动晶体管，造成源漏极短接，使部分子像素形成亮暗点不良。

请参阅图1和图2，本发明实施例提供了一种显示基板，包括：显示区域和包围所述显示区域的周边区域，所述周边区域包括扇出区21；所述显示基板还包括：

多条第一信号线30，所述第一信号线30从所述显示区域10延伸至所述周边区域；

多条扇出线31，所述扇出线31位于所述扇出区21；所述扇出线31与对应的所述第一信号线30耦接；所述多条扇出线31包括多条目标扇出线310，所述目标扇出线310与其耦接的第一信号线30异层设置；

多个第一静电防护电路40，所述第一静电防护电路40位于所述扇出区21，所述第一静电防护电路40与对应的所述扇出线31耦接，用于释放所述扇出线31上的静电。

示例性的，所述显示区域包括矩形显示区域，所述周边区域包围所述显示区域，所述周边区域包括上边框区域，下边框区域，左边框区域和右边框区域。所述下边框区域包括扇出区21和绑定区，所述扇出区21设置有扇出线31，所述绑定区设置有驱动芯片。

示例性的，所述第一信号线30包括数据线或者其他信号线。所述第一信号线30包括位于所述显示区域的部分和位于所述周边区域的部分。

示例性的，所述扇出线31的至少部分位于所述扇出区21。所述多条扇出线31与所述多条第一信号线30一一对应，所述扇出线31分别与对应的第一信号线30和驱动芯片相应的引脚耦接。所述扇出线31能够将驱动芯片提供的信号传输至第一信号线30。

示例性的，所述多条扇出线31包括多条目标扇出线310和多条非目标扇出线311，所述目标扇出线310与所述第一信号线30异层设置，所述非目标扇出线311与所述第一信号线30同层同材料设置。

示例性的，所述多个第一静电防护电路40与所述多条扇出线31一一对应，所述第一静电防护电路40与对应的所述扇出线31耦接，用于释放对应的所述扇出线31上的静电。

根据上述显示基板的具体结构可知，本发明实施例提供的显示基板中，在扇出区21设置第一静电防护电路40，将所述第一静电防护电路40与对应的扇出线31耦接，这样大电流的静电从驱动芯片处进入扇出线31后，首先经过第一静电防护电路40，然后经过所述扇出线31与所述第一信号线30耦接的位置，然后进入所述第一信号线30。因此，本发明实施例提供的显示基板中，大电流的静电在经过所述第一静电防护电路40时，该第一静电防护电路40能够释放大电流的静电，避免了瞬态大电流击伤所述扇出线31与所述第一信号线30的耦接点，从而避免了显示基板应用与显示装置时，显示装置出现竖暗线不良。而且该第一静电防护电路40释放大电流的静电，还避免了大电流直接击伤显示区域10中靠近周边区域的几行驱动晶体管，从而避免了由于驱动晶体管的源漏极短接造成的部分子像素形成亮暗点不良。

请参阅图1和图2，在一些实施例中，所述显示基板还包括：

多个导电连接部50，所述导电连接部50分别与对应的所述目标扇出线310和对应的所述第一信号线30耦接；所述第一静电防护电路40在所述显示基板的基底70上的正投影位于所述导电连接部50在所述基底70上的正投影远离所述显示区域10的一侧。

示例性的，所述显示基板还包括阵列分布的多个子像素，所述子像素包括层叠设置的像素电极和公共电极，所述公共电极位于所述基底70与所述像素电极之间。示例性的，所述公共电极采用第一氧化铟锡层制作，所述像素电极采用第二氧化铟锡层制作。示例性的，所述像素电极上设置有多个狭缝。

示例性的，所述导电连接部50采用第二氧化铟锡层制作。

示例性的，所述多个导电连接部50与所述多条扇出线31中包括的多条目标扇出线310一一对应，且与该多条目标扇出线310对应的多条所述第一信号线30一一对应。所述导电连接部50在所述基底70上的正投影与对应的所述目标扇出线310在所述基底70上的正投影至少部分交叠，所述导电连接部50与对应的目标扇出线310在该交叠处通过至少一个第一转接孔541耦接。所述导电连接部50在所述基底70上的正投影与对应的所述第一信号线30在所述基底70上的正投影至少部分交叠，所述导电连接部50与对应的所述第一信号线30在该交叠处通过至少一个第二转接孔542耦接。

上述设置所述第一静电防护电路40在所述基底70上的正投影位于所述导电连接部50在所述基底70上的正投影远离所述显示区域10的一侧，使得大电流的静电在经过所述第一静电防护电路40时，该第一静电防护电路40能够释放大电流的静电，避免了瞬态大电流击伤所述第一转接孔541和所述第二转接孔542，从而避免了显示基板应用与显示装置时，显示装置出现竖暗线不良。

如图1和图2所示，在一些实施例中，所述显示基板还包括公共信号线51；所述第一静电防护电路40包括：

第一晶体管t1，所述第一晶体管t1的栅极t1-g与所述公共信号线51耦接，所述第一晶体管t1的第一极t1-1与对应的所述扇出线31耦接，所述第一晶体管t1的第二极t1-2与所述公共信号线51耦接；

第二晶体管t2，所述第二晶体管t2的栅极t2-g与对应的所述扇出线31耦接，所述第二晶体管t2的第一极t2-1与对应的所述扇出线31耦接，所述第二晶体管t2的第二极t2-2与所述公共信号线51耦接。

需要说明，图1和图2中还示意了第一晶体管的有源层t1-3和第二晶体管的有源层t2-3。

示例性的，所述公共信号线51与所述公共电极加载相同的公共信号。

示例性的，所述第一晶体管t1的沟道在所述基底70上的正投影，位于所述显示区域10与所述第二晶体管t2的沟道在所述基底70上的正投影之间。

示例性的，当大电流的静电经过所述第一静电防护电路40时，第二晶体管t2先打开，将静电是释放至所述公共信号线51。若所述静电的电流足够大，在经过所述第一晶体管t1释放后，仍然有部分静电传输至第一晶体管t1，这部分静电能够经过第一晶体管t1释放至公共信号线51。

示例性的，所述目标扇出线310对应的所述第一静电防护电路40中，所述第一晶体管t1的第一极t1-1可以通过第一跨接图形551与对应的所述目标扇出线310耦接，所述第一晶体管t1的第二电极可以通过第二跨接图形552与所述公共信号线51耦接；所述第二晶体管t2的第一极t2-1通过第三跨接图形553与对应的所述目标扇出线310耦接，所述第二晶体管t2的第二极t2-2通过所述第二跨接图形552与所述公共信号线51耦接。所述第二晶体管t2的栅极t2-g与对应的所述目标扇出线310形成为一体结构。

示例性的，所述非目标扇出线311对应的所述第一静电防护电路40中，所述第一晶体管t1的第一极t1-1可以与对应的所述非目标扇出线311形成为一体结构，所述第一晶体管t1的第二电极可以通过第四跨接图形554与所述公共信号线51耦接；所述第二晶体管t2的第一极t2-1与对应的所述非目标扇出线311形成为一体结构，所述第二晶体管t2的第二极t2-2通过所述第四跨接图形554与所述公共信号线51耦接。所述第二晶体管t2的栅极t2-g通过第五跨接图形555与所述第二晶体管t2的第一极t2-1耦接。

示例性的，所述公共信号线51包括交替设置的第一公共图形和第二公共图形，相邻的第一公共图形和第二公共图形相耦接。所述第一公共图形与所述目标扇出线310同层同材料设置，所述第一公共图形在所述基底70上的正投影，与所述目标扇出线310在所述基底70上的正投影不交叠。所述第二公共图形采用所述第二氧化铟锡层制作，所述第二公共图形在所述基底70上的正投影与所述目标扇出线310在所述基底70上的正投影部分交叠，所述第二公共图形能够跨越所述目标扇出线310，实现将位于所述目标扇出线310两侧的第一公共图形电连接。

将所述第一静电防护电路40设置为上述结构，实现了所述第一静电防护电路40在保证良好的静电防护效果的同时，还具有简单的结构，有利于降低所述第一静电防护电路40的布局难度。

如图3至图5所示，在一些实施例中，所述显示基板还包括：

绑定区，所述扇出区21位于所述显示区域10和所述绑定区之间；

多个第二静电防护电路41，所述第二静电防护电路41与对应的所述扇出线31耦接，所述第二静电防护电路41位于所述第一静电防护电路40与所述绑定区之间，用于释放所述扇出线31上的静电。

示例性的，所述第二静电防护电路41在所述基底70上的正投影位于所述第一静电防护电路40在所述基底70上的正投影与所述绑定区在所述基底70上的正投影之间。

上述在所述第一静电防护电路40与所述绑定区之间设置所述第二静电防护电路41，使得所述第二静电防护电路41能够与所述第一静电防护电路40组合形成一种新型esd静电环单元，这种esd新型静电环单元既具有释放屏内积累静电的作用又可以抗击瞬态大电流。

如图3至图5所示，在一些实施例中，所述第二静电防护电路41包括：至少一个第三晶体管t3，所述至少一个第三晶体管t3沿该第二静电防护电路41对应的扇出线31的延伸方向排列，所述第三晶体管t3的栅极t3-g，第一极t3-1和第二极t3-2均与对应的所述扇出线31耦接。

需要说明，图3至图5中还示意了第三晶体管t3的有源层t3-3。

示例性的，与所述非目标扇出线311耦接的所述第三晶体管t3中，所述第三晶体管t3的栅极t3-g通过第六跨接图形556与所述第三晶体管t3的第二极t3-2耦接，所述第三晶体管t3的第一极t3-1与所述非目标扇出线311形成为一体结构。

示例性的，与所述目标扇出线310耦接的所述第三晶体管t3中，所述第三晶体管t3的栅极t3-g通过第七跨接图形557与所述第三晶体管t3的第二极t3-2耦接，所述第三晶体管t3的第一极t3-1通过第八跨接图形558与所述目标扇出线310耦接。

当通过所述第三晶体管t3进行静电释放时，第三晶体管t3会被静电击穿。

设置所述第二静电防护电路41包括至少一个第三晶体管t3，实现了所述第二静电防护电路41在保证良好的静电防护效果的同时，还具有简单的结构，使得所述第二静电防护电路41不会占用太多的扇出区21空间，有利于降低所述第二静电防护电路41的布局难度。

如图3至图5所示，在一些实施例中，所述第二静电防护电路41包括：多个第三晶体管t3，沿所述扇出区21指向所述绑定区的方向，所述多个第三晶体管t3的沟道宽长比逐渐变小。

示例性的，所述多个第三晶体管t3中，至少两个第三晶体管t3的沟道宽长比不同。

上述设置所述第二静电防护电路41包括多个第三晶体管t3，使得所述多个第三晶体管t3能够作为由绑定区流入的大电流静电信号首先击穿的牺牲点，从而实现对所述第三晶体管t3朝向显示区域10一侧的其他功能结构的保护。

上述设置所述多个第三晶体管t3的沟道宽长比逐渐变小，使得所述多个第三晶体管t3抗静电击穿难易程度成阶梯式分布，能够更好的对应不同静电等级的大电流，使所述第二静电防护电路41能够应对的静电范围更大。

如图6和图7所示，在一些实施例中，所述显示基板还包括：多个子像素，所述多个子像素位于所述显示区域10，所述子像素包括驱动晶体管dtft；所述多个第三晶体管t3的沟道宽长比小于所述驱动晶体管dtft的沟道宽长比。

示例性的，所述子像素还包括像素电极，所述驱动晶体管dtft的输出电极与所述像素电极耦接，所述驱动晶体管dtft的栅极与相应的扫描线耦接，所述驱动晶体管dtft的输入电极与相应的数据线耦接，所述驱动晶体管dtft在相应的扫描线提供的扫描信号的控制下导通，将相应的数据线提供的数据信号传输至像素电极。

上述设置所述多个第三晶体管t3的沟道宽长比小于所述驱动晶体管dtft的沟道宽长比，使得所述多个第三晶体管t3被击穿的难易程度小于所述驱动晶体管dtft被击穿的难易程度，而电流总是选择阻抗较低的路径移动，因而第三晶体管t3会诱导大电流首先击穿其自身，并且在静电释放的过程中会消耗掉大部分能量，使大电流静电经第三晶体管t3释放后剩余的能量不足以对转接孔54和驱动晶体管dtft造成损伤。

在一些实施例中，所述显示基板包括栅金属层和源漏金属层，所述目标扇出线310与所述栅金属层同层同材料设置，所述多条扇出线31中的非目标扇出线311与所述源漏金属层同层同材料设置，所述非目标扇出线311与对应的第一信号线30形成为一体结构。

将所述目标扇出线310与所述栅金属层同层同材料设置，使得所述目标扇出线310与所述栅金属层能够在同一次构图工艺中形成，有利于简化显示基板的制作工艺流程，降低显示基板的制作成本。

将所述多条扇出线31中的非目标扇出线311与所述源漏金属层同层同材料设置，使得所述多条扇出线31中的非目标扇出线311与所述源漏金属层能够在同一次构图工艺中形成，有利于简化显示基板的制作工艺流程，降低显示基板的制作成本。

将所述非目标扇出线311与对应的第一信号线30形成为一体结构，有利于提升所述非目标扇出线311与所述第一信号线30之间的电连接信赖性。

如图6和图7所示，在一些实施例中，所述显示基板还包括：

多个第三静电防护电路42，所述第三静电防护电路42位于所述显示区域10与所述扇出区21之间，所述第三静电防护电路42与对应的所述第一信号线30耦接，用于释放所述第一信号线30上的静电。

示例性的，所述多个第三静电防护电路42与所述多条第一信号线30一一对应，所述第三静电防护电路42与对应的所述第一信号线30耦接。

设置所述第三静电防护电路42与对应的所述第一信号线30耦接，使得所述第三静电防护电路42能够在大电流的静电进入显示区域10之前，对其进行释放，从而避免了大电流的静电直接击伤显示区域10中靠近周边区域的几行驱动晶体管造成源漏极短接，避免了显示基板中的子像素形成亮暗点不良。

如图6和图7所示，在一些实施例中，所述显示基板还包括：

多个虚拟晶体管组，所述虚拟晶体管组包括至少一个虚拟晶体管dutft，所述至少一个虚拟晶体管dutft沿该虚拟晶体管组对应的第一信号线30的延伸方向排列，所述虚拟晶体管dutft的第一极dutft-1与该第一信号线30耦接；所述虚拟晶体管dutft的栅极dutft-g和所述虚拟晶体管dutft的第二极dutft-2均悬空；所述虚拟晶体管组复用为所述第三静电防护电路42。

需要说明，图6和图7中示意了所述虚拟晶体管dutft的有源层dutft-3。图7中示意了公共电极层52，采用氧化铟锡制作。

示例性的，所述多个虚拟晶体管组设置于所述显示基板的dummy区23，所述dummy区23位于所述扇出区21与所述显示区域10之间。

示例性的，所述虚拟晶体管组包括多个所述虚拟晶体管dutft，多个所述虚拟晶体管dutft沿该虚拟晶体管组对应的第一信号线30的延伸方向排列。示例性的，所述虚拟晶体管组包括四个所述虚拟晶体管dutft。

示例性的，所述虚拟晶体管dutft包括完整的栅极，源极和漏极，能够吸收esd电荷形成源漏极击穿。示例性的，所述虚拟晶体管dutft与所述驱动晶体管结构相同。示例性的，所述虚拟晶体管dutft与所述第三晶体管t3结构相同。示例性的，所述虚拟晶体管组的结构与所述第一静电防护电路40结构相同。

静电由扇出区21进入dummy区23后，经多个虚拟晶体管dutft吸收之后能量会大大衰减，进而对显示区域10中的驱动晶体管形成保护。

在一些实施例中，所述虚拟晶体管组包括多个虚拟晶体管dutft，沿所述显示区域10指向所述扇出区21的方向，所述多个虚拟晶体管dutft的沟道宽长比逐渐变小。

示例性的，所述虚拟晶体管dutft的沟道宽长比包括17μm/2.3μm。

示例性的，所述虚拟晶体管dutft的有源层的面积包括17.35*15.55μm²。

通过设置所述多个虚拟晶体管dutft的沟道宽长比逐渐变小，使得所述多个虚拟晶体管dutft抗静电击穿难易程度成阶梯式分布，能够更好的对应不同静电等级的大电流。

在一些实施例中，所述显示基板还包括：

多个子像素，所述多个子像素位于所述显示区域10，所述子像素包括驱动晶体管，所述驱动晶体管的沟道宽长比大于一部分所述虚拟晶体管dutft的沟道宽长比，且小于另一部分所述虚拟晶体管dutft的沟道宽长比。

由于tft击穿电压与沟道的长度l成正比，与沟道的宽度w无相关性，当dummy区23的虚拟晶体管dutft采用渐变沟道长度的设计时，可以在曝光工艺能力范围内，以驱动晶体管的沟道长度为中心点，采取多个虚拟晶体管dutft的沟道长度分级设置。示例性的，虚拟晶体管dutft的沟道长度范围可在1μm～4μm范围内分布。考虑虚拟晶体管dutft存在是作为诱导esd释放的点，可以设置所述多个虚拟晶体管dutft的沟道长度依次为1μm，1μm，3μm，4μm的阶梯分布设计，以分别对应不同等级的静电大小。示例性的，所述驱动晶体管的沟道长度包括2.3μm。示例性的，所述第一静电防护电路40中晶体管的沟道长度包括12μm。

上述实施例提供的显示基板中，在窄边框扇出区21交替布线设计的基础上，通过在扇出区21转接孔54以及显示区域10驱动晶体管前端增加不同击穿薄弱程度的晶体管作为击穿牺牲点，并在扇出区21设置第一静电防护电路40，有效的增强了扇出区21以及显示区域10的防静态大电流的能力，降低竖线以及亮暗点发生率，提高了产品品质以及增加工艺制程的margin。

需要说明，所有虚拟晶体管dutft和新型静电环设计其膜层制备工艺流程一致，且与现有产品制备工序相同，因而本发明不需要额外增加mask工序，在现有工序基础上改变设计即可增强扇出区21以及显示区域10防静态大电流的能力，并不会额外增加生产成本。

值得注意，制备工艺流程依次包括：制作栅金属层，制作栅极绝缘层gi，制作有源层，制作源漏金属层，制作钝化层pvx和氧化铟锡层。所述栅金属层用于制作晶体管的栅极和一部分公共信号线51。所述有源层能够形成晶体管的沟道。所述源漏金属层用于形成晶体管的源极和漏极。所述钝化层pvx用于保护其覆盖的下方膜层。所述氧化铟锡层用于制作导电连接部50和另一部分公共信号线51。

本发明实施例还提供了一种显示装置，包括上述实施例提供的显示基板。

上述实施例提供的显示基板中，在扇出区21设置第一静电防护电路40，将所述第一静电防护电路40与对应的扇出线31耦接，这样大电流的静电从驱动芯片处进入扇出线31后，首先经过第一静电防护电路40，然后经过所述扇出线31与所述第一信号线30耦接的位置，然后进入所述第一信号线30。因此，上述实施例提供的显示基板中，大电流的静电在经过所述第一静电防护电路40时，该第一静电防护电路40能够释放大电流的静电，避免了瞬态大电流击伤所述扇出线31与所述第一信号线30的耦接点，从而避免了显示基板应用与显示装置时，显示装置出现竖暗线不良。而且该第一静电防护电路40释放大电流的静电，还避免了大电流直接击伤显示区域10中靠近周边区域的几行驱动晶体管，从而避免了由于驱动晶体管的源漏极短接造成的部分子像素形成亮暗点不良。

本发明实施例提供的显示装置在包括上述显示基板时，同样具有上述有益效果，此处不再赘述。

需要说明的是，所述显示装置可以为：电视、显示器、数码相框、手机、平板电脑等任何具有显示功能的产品或部件，其中，所述显示装置还包括柔性电路板、印刷电路板和背板等。

在一些实施例中，所述显示装置还包括对向基板60和液晶层，所述对向基板60与所述显示基板相对设置，所述液晶层位于所述显示基板与所述对向基板60之间。

示例性的，所述对向基板60包括彩膜基板。所述对向基板60上设置有黑矩阵bm。

需要说明的是，本发明实施例的“同层”可以指的是处于相同结构层上的膜层。或者例如，处于同层的膜层可以是采用同一成膜工艺形成用于形成特定图形的膜层，然后利用同一掩模板通过一次构图工艺对该膜层图案化所形成的层结构。根据特定图形的不同，一次构图工艺可能包括多次曝光、显影或刻蚀工艺，而形成的层结构中的特定图形可以是连续的也可以是不连续的。这些特定图形还可能处于不同的高度或者具有不同的厚度。

在本发明各方法实施例中，所述各步骤的序号并不能用于限定各步骤的先后顺序，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，对各步骤的先后变化也在本发明的保护范围之内。

需要说明，本说明书中的各个实施例均采用递进的方式描述，各个实施例之间相同相似的部分互相参见即可，每个实施例重点说明的都是与其他实施例的不同之处。尤其，对于方法实施例而言，由于其基本相似于产品实施例，所以描述得比较简单，相关之处参见产品实施例的部分说明即可。

除非另外定义，本公开使用的技术术语或者科学术语应当为本发明所属领域内具有一般技能的人士所理解的通常意义。本公开中使用的“第一”、“第二”以及类似的词语并不表示任何顺序、数量或者重要性，而只是用来区分不同的组成部分。“包括”或者“包含”等类似的词语意指出现该词前面的元件或者物件涵盖出现在该词后面列举的元件或者物件及其等同，而不排除其他元件或者物件。“连接”、“耦接”或者“相连”等类似的词语并非限定于物理的或者机械的连接，而是可以包括电性的连接，不管是直接的还是间接的。“上”、“下”、“左”、“右”等仅用于表示相对位置关系，当被描述对象的绝对位置改变后，则该相对位置关系也可能相应地改变。

可以理解，当诸如层、膜、区域或基板之类的元件被称作位于另一元件“上”或“下”时，该元件可以“直接”位于另一元件“上”或“下”，或者可以存在中间元件。

在上述实施方式的描述中，具体特征、结构、材料或者特点可以在任何的一个或多个实施例或示例中以合适的方式结合。

以上所述，仅为本发明的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应以所述权利要求的保护范围为准。