形成器件图案的方法
【技术领域】
[0001]本发明一般地涉及半导体器件制造的领域，具体地讲，涉及一种在半导体基底和其它类型的器件材料中创建器件图案的方法。
【背景技术】
[0002]纳米压印构图(Nano-1mprint patterning, NIP)处理被广泛地视为有希望的构图处理或方法，当与其它传统构图处理或方法(诸如，例如常用的基于光刻曝光的构图处理)相比时，NIP提供各种特征和益处，诸如高分辨率、高临界尺寸(CD) —致性和相对较低的制造成本。当前NIP方法的处理通常包括:首先通过将模具按压到抗蚀剂层中以使抗蚀剂层成形为期望图案来在抗蚀剂层中创建图案，然后将该图案直接从抗蚀剂层转移到下面的基底。
[0003]然而，当前NIP处理也通常已知为由于例如材料的杂质和/或处理或工具的缺陷而具有相对较高的缺陷率。已主要观察到两个类别的缺陷:1)随机分布缺陷；和2)重复缺陷。更具体地讲，随机分布缺陷可包括例如颗粒关联缺陷、间隙或空隙关联缺陷、分离相关缺陷和由于压印后的残留物导致的缺陷，所有这些缺陷在位置和量方面是不可重复的。例如，间隙关联缺陷可由模具和压印材料(诸如，抗蚀剂)之间的不完全接触引起。重复缺陷可包括由模具和/或基底上的已有缺陷引起的缺陷。例如，模具中的缺陷可被重复地反映在通过使用该模具制造的图案中。以上与当前NIP处理中的缺陷相关的问题妨碍这种原本有希望的技术在半导体器件制造中的实际和广泛使用。
【发明内容】
[0004]本发明的实施例提供一种使用色调反转(tone reversal)压印处理帮助改进当前纳米压印构图处理的方法。根据本发明的实施例，压印材料和牺牲硬掩模被用在该处理中，稍后在已形成图案之后，二者都被去除。当与传统压印方法中常见的情况比较时，本发明的压印方法拥有显著更少的缺陷问题。另外，相对于传统的基于光刻曝光的构图处理，这种新的改进的压印方法提供成本优势。例如，这种新的改进的方法是可调整规模的，因此可被设计为通过使用具有纳米规模销钉(Pin)的压印模具来制造纳米规模的器件，这可进一步减少制造成本。此外，本发明的实施例通过使用不同种类的压印模具来提供构图设计灵活性。当与传统光刻构图方法比较时，它还具有高生产量。
[0005]更具体地讲，本发明的实施例提供一种形成各种器件图案的方法。所述方法包括:定义要在器件层中创建的器件图案；在器件层之上形成牺牲层；识别压印模具，该压印模具在沿着其高度的一个位置具有代表器件图案的水平截面形状；将压印模具均匀地推挤到牺牲层中，直至压印模具的至少所述位置到达正在由压印模具推挤的牺牲层内的一水平面(level);将压印模具从牺牲层移走；在由压印模具在牺牲层中创建的凹槽中形成硬掩模，硬掩模具有代表器件图案的图案；以及将硬掩模的图案转移到下面的器件层中。
[0006]根据一个实施例，形成牺牲层包括:形成一层材料，所述材料是从包括硅氧烷共聚物、热固化液体抗蚀剂、UV固化液体抗蚀剂、密封空气NexceI和收缩膜95?的组中选择的。
[0007]根据另一实施例，形成硬掩模包括:通过原子层沉积(ALD)处理将一层氮化硅沉积在牺牲层和牺牲层中的凹槽之上；以及对沉积的氮化硅进行抛光，并且随后对牺牲层的一部分进行抛光，直至通过抛光创建的顶表面到达牺牲层内的所述水平面，通过使用牺牲层内的氮化娃的剩余部分来创建硬掩模。
[0008]根据另一实施例，转移硬掩模的图案包括:对牺牲层的不具有嵌入在其上的硬掩模的部分进行定向蚀刻以露出下面的器件层的对应部分；继续对器件层的露出部分进行蚀亥IJ，直至到达器件层中的预定深度；以及去除器件层之上的牺牲层的剩余部分。
[0009]在一个实施例中，所述方法还包括:在凹槽中形成硬掩模之前，冷却牺牲层以使牺牲层收缩，由此导致凹槽的间距减小。
[0010]在另一实施例中，所述方法还包括:在凹槽中形成硬掩模之前，加热牺牲层以使牺牲层膨胀，由此导致凹槽的间距扩大。
[0011]根据一个实施例，将压印模具推挤到牺牲层中包括:在压印模具不接触牺牲层的地方，引起牺牲层的高度上升。
[0012]根据另一实施例，压印模具具有第一和第二组销钉，并且其中当压印模具被均匀地推挤到牺牲层中时，第二组销钉不接触牺牲层。
【附图说明】
[0013]通过下面结合附图对优选实施例进行的详细描述，将会更充分地理解和了解本发明，在附图中:
[0014]图1-7是根据本发明的一个实施例的对一层材料进行构图的方法的展示性表示；
[0015]图8-10是根据本发明的另一实施例的对一层材料进行构图的方法的展示性表示;
[0016]图11-13是根据本发明的另一实施例的对一层材料进行构图的方法的展示性表示;
[0017]图14-16是根据本发明的另一实施例的对一层材料进行构图的方法的展示性表示;
[0018]图17-21是根据本发明的一个实施例的对一层材料进行构图的方法的展示性表示;
[0019]图22-23是根据本发明的另一实施例的对一层材料进行构图的方法的展示性表示;
[0020]图24-28是根据本发明的一个实施例的对一层材料进行构图的方法的展示性表示;
[0021]图29-30是根据本发明的另一实施例的对一层材料进行构图的方法的展示性表不；和
[0022]图31-35是根据本发明的实施例的用于构图的各种销钉和模具的形状的展示性表不。
[0023]将会理解，为了说明的简单和清楚的目的，附图中的元件未必按照比例绘制。例如，为了清楚的目的，一些元件的尺寸可能相对于其它元件的尺寸被放大。
【具体实施方式】
[0024]在下面的详细描述中，阐述许多具体细节以提供对本发明的各种实施例的彻底理解。然而，应该理解，可在没有这些具体细节的情况下实施本发明的实施例。
[0025]为了不模糊本发明的本质和/或实施例的呈现，在下面的详细描述中，本领域已知的一些处理步骤和/或操作可能为了呈现和/或为了说明目的而被组合在一起，并且在一些实例中，可能未被详细地描述。在其它实例中，本领域已知的一些处理步骤和/或操作可能根本未被描述。另外，一些公知的器件处理技术可能未被详细地描述，并且在一些实例中，可参照其它公布的文章、专利和/或公布的专利申请以用于参考，以免模糊本发明的本质和/或实施例的描述。应该理解，下面的描述可能相当集中于本发明的各种实施例的区别特征和/或元件。
[0026]图1-7是根据本发明的实施例的对一层材料进行构图的方法的步骤的展示性表示。例如，该方法可包括:对一层120合适的材料(诸如，介电材料(包括氮化娃(SiN)或氧化硅(Si02)))进行构图。然而，本发明的实施例在这方面不受限制，并且层120可以是半导体基底(诸如，硅(Si)基底或硅锗(SiGe)基底)。在以下描述中，为了简单又不失一般性，层120被描述为介电层并且可被形成在另一个层110之上，层110可以是例如半导体基底层。
[0027]为了对层120进行构图，本发明的一个实施例包括:在层120上直接形成层130。层130可由适合压印的材料制成，诸如例如硅氧烷共聚物、可快速热固化的液体抗蚀剂、适合室温纳米压印的UV固化液体抗蚀剂、密封空气Nexcel、多层收缩膜95?和/或适合该目的的其它已有或未来开发的材料。根据压印材料的性质，层130可通过沉积处理被涂敷在层120上，或者可通过旋涂处理被涂敷在层120上。
[0028]在一个实施例中，该方法可包括:将反色调的图案压印在层130中，或者换句话说，在层130中压印与要形成在层120中的图案色调反转的图案。例如，针对被设计为剩下作为器件图案的层120的区域，可在位于层120的这些区域正上方的层130的对应区域中创建凹槽。为了在层130中执行这种压印，可使用压印模具，诸如图1、11、14、17、24中分别展示性地示出的模具10、20、30、40或50。事实上，可使用这样的任何压印模具，其具有一个或多个销钉，并且沿着模具的高度在一深度具有代表要形成在层120中的器件图案的销钉水平图案。销钉通常朝向垂直于压印模具的底部的方向，并且具有尖头以方便被推挤到压印材料(诸如，层130)中。