液晶像素单元的制作方法
【技术领域】
[0001]本发明是提供一种液晶像素单元，特别是一种用于维持液晶电压的液晶像素单
J L ο
【背景技术】
[0002]随着显示技术的发展，显示器制造商除了开发出具有液晶元件的液晶显示装置、具有自发光元件的发光装置、场致发射的显示器(FED)外，显示器制造商亦逐渐重视对液晶显示器显示品质的要求，如显示器的分辨率、对比度、视角、灰阶反转以及色饱和度的规格。此外，液晶显示器的响应时间亦是现在显示器制造商争相研究的项目之一。现行具有高速响应特性的液晶模式，例如铁电液晶(Ferroelectric Liquid Crystal，FLC)模式、光学补偿弯曲(Optical Compensated Birefringence，0CB)模式，以及蓝相液晶(Blue PhaseLiquid Crystal, BPLC)模式。
[0003]然而，虽然蓝相液晶、铁电液晶或其他具有高速响应特性的液晶有着较传统液晶快10倍以上的反应速度，但这些具有高速响应特性的液晶或其他部分种类的液晶却具有随着充放电的频率而改变介电常数的特性。因着这些液晶具有介电常数会改变的特性，进而导致液晶电容的电压会有不符合数据信号电压的不准确问题。当液晶电容的电压不准确时，液晶显示器显示的灰阶值就会不正确，因而造成液晶显示器显示的画面失真。
【发明内容】
[0004]本发明在于提供一种液晶像素单元，藉以解决液晶改变介电常数而导致液晶电容的电压不准确问题。
[0005]本发明所公开的液晶像素单元，具有储存电容、液晶电容、数据写入电路及源极随耦器(source follower)。储存电容具有第一电极与第二电极，第二电极用以接收第一参考电压。液晶电容具有第三电极与第四电极，第四电极用以接收第二参考电压。数据写入电路分别电性连接第一电极与第三电极。数据写入电路受控于控制信号，以将数据电压储存于液晶电容与储存电容。源极随耦器具有输入端与输出端。输入端电性连接至第一电极。输出端电性连接至第三电极。
[0006]根据上述本发明所公开的液晶像素单元，通过设置源极随耦器于储存电容的第一电极及液晶电容的第三电极之间，以补偿液晶电容在充放电频率改变时，因电容值改变而造成的电压误差，使得液晶电容的电压值能不受到充放电频率的影响，而闩锁在一个固定范围内，从而解决液晶电容的电压不准确问题。
[0007]以上的关于本公开内容的说明及以下的实施方式的说明是用以示范与解释本发明的精神与原理，并且提供本发明的专利申请范围更进一步的解释。
【附图说明】
[0008]图1是依据本发明一实施例的液晶像素单元的电路示意图。
[0009]图2是依据图1的液晶像素单元所绘示的一实施例的电压时序图。
[0010]图3是依据图1的液晶像素单元所绘示的第一电流路径的示意图。
[0011]图4是依据图1的液晶像素单元所绘示的另一实施例的电压时序图。
[0012]图5是依据图1的液晶像素单元所绘示的第二电流路径的示意图。
[0013]图6是依据本公开另一实施例的液晶像素单元的电路示意图。
[0014]图7是依据本公开再一实施例的液晶像素单元的电路示意图。
[0015]附图标iP,说曰月:
[0016]10、30、50液晶像素单元
[0017]111、311、511 第一电极
[0018]113、313、513 第二电极
[0019]131、331、531 第三电极
[0020]133、333、533 第四电极
[0021]15、35、55数据写入电路
[0022]151、351、551 第一端
[0023]152、352、552 第二端
[0024]153、353、553 第一控制端
[0025]154、354、554 第三端
[0026]155、355、555 第四端
[0027]156、356、556 第二控制端
[0028]17、37、57源极随耦器
[0029]171、371、571 输入端
[0030]172、372、572 输出端
[0031]173、373、573 第一端
[0032]174、374、574 第二端
[0033]175、375、575 第一控制端
[0034]176、376、576 第三端
[0035]177、377、577 第四端
[0036]178、378、578 第二控制端
[0037]CST1、CST2、CST3 储存电容
[0038]CLC1、CLC2、CLC3 液晶电容
[0039]VGND第一参考电压
[0040]VCOM第二参考电压
[0041]VDATA数据电压
[0042]VDD第一供应电压
[0043]VSS第二供应电压
[0044]G (η)控制信号
[0045]MUNUPl第一晶体管开关
[0046]Μ2、Ν2、Ρ2第二晶体管开关
[0047]Μ3、Ν3、Ρ3第三晶体管开关
[0048]M4、N4、P4第四晶体管开关
[0049]Pl第一时间区间
[0050]P2第二时间区间
[0051]P3第三时间区间
[0052]P4第四时间区间
[0053]A、B 节点
[0054]VA、VB 电压
[0055]LI第一电流路径
[0056]L2第二电流路径
[0057]Vth3、Vth4 临界电压
[0058]Tl第一时间点
[0059]T2第二时间点
【具体实施方式】
[0060]以下在实施方式中详细叙述本发明的详细特征以及优点，其内容足以使任何本领域技术人员了解本发明的技术内容并据以实施，且根据本说明书所公开的内容、权利要求及附图，任何本领域技术人员可轻易地理解本发明相关的目的及优点。以下的实施例是进一步详细说明本发明的观点，但非以任何观点限制本发明的范畴。
[0061]请参照图1，图1是依据本公开一实施例的液晶像素单元的功能方块图。如图1所示，液晶像素单元10具有储存电容CST1、液晶电容CLC1、数据写入电路15及源极随耦器(source follower) 170储存电容CSTl具有第一电极111与第二电极113，第二电极113用以接收第一参考电压VGND，第一参考电压VGND为直流位准。液晶电容CLCl具有第三电极131与第四电极133，第四电极133用以接收第二参考电压VC0M，第二参考电压VCOM的电压位准可以大于或等于第一参考电压VGND为电压位准。数据写入电路15分别电性连接第一电极111与第三电极131。数据写入电路15受控于控制信号G(n)，以将数据电压VDATA储存于液晶电容CLCl与储存电容CST1。源极随耦器17具有输入端171与输出端172。输入端171电性连接至第一电极111。输出端172电性连接至第三电极131。
[0062]于一个实施例中，数据写入电路15具有第一晶体管开关Ml、第二晶体管开关M2。第一晶体管开关Ml具有第一端151、第二端152与第一控制端153。第一端151用以接收数据电压VDATA，第二端152电性连接至储存电容CSTl的第一电极111，第一控制端153用以接收控制信号G (η)，以决定第一晶体管开关Ml的第一端151与第二端152之间是否导通。第二晶体管开关M2具有第三端154、第四端155与第二控制端156。第三端154用以接收数据电压VDATA，第四端155电性连接至液晶电容CLCl的第三电极131，第二控制端156用以接收控制信号G(n)，以决定第二晶体管开关M2的第三端154与第四端155之间是否导通。由上可知，第二晶体管开关M2的第二控制端156与第一晶体管开关Ml的第一控制端153接收来自同一个控制信号源的控制信号G (η)，且第一晶体管开关Ml的第一端151与第二晶体管开关M2的第三端154接收来自同一个数据电压源的数据电压VDATA。
[0063]源极随耦器17具有第三晶体管开关M3、第四晶体管开关Μ4。第三晶体管开关M3具有第一端173、第二端174与第一控制端17