用于形成浮雕图像的方法
【技术领域】
[0001] 本发明大体上涉及电子装置的制造。更具体地说，本发明涉及形成光刻图案的方 法。本发明发现在半导体装置的制造中用于形成高密度光刻图案和特征的特定用途。
【背景技术】
[0002] 在半导体制造行业中，光致抗蚀剂材料用于将图像转印到安置在半导体衬底上的 一或多个底层（如金属、半导体或介电层），以及所述衬底自身。为了增大半导体装置的集 成密度且允许形成具有纳米范围中的尺寸的结构，已开发且继续开发具有高分辨率能力的 光致抗蚀剂和光刻处理工具。
[0003] -种达成半导体装置中的纳米级特征大小的方法为在化学放大光致抗蚀剂的曝 光期间使用短波长（例如，193nm或更小）的光。浸没光刻有效地增大成像装置（例如，具 有KrF或ArF光源的扫描仪）的透镜的数值孔径。这通过在成像装置的最后一个表面与半 导体晶片的上表面之间使用相对高折射率流体（即，浸没流体）来实现。浸没流体允许相 比于在空气或惰性气体介质的情况下将出现较大量的光聚焦到抗蚀剂层中。
[0004] 如由瑞利等式R = ki λ /NA定义的理论解析度极限，其中ki为过程因子，λ为成 像工具的波长，且ΝΑ为成像透镜的数值孔径。当将水用作浸没流体时，可将最大数值孔径 (例如）从1. 2增大到1. 35。在印刷行和空间图案的情况下，对于0. 25的1^，193ηπι浸没扫 描仪将仅能够分辨36nm半间距行和空间图案。归因于与暗场掩模的低空间像对比度，用于 印刷接触孔或任意2D图案的分辨率进一步受限，其中kl的理论极限为0. 35。接触孔的最 小半间距因此限于约50nm。标准浸没光刻工艺一般不适合于制造需要较大分辨率的装置。
[0005] 为了达成较大分辨率且将现有制造工具的能力扩展超出理论分辨率极限，已提议 各种双重图案化工艺，例如，自对准双重图案化（SADP)、石版印刷-蚀刻-石版印刷-蚀刻 (LELE)和石版印刷-石版印刷-蚀刻（LLE)技术。然而，如通常实施的这些技术患有一或 多个劣势。SADP工艺通常涉及相对大数目个工艺步骤，由此不利地影响生产量。产品污染 和缺陷度可从LELE技术从晶片在光刻与蚀刻处理模块之间的来回输送产生，和从蚀刻和 抗蚀剂去除工艺自身产生。LLE程序涉及第一光刻（L1)抗蚀剂图案的形成和稳定化，接着 为第二光刻（L2)图案的形成。见美国8492075 ;美国20140054756 ;和海厄特（Hyatt)等人 的国际光学工程学会会刊9051,905118(2014)。
[0006] 因此需要具有新方法来产生细的微光刻特征。
【发明内容】
[0007] 我们现在提供用于形成可用于生产电子装置的浮雕图像的新方法。在优选方面， 提供用于形成浮雕图像的方法，其包括：a)提供包括在待图案化的层上的经图案化掩模的 半导体衬底；b)在掩模上涂覆第一组合物的层，其中所述组合物包括聚合物且将所述层涂 布于掩模的侧壁上；c)按邻近掩模的经涂布侧壁的量在半导体衬底上涂覆第二组合物的 层；和d)从掩模的侧壁去除第一组合物，由此暴露待图案化的层且在掩模侧壁与第二组合 物层之间形成间隙以提供浮雕图像。
[0008] 本发明的方法可提供紧靠着光刻界定的图案的包括20nm或小于20nm的小尺寸的 自对准空间。
[0009] 另外，在一个方面，本文中揭示的优选方法不同于创造行的先前自对准图案化技 术，其接着需要多个步骤来反转图案和创造空间。取而代之，在目前优选方法中，可在不形 成对应的行的情况下直接创造自对准空间。
[0010] 在另一方面，本发明的优选方法利用不同蚀刻速率的涂料。因此，在优选方面，光 刻界定的特征的侧壁涂布有聚合材料，所述聚合材料具有比包括所述特征的材料（例如， 有机硅聚合层）的蚀刻速率和用以填充经涂布原始特征之间的其余空间的补充材料额外 材料的蚀刻速率足够快的蚀刻速率。此较快蚀刻速率允许快速去除聚合物间隔物，而不显 著改变其余结构的形状和轮廓，从而留下空间。再次，形成的空间可具有小尺寸，包含20nm 或小于20nm的宽度。
[0011] 在优选方法中，经图案化掩模包括将对随后涂覆的第一组合物有反应的一或多种 材料。举例来说，优选地，掩模图案的表面可包括可结合到外涂布的第一组合物或另外与外 涂布第一组合物复合或协调的一或多种材料。举例来说，可结合或协调的掩模图案的优选 组分包含例如Si02的硅、SiON、抗反射涂层组合物、非晶碳、旋涂碳硬式掩模或其它基于碳 的材料，和钛、铪和/或锆的氧化物。对于至少某些应用，例如，固化含硅抗反射涂层组合 物，包含固化有机硅抗反射涂层组合一固化抗反射涂层组合物是优选的。
[0012] 另外，经图案化掩模合适地具有小于随后涂覆的第一组合物的蚀刻速率的蚀刻速 率，例如，其中经图案化掩模的蚀刻速率比随后涂覆的第一组合物的蚀刻速率小至少百分 之 20、30、40、50、60、70 或 80。
[0013] 可将多种材料用作第一组合物。优选第一组合物可含有一或多种聚合物。特别 优选的第一组合物包括可结合（例如，共价连结）到在经图案化掩模侧壁上存在的一或多 种材料或另外与在经图案化掩模侧壁上存在的一或多种材料复合或协调（例如，氢或离子 键）的一或多种组分（例如，聚合物）。举例来说，在一个链端（即，对于氧化物特征的情 况，羟基端基）包括适当反应性部分的组分允许共价附着到经图案化掩模侧壁。
[0014] 优选第一组合物包括具有适合形成具有20nm或小于20nm的厚度的薄膜的分子量 的一或多种聚合物。举例来说，合适的第一组合物聚合物可具有5, 000到100, 000的重均分 子量。优选第一组合物聚合物组分也将在热力学上倾斜以形成均匀薄膜厚度的平滑薄膜。 再另外的，优选第一组合物聚合物将具有定义为聚合物链的重复单元中的原子的总数（N) 对同一重复单元中的碳原子的总数（队）与氧原子的总数（N。）之间的差的比率的大西参数 (0· P.)，0· P. = NANC-N。)，对于在普通有机蚀刻工艺（即，02或N 2/H2等离子蚀刻工艺）中 的足够快的蚀刻速率，大于2。在第一经图案化掩模从碳基材料（例如，非晶碳或旋涂碳硬 式掩模）形成的实施例中，优选第一组合物聚合物包含包括硅的聚合物，其具有相对于碳 掩模快的蚀刻速率。例如含羟基组合物的聚合刷组合物常为优选第一组合物材料。
[0015] 在优选方法中，在于经图案化掩模上涂覆第一组合物后，处理经涂布衬底以创造 具有涂布于其侧壁上的第一组合物的经图案化掩模的浮雕图像。举例来说，在将第一组合 物涂覆于具有经图案化掩模的衬底上后，经涂覆第一组合物可任选地但优选地经处理，例 如，通过热处理（例如，150°C或更大，达1分钟、5分钟、10分钟或10分钟以上）以诱发第 一组合物的一部分到掩模的侧壁的结合。在此处理后，可例如用溶剂洗涤衬底以去除未结 合到或另外复合到经图案化掩模侧壁的第一组合物。经涂布衬底也可通过其它方式来处理 以去除未结合到或复合到经图案化掩模侧壁的第一组合物。举例来说，经涂布衬底可经蚀 刻以按此方式去除第一组合物。
[0016] 在优选方法中，可在由具有第一组合物的原始特征创造的表面形状上将第二组合 物铸造成均匀厚度的平坦化薄膜。优选地，第二组合物具有小于第一组合物的反应性离子 速率的反应性离子蚀刻速率，例如，第二组合物的反应离子蚀刻速率比随后涂覆的第一组 合物的反应性离子速率小至少百分之20、30、40、50、60、70或80。
[0017] 其后，可从掩模的侧壁去除第一组合物以由此提供多个浮雕图像。第一组合物的 去除可使待图案化的底层裸露且在掩模侧壁与第二组合物层之间形成间隙以提供浮雕图 像。
[0018] 优选地，衬底或在原始特征与衬底堆叠的其余部分之间的界面处的薄膜应属于实 质上对第一组合物的反应性基团无反应以及实质上对第一组合物为中性的材料，以确保既 不存在第一组合物到衬底的选择性润湿，也不存在第一组合物到衬底的去湿，由此甚至提 供原始特征的覆盖。
[0019] 在额外方面中，提供经涂布衬底。在优选方面中，提供经涂布衬底，所述经涂布衬 底包括：半导体衬底，其包括在待图案化的层上的经图案化掩模；在所述掩模上的第一组 合物的层，其中所述组合物包括聚合物刷，且层经涂布于掩模的侧壁上；和按邻近所述掩模 的所述经涂布侧壁的量在所述半导体衬底上的第二组合物，其中所述第一组合物的蚀刻速 率比所述1)第一组合物和2)第二组合物中的每一者的蚀刻速率大至少百分之30。优选 地，第一组合物的蚀刻速率比1)第一组合物和2)第二组合物中的每一者的蚀刻速率大至 少百分之 40、50、60、70、80、90 或 100。
[0020] 在再一优选方面中，提供一种经涂布衬底，所述经涂布衬底包括：1)半导体衬底， 其包括在待图案化的层上的经图案化掩模；2)在所述掩模上的第一组合物的层，其中所述 组合物包括聚合物刷，且层经涂布于掩模的侧壁上；和3)按邻近所述掩模的所述经涂布侧 壁的量在所述半导体衬底上的第二组合物，其中所述第一组合物形成邻近所述第一组合物 层的单一相。如应理解，单一相组合物不同于含有相位分离聚合物的不可混溶聚合物掺合 物，或形成微分离层的嵌段共聚物。
[0021] 如本文中所提及，除非另