叉指型光调制器的制造方法

叉指型光调制器的制造方法
【专利摘要】光调制器包括：硅衬底；设置在硅衬底上面的掩埋氧化物(BOX)层；以及设置在BOX层上面的脊形波导，并且该脊形波导包括第一n型硅(n?Si)平板、耦接至第一n?Si平板的第一栅极氧化物层、耦接至第一栅极氧化物层的第一p型硅(p?Si)平板以及相继穿过第一n?Si平板、第一栅极氧化物层和第一p?Si平板行进的光传播路径。
【专利说明】叉指型光调制器
[0001] 相关申请的交叉引用
[0002] 本申请要求于2014年1月29日由郑大卫等人提交的标题为"硅/介电质/硅叉指型 光调制器"的美国临时专利申请第61 /932，857号的优先权，其通过引用合并到本文中。
[0003] 关于联邦赞助研究或开发的声明
[0004] 不适用。
[0005] 引用缩微胶片附录
[0006] 不适用。
【背景技术】
[0007] 紧凑型片上光调制器是能够在微电子芯片上实现光互连系统以用于各种应用（例 如，光通信、射频(RF)波形生成以及光信号处理）的关键部件。由硅制成的片上光调制器被 称为硅光调制器。硅光调制器还是硅光收发器的关键部件。
[0008] 有至少四个参数来表征硅光调制器，获得31相位偏移所需的电压摆幅;插入损 耗;调制速度；以及调制效率。小的L表示小的电压引起相位偏移，因此具有小的t的硅光调 制器消耗相对较少的电力。插入损耗被定义为由于硅光调制器插入系统而导致的功率损 耗，并且插入损耗与硅光调制器的长度有关。例如，与较短的硅光调制器相比，较长的硅光 调制器具有较大的插入损耗。调制速度对应于硅光调制器可以调制的RF信号的最大数据速 率。通常，Vu与插入损耗和调制速度是折衷关系，这是因为较长的硅光调制器允许较小的I， 但会导致较慢的调制速度和较高的插入损耗。调制效率与I和L的乘积有关，其中L是实现31 相位偏移所需的长度。高的调制效率对应于小的^和L的乘积。
[0009] 硅光调制器可以允许集成到现有的常规互补金属氧化物半导体(CMOS)加工平台 中。然而，早期的硅光调制器(其采用了遵循由诸如磷化铟（InP)、砷化镓(GaAs)和铌酸锂 (LiNb03)的III-V族化合物制造的传统调制器的设计的横向p-n结和行波调制器结构)经受 高的光插入损耗、高的功率消耗以及有限的消光比。另外，硅具有合理的自由载流子等离子 体色散效应，但是具有与III-V族材料和II-III族材料相比较低的电光调制效率。

【发明内容】

[0010] 在一个实施方式中，本公开内容包括一种光调制器，该光调制器包括:娃衬底;设 置在硅衬底上面的掩埋氧化物(BOX)层；以及设置在BOX层上面的脊形波导，并且脊形波导 包括:第一 n型硅(n-Si)平板，耦接至第一 n-Si平板的第一栅极氧化物层，耦接至第一栅极 氧化物层的第一 P型硅(P-Si)平板，以及相继穿过第一 n-Si平板、第一栅极氧化物层和第一 P-Si平板行进的光传播路径。
[0011] 在另一实施方式中，本公开内容包括一种光调制系统，该光调制系统包括:射频 (RF)源;直流(DC)电压源;耦合至RF源和DC电压源的偏置器;光发送器;耦合至偏置器和光 发送器的光调制器，并且光调制器包括彼此耦合的多个叉指型结构，其中，每个叉指型结构 包括:n-Si平板，耦接至n-Si平板的栅极氧化物层，以及耦接至栅极氧化物层的p-Si平板； 以及耦合至光调制器的光接收器。
[0012] 在又一实施方式中，本公开内容包括一种方法，该方法包括:第一，使光穿过第一 n-Si平板;第二，使光穿过耦接至第一 n-Si平板的第一栅极氧化物层;第三，使光穿过耦接 至第一栅极氧化物层的第一 P-Si平板;第四，使光穿过耦接至第一 p-Si平板的第二栅极氧 化物层;第五，使光穿过耦接至第二栅极氧化物层的第二n-Si平板;第六，使光穿过耦接至 第二n-Si平板的第三栅极氧化物层;第七，使光穿过耦接至第三栅极氧化物层的第二p-Si 平板；以及使用阳极和阴极，利用数据对光进行调制。
[0013] 在又一实施方式中，本公开内容包括一种方法，该方法包括:提供娃衬底;在娃衬 底上面形成BOX层；在BOX层上面形成多个叉指型结构，其中，每个叉指型结构包括n-Si平 板、耦接至n-Si平板的栅极氧化物层、以及耦接至栅极氧化物层的p-Si平板，并且其中，叉 指型结构限定了光传播路径;使叉指型结构彼此耦合；以及在叉指型结构上面形成阳极和 阴极。
[0014] 结合附图和权利要求书，根据下面的详细描述将更清楚地理解这些特征以及其他 特征。
【附图说明】
[0015] 为了更完整地理解本公开内容，现在结合附图和详细描述来参考下面的简要描 述，其中，相同的附图标记表示相同的部件。
[0016] 图1是硅光调制器的示意图。
[0017] 图2是另一硅光调制器的示意图。
[0018] 图3是图2中的硅光调制器的透视图。
[0019] 图4是对于图2中的硅光调制器的电压与微分电容关系的图表。
[0020] 图5是光学系统的示意图。
[0021 ]图6是根据本公开内容的实施方式的硅光调制器的示意图。
[0022] 图7是图6中的硅光调制器的顶视图。
[0023] 图8是沿图7中的剖切线A-A'截取的硅光调制器的截面图。
[0024] 图9是沿图7中的剖切线B-B'截取的硅光调制器的另一截面图。
[0025] 图10是沿图7中的剖切线C-C'截取的硅光调制器的另一截面图。
[0026] 图11是对于图6中的硅光调制器的相对位置与局部载流子浓度关系的图表。
[0027] 图12是根据本公开内容的另一实施方式的硅光调制器的示意图。
[0028]图13是对于图6中的硅光调制器和图12中的硅光调制器的光功率损耗的图表。
[0029] 图14是铪铝氧化物(HfAlO)的结晶温度和介电常数的图表。
[0030] 图15是HfAlO的带隙的图表。
[0031]图16是对于图6中的硅光调制器和图12中的硅光调制器的光功率损耗的图表。 [0032]图17是对于图6中的硅光调制器和图12中的硅光调制器的光功率损耗的图表。 [0033]图18是根据本公开内容的又一实施方式的硅光调制器的示意图。
[0034] 图19是图18中的硅光调制器1800的顶视图。
[0035]图20是沿图19中的剖切线A-A'截取的硅光调制器的截面图。
[0036]图21是沿图19中的剖切线B-B'截取的硅光调制器的另一截面图。
[0037] 图22是沿图19中的剖切线C-C'截取的硅光调制器的又一截面图。
[0038] 图23是示出了根据本公开内容的实施方式的调制光的方法的流程图。
[0039] 图24是示出了根据本公开内容的实施方式的制造光调制器的方法的流程图。
[0040] 图25是网络装置的示意图。
【具体实施方式】
[0041] 从一开始应当理解，虽然下面提供了一个或更多个实施方式的示例性实现方式， 但是所公开的系统和/或方法可以使用当前已知或存在的许多技术来实现。本公开内容决 不应当受限于下面所示出的示例性实现方式、附图和技术(包括本文中所示出以及描述的 示例性设计和实现方式），而且本公开内容可以在所附权利要求书的范围内以及所附权利 要求书的等同内容的全部范围内被修改。
[0042] 图1是娃光调制器100的示意图。调制器100基于如在A.Liu等人的"A high-speed silicon optical modulator based on a metal-oxide-semiconductor capacitor'，， Nature 427，pp.615-618(2004)(其通过引用合并到本文中）中描述的在硅波导中嵌入的金 属氧化物半导体(M0S)电容器结构。调制器100包括娃衬底180、掩埋氧化物(buried oxide， "BOX"）层170、n-Si平板110、栅极氧化物层130、p-Si平板120、两个氧化物区160、两个多晶 硅层140、以及两个金属接触部150。
[0043] 硅衬底180物理上支承调制器100 A0X层170位于硅衬底180上面并且减少沿光传 播路径(未示出）的光损耗，该光传播路径出入页面从而同时穿过n-Si平板110、栅极氧化物 层130和p-Si平板WCLn-Si平板110位于BOX层170上面，并且经由具有1 X 1019厘米-3(cnf3) 的掺杂的表面190接地，以使金属半导体接触电阻最小化。n-Si平板110具有1.7 X1016cnf3 的有效掺杂。
[0044] 栅极氧化物层130位于n-Si平板110上面，并且引起强的模态特性的极化依赖性。 栅极氧化物层130的厚度只有120埃(人）。微分电容被定义为电荷量相对于电压的导数。在 该情况下，在每单位长度下测量微分电容，因此调制器100的微分电容与栅极氧化物层130 的厚度成反比。因此，调制器100具有大的微分电容，这使得小的电压能够在栅极氧化物层 130周围加载或释放相对大量的电子以用于相位偏移。由于衍射，调制器100中的将最大量 的光功率限制在其中的光模尺寸为约222纳米(nm)高和450nm宽。一旦确定了波导尺寸，弓丨 起特定相位改变的电子电荷量固定。p-Si平板120位于栅极氧化物层130上面。p-Si平板120 具有3X1016cm3的有效掺杂。
[0045] 氧化物区160位于栅极氧化物层130和p-Si平板120两侧，维持光限制，并且使由于 金属接触部150而引起的光吸收最小化。多晶硅层140位于氧化物区160上面并且进一步使 由于金属接触部150而引起的光吸收最小化。金属接触部150位于多晶硅层140上面，并且可 以包含铝或任意其他合适的材料。电压经由金属接触部150施加至p-Si平板120。
[0046] 首先，调制器100可以非常短，例如，短于1毫米(mm)，所以不需要行波设计。其次， 调制器100不需要功率密集型共模逻辑(CML)驱动器，因此0.9伏(V)便足以驱动调制器100。 第三，驱动器非常小。第四，调制器100和驱动器可以倒装接合，这实现了更紧凑的封装。然 而，调制器100的其他部件相对大。具体地，n-Si平板110为约1.4微米(mi)厚，并且p-Si平板 120为约0.9mi厚，这使得难以集成进现有CMOS平台中。
[0047]图2是另一硅光调制器200的示意图。调制器200基于正-本征-负（PIN)结构，并且 在美国专利第6，845,198号（其通过引用合并到本文中）中描述。调制器200包括硅衬底210、 BOX层220、p-Si平板240、栅极氧化物层250、以及n-Si平板230。
[0048] 硅衬底210类似于硅衬底180,并且物理上支承调制器200 A0X层220类似于BOX层 170,位于硅衬底210上面，并且减少沿光传播路径(未示出）的光损耗，该光传播路径出入页 面从而同时穿过P-Si平板240、栅极氧化物层250和n-Si平板230。
[0049] n-Si平板230包括n++区265、n+区266和n区267。11++区265是重掺杂的n型区，其掺杂 在1019cm_3的量级。n+区266是中等掺杂的n型区，其掺杂水平在n++区265的掺杂水平与n区 267的掺杂水平之间。n区267是掺杂在1017cm_3的量级的轻掺杂的n型区或者是减少光损耗 的未掺杂区。n ++区265内的第一硅化物区260通过使诸如钽(Ta)、钴(Co)、镍(Ni)、钼(Mo)、钨 (W)、或钛(Ti)的金属反应进入n ++区265的外部区域中来形成，并且第一硅化物区260用作与 阴极(未示出)连接的第一金属接触部。n++区265提供了与第一硅化物区260的低电阻接触。 [0050] P-Si平板240包括P++区278、p+区270和p区2774++区278是重掺杂的p型区，其掺杂 在1019cnf3的量级。p+区270是中等掺杂的p型区，其掺杂水平在p++区278的掺杂水平与p区 277的掺杂水平之间。p区277是掺杂在1017cnf3的量级的轻掺杂的p型区或者是减少光损耗 的未掺杂区。P++区278内的第二硅化物区276类似于第一硅化物区260,形成在p ++区278的外 部区域中，并且第二硅化物区276用作与阳极(未示出）连接的第二金属接触部。p++区278提 供了与第二硅化物区276的低电阻接触。可以经由第一硅化物区260和第二硅化物区276将 电压施加至调制器200。栅极氧化物层250类似于栅极氧化物层130,并且位于n-Si平板266 与P-Si平板270之间。
[0051]图3是图2中的硅光调制器200的透视图。与图2不同，图3示出调制器200还包括阳 极310、阴极320、以及光传播路径330。阳极310在p-Si平板240上面，并且阴极320在n-Si平 板230上面。类似于第一硅化物区260和第二硅化物区276,阳极310和阴极320可以包含Ta、 Co、Ni、Mo、W、T i、或用于传导的任意其他合适的材料。如图所示，光传播路径330同时穿过p-Si平板240、栅极氧化物层250和n-Si平板230行进。可替选地，可以说光传播路径330平行于 p-Si平板240、栅极氧化物层250和n-Si平板230行进。换言之，例如，如果p-Si平板240具有 从页面的正面至页面的背面延伸的长度，那么光传播路径330平行于所述长度行进。
[0052]图4是对于图2中的硅光调制器200的电压与微分电容关系的图表400。如图所示，x 轴表示以V为单位的阳极310与阴极320之间的电压差。y轴表示以法拉每微米(F/mi)为单位 的微分电容。图表400示出：当电压在0V至IV的范围内增加时，微分电容快速地增加；当电压 在IV至3V的范围内增加时，微分电容增加缓慢;并且当电压超过3V时，微分电容呈平稳状 〇
[0053] 调制器200的制造过程需要掺杂剂的超浅注入，以避免损伤栅极氧化物层250。这 样的制造过程难以实现。因此，需要制造过程相对简单的紧凑型硅光调制器。
[0054] 本文中所公开的是用于改进的硅光调制器的实施方式。与包括一个n-Si平板110、 一个栅极氧化物层130和一个p-Si平板120的调制器100以及包括一个n-Si平板230、一个栅 极氧化物层250和一个p-Si平板240的调制器200不同，所公开的调制器包括多个交叉或交 错的n-Si平板、栅极氧化物层和p-Si平板。此外，所公开的调制器不需要超浅掺杂剂注入， 使得制造过程被简化。另外，在所公开的调制器中，光垂直于并且相继穿过n-Si平板、栅极 氧化物层和P-Si平板行进。此外，对于栅极氧化物层引入高K材料可以减少反射。最后，所公 开的调制器具有至少2V ? mm的高的调制效率以及低的功耗。
[0055]图5是光学系统500的示意图。系统500包括光发送器510、射频（RF)源540、直流 (DC)电压源550、耦合至RF源540和DC电压源550的偏置器(bias tee)560、耦合至光发送器 510和偏置器560的硅光调制器520、以及耦合至硅光调制器520的光接收器530。光学系统 500的部件可以如图所示地布置或者以任意其他合适的方式布置。
[0056] 光发送器510是被配置成生成并且发送光输入515的任意合适的光发送器。例如， 光发送器510可以包括激光二极管(LD)、发光二极管(LED)或者另外的光源。RF源540是被配 置成生成并且发送RF信号545的任意合适的RF源。例如，RF源540可以生成正弦曲线RF信号 或伪随机位序列(PRBShDC电压源550是被配置成提供电压的任意合适的DC电压源。偏置器 560是被配置成结合RF信号545和电压以创建电信号565的任意合适的装置。
[0057] 调制器520可以是下述调制器之一。调制器520被配置成对光输入515的强度、相位 或两者进行调制，并且通过电信号565驱动以产生光输出525。光接收器530是被配置成接收 光输出525的任意合适的光接收器。例如，光接收器530可以包括光学频谱分析仪(0SA)、功 率计或光电二极管。
[0058] 在操作中，由光发送器510生成的光输入515进入调制器520。偏置器560结合由RF 源540生成的RF信号545和来自DC电压源550的电压以创建电信号565。调制器520利用电信 号565调制光输入515以产生光输出525。最后，光接收器530接收光输出525用于进一步的处 理。
[0059]图6是根据本公开内容的实施方式的硅光调制器600的示意图。调制器600包括硅 衬底6HKB0X层620、两个n-Si平板630、三个栅极氧化物层640、两个p-Si平板650、阳极660 和阴极670。第一 n-Si平板630、第一栅极氧化物层640和第一 p-Si平板650的一个组形成了 第一p Si-介电质-n Si叉指型结构690。调制器600包括三个叉指型结构690以形成脊形波 导695。部件可以如图所示地布置或者以任意其他合适的方式布置。
[0060] 硅衬底610位于调制器600的底部并且被配置成物理上支承调制器600 J0X层620 位于硅衬底610上面。BOX层620可以大于0.2mi厚以减少沿光传播路径680的光损耗。光传播 路径680相继穿过所标记的叉指型结构690中的n-Si平板630、栅极氧化物层640和p-Si平板 650行进。可替选地，可以说光传播路径680垂直于n-Si平板630、栅极氧化物层640和p-Si平 板650行进。换言之，例如，如果n-Si平板630具有从页面的左侧至页面的右侧延伸的长度， 那么光传播路径680垂直于所述长度行进。类似地，光传播路径680垂直于并且相继穿过与 所标出的叉指型结构690邻接的叉指型结构690中的p-Si平板650、栅极氧化物层640和n-Si 平板630行进。虽然光传播路径680被示出为从左至右斜着行进，但是其也可以沿相反的方 向行进。另外，虽然光可以沿不同的方向反射或以其他方式行进，但是光传播路径680是光 穿过调制器600的主要路径。
[0061] n-Si平板630主要掺杂有施主，并且因此包含的电子浓度比空穴浓度大。p-Si平板 650主要掺杂有受主，并且因此包含的空穴浓度比电子浓度大。栅极氧化物层640(其通常可 以被称为栅极介电质层640)可以包含允许相对快速地充放电的诸如三氧化二铋(Bi 2〇3)、氮 化硅(Si3N4)和氮氧化硅(SiO xNy)的介电材料。栅极氧化物层640被配置成促进自由载流子 移进和移出n-Si平板630和p-Si平板650。
[0062] 阳极660和阴极670包含了&工〇、附1〇、1、!1、铜（〇1)、铝以1)或适合于传导的任意 其他金属材料。阳极660耦接至p-Si平板650的第一表面699。阴极670耦接至n-Si平板630的 第二表面697。光场被脊形波导695限制，使得阳极660和阴极670的光吸收可以大幅降低。电 压可以通过阳极660和阴极670施加至调制器600以调制沿光传播路径680行进的光。与正向 偏置相对应地，阳极660连接至电压的正端子并且阴极670连接至电压的负端子。调制器600 通常在正向偏置下操作。
[0063] 在操作中，正向偏置电压通过阳极660和阴极670施加至调制器600以在栅极氧化 物层640的两侧上引起电荷积累。电荷积累改变了栅极氧化物层640两侧的载流子浓度，这 进而改变了第一脊形波导695的折射率，并且改变了通过光传播路径680的光的光学相位和 振幅。这种改变称为自由载流子等离子体色散效应。
[0064]在正向偏置下，调制器600可以具有约1.3飞法拉每微米(fF/wn)的大的微分电容 和约2V ? mm的非常高的调制效率。另外，调制器600可以通过具有约± 1V的电压摆幅的CMOS 驱动器(未示出）驱动。因此，调制器600相对小并且消耗相对较少的功率。
[0065]调制器600可以包括任意合适数目的叉指型结构690。此外，相位调制的量与叉指 型结构690的数目成正比。例如，假定相同的施加电压，包括四个叉指型结构690的调制器 600可以提供的相位调制为包括两个叉指型结构690的调制器600提供的相位调制的两倍。 另外，叉指型结构690的数目可以被设计成使得调制器600的共振波长在所使用的波长的范 围之外。例如，对于0带光通信（即，波长在1260nm与1360nm之间），n-Si平板630或p-Si平板 650的合适的宽度可以在260nm与300nm之间。因此，叉指型结构690的宽度可以在520nm与 600nm之间。
[0066] 图7是图6中的硅光调制器600的顶视图。与图6不同，图7示出了在n-Si平板630中 和在p-Si平板650中的不同的掺杂分布。具体地，n-Si平板630包括n++部710、n+部720、n部 730、以及第一可变掺杂部740。!!++部710是重掺杂的n型部，并且提供了与阴极670的低电阻 接触。n+部720是中等掺杂的n型部，并且提供了电子在n ++部710与n部730之间的有效移动。n 部730是轻掺杂的n型部，并且在减少的光损耗的情况下支持光学模式。第一可变掺杂部740 不具有有意设计的掺杂水平。确切地说，第一可变掺杂部740可以是未掺杂的、轻n掺杂的、 中等n掺杂的或重n掺杂的。
[0067] 类似地，p-Si平板650包括p++部750、p+部760、p部770、以及第二可变掺杂部78(Lp++ 部750是重掺杂的p型部，并且提供了与阳极660的低电阻接触。p+部760是中等掺杂的p型 部，并且提供了空穴在P++部750与p部770之间的有效移动。p部770是轻掺杂的p型部，并且在 减少的光损耗的情况下支持光学模式。第二可变掺杂部780不具有有意设计的掺杂水平。确 切地说，第二可变掺杂部780可以是轻n掺杂的、未掺杂的、轻p掺杂的、中等p掺杂的或重p掺 杂的。
[0068] 图8是沿图7中的剖切线A-A'截取的硅光调制器600的截面图。图8突出了叉指型结 构690的叉指性质。可以看出，调制器600包括三个叉指型结构690,并且光传播路径680相继 穿过所述三个叉指型结构690及其部件行进。
[0069] 图9是沿图7中的剖切线B-B'截取的硅光调制器600的另一截面图。图9突出了p-Si 平板650的结构。可以看出，p-Si平板650包括p++部750、p+部760、p部770、以及第二可变掺杂 部780。
[0070]图10是沿图7中的剖切线C-C'截取的硅光调制器600的另一截面图。图10突出了n-Si平板630的结构。可以看出，n-Si平板630包括n ++部710、n+部720、n部730、以及第一可变掺 杂部740。
[0071 ]图11是对于图6中的硅光调制器600的相对位置与载流子浓度关系的图表1100。如 图所示，x轴表示以M为单位的相对位置，并且y轴表示以cnf3为单位的载流子浓度。相对位 置指的是沿光传播路径680穿过叉指型结构690之一的距离。在三种施加电压（0V、0.5V和 IV)下示出了载流子浓度。对于每个另外的叉指型结构690,沿信号传播路径690的载流子浓 度类似。假定叉指型结构690包括：110nm厚的n-Si平板630，其由n区1110表示;5nm厚的栅极 氧化物层640，其由栅极氧化物区1120表示；以及110nm厚的p-Si平板650，其由p区1130表 不。
[0072]可以看出，在n区1110中，电子浓度1140远大于空穴浓度1150,当接近栅极氧化物 区1120时电子浓度1140开始降低，并且当接近栅极氧化物区1120时空穴浓度1150开始增 加。在栅极氧化物区1120中，没有载流子存在，这是因为其为绝缘体。在p区1130中，空穴浓 度1150远大于电子浓度1140,当远离栅极氧化物区1120时空穴浓度1150开始增加，并且当 远离栅极氧化物区1120时电子浓度1140开始降低。还可以看出，将施加的电压从0V增加至 0.5V以及IV引起栅极氧化物区1120附近的载流子浓度的较小的改变。
[0073] 图12是根据本公开内容的另一实施方式的硅光调制器1200的示意图。图12以图案 形式突出了调制器1200的掺杂浓度。调制器1200包括硅衬底1210、B0X层1220、两个n-Si平 板1230、两个p-Si平板1250、阳极1260和阴极1270,这类似于硅衬底610、B0X层620、两个n-Si平板630、两个p-Si平板650、阳极660和阴极670。栅极氧化物层、光传播路径和与调制器 600中的部件类似的其他部件没有被明确示出，然而它们可以存在。部件可以如图所示地布 置或者以任意其他合适的方式布置。
[0074] n-Si平板1230包括n++部1232、n+部1234和n部1236。与调制器600不同，n-Si平板 1230的可变掺杂部被物理上省略为由空间1240示出。如图所示，n-Si平板1230的掺杂朝向 调制器1200的中心横向减少，使得n ++部1232的掺杂为约1019cm_3至约102()cnf 3，n+部1234的掺 杂为约l〇17cnf3至约10 19cnf3,并且n部1236的掺杂为约1015cnf3至约5X10 18cnf3。
[0075] p-Si平板1250包括p++部1252、p+部1254和p部1256。与调制器600不同，p-Si平板 1250的可变掺杂部被物理上省略为由空间1280示出。如图所示，p-Si平板1250的掺杂朝向 调制器1200的中心横向减少，使得p ++部1252的掺杂为约1019cnf3至约102()Cnf 3，p+部1254的掺 杂为约l〇17cm_3至约10 19cm_3,并且p部1256的掺杂为约1015cm_3至约5X10 18cnf3。与调制器 600相同，调制器1200可以包括任意合适数目的n-Si平板1230、栅极氧化物层和p-Si平板 1250以形成任意合适数目的叉指型结构(未示出）。阳极1260和阴极1270未被掺杂并且因此 被示出为阴影。
[0076]图13是对于图6中的硅光调制器600和图12中的硅光调制器1200的光功率损耗的 图表1300 轴表示以ym为单位的波长，y轴表示以nm为单位的热氧化物厚度，并且光功率损 耗以分贝每厘米(dB/cm)为单位的灰度来表示。图表1300假定光的横向电(TE)模式、包括仅 热氧化物的栅极氧化物层640、220nm厚的绝缘体上硅(SOI)基底、以及300nm宽的叉指型结 构690。如图所示，功率损耗随着热氧化物厚度的增加而增加。
[0077]减少功率损耗的一种方式是减小热氧化物厚度。例如，图表1300示出了当热氧化 物厚度小于1.45nm时功率损耗小于40dB/cm。然而，热氧化物厚度可能需要大于2nm，这是因 为再小的话可能在P-Si平板650与n-Si平板630之间以及在p-Si平板1250与n-Si平板1230 之间触发大的隧穿电流和高的功率泄漏。因此，在栅极氧化物层640中采用热氧化物难以获 得小于40dB/cm的功率损耗。
[0078]功率损耗是由于在p-Si平板650、1250与栅极氧化物层640之间的界面处以及在n-Si平板630、1230与栅极氧化物层640之间的界面处的功率反射和辐射导致的。功率反射和 辐射是由硅与热氧化层之间的高的折射率差别导致的。例如，硅的折射率在C带（8卩，1528nm 与1565nm之间的波长）中为约3.45，并且热氧化物的折射率在C带中为约1.44。因此，纯的热 氧化物限制了性能。当栅极氧化物层640的折射率与硅的折射率3.45匹配时，功率损耗可以 得到降低。
[0079]为了匹配硅的折射率3.45,可以在栅极氧化物层640中采用高k材料。高k材料为具 有高介电常数k的材料，例如，二氧化铪(Hf02)、二氧化锆(Zr02)、二氧化钛(Ti0 2)、氮氧硅铪 (HfSiON)和HfAlO。采用高k材料，栅极氧化物层640的厚度可以小于2nm而没有导致功率泄 漏。因此，通过采用高k材料并且将高k材料的折射率调整成匹配硅的折射率，功率损耗可以 得到降低。另外，采用高k材料可以提高调制效率。
[0080]图14是HfAlO的结晶温度和介电常数的图表140CKX轴表示HfAlO化合物中铝(A1) 的百分比，左y轴表示以摄氏度（°C)为单位的结晶温度，并且右y轴表示常数单位或任意单 位的介电常数。曲线1410示出增加的A1百分比导致较高的结晶温度，并且曲线1420示出增 加的A1百分比导致较低的介电常数。
[0081 ]介电常数是折射率的平方。为了匹配硅的折射率3.45,栅极氧化物层640的介电常 数应当为约11.9025,其为3.45的平方。对于11.9025的介电常数，曲线1420示出了A1的百分 比为约42%。因此，栅极氧化物层640可以包含A1百分比为约42%或者在约40%与约44%之 间的范围内的HfAl0。当A1百分比为42 %时，曲线1410示出了为约980 °C的结晶温度。其他 HfAlO组合物和其他高k材料的折射率可以类似地匹配硅的折射率。
[0082]图15是HfAlO的带隙的图表150CLX轴表示HfAlO化合物中A1的百分比，并且y轴表 示以电子伏特(eV)为单位的带隙。曲线1510示出增加的A1百分比导致了较大的带隙。当A1 百分比为约42%时，曲线1510示出带隙为约6.4eV。
[0083]图16是对于图6中的硅光调制器600和图12中的硅光调制器1200的光功率损耗的 图表1600。1轴表示以Mi为单位的波长，y轴表示常数单位或任意单位的栅极氧化物层640折 射率，并且光功率损耗以dB/cm为单位的灰度来表示。与其中栅极氧化物层640包含热氧化 物的图表1300不同，图表1600假定栅极氧化物层640包含高k材料。图表1600还假定横向电 (TE)模式、硅的折射率3 ? 15、220nm厚的S0I基底、300nm宽的叉指型结构690、以及5nm厚的栅 极氧化物层640。如图所示，光功率损耗随着波长和栅极氧化物层640折射率移动至其各自 范围的中部而降低。对于大部分波长和栅极氧化物层640折射率，光功率损耗保持可控。因 此，调制器600、1200可以基于图表1600来设计使用的波长以及具有的栅极氧化物层640折 射率。
[0084]图17是对于图6中的硅光调制器600和图12中的硅光调制器1200的光功率损耗的 图1700。1轴表示以wii为单位的波长，y轴表示常数单位或任意单位的栅极氧化物层640折射 率，并且光功率损耗以dB/cm为单位的灰度来表示。图1700与图1600相同，不同之处在于图 表1700假定2.5nm厚的栅极氧化物层640来替代5nm厚的栅极氧化物层640。如图所示，光功 率损耗随着波长和栅极氧化物层640折射率移动至各自相应范围的中部而降低。因此，调制 器600、1200可以基于图1700来设计使用的波长以及具有的栅极氧化物层640折射率。此外， 调制器600、1200可以基于类似于图表1600、1700的图表但是具有不同的栅极氧化物层640 折射率来设计使用的波长以及具有的栅极氧化物层640折射率。此外，如图表1600、1700中 所示，栅极氧化物层640厚度可以被调整成使跨波长和折射率的范围的光功率损耗最小化。 [0085] 调制器600、1200可以如下来制造:首先，将BOX层620、1220沉积在硅衬底610、1210 上面。BOX层620、1220的厚度可以在1.5wii与3_之间。其次，将SOI基底沉积在BOX层620、 1220上面。SOI基底的厚度可以在100nm与500nm之间。第三，在SOI基底上面沉积氧化物的薄 层和Si3N4的薄层。氧化物的厚度可以为10nm，并且Si3N4的厚度可以在50nm与250nm之间。第 四，使用氧化物和Si 3N4作为干法蚀刻硬掩模，干法蚀刻硅直至到达BOX层620、1220。第五，在 S0I基底上沉积热氧化物或高k材料以形成栅极氧化物层640。栅极氧化物层640的厚度可以 在lnm与20nm之间。第六，在S0I基底上沉积多晶硅层。多晶硅的厚度可以在200nm与300nm之 间。第七，采用化学机械方法抛光多晶硅直至到达Si 3N4层。第八，采用湿法化学品例如磷酸 (H3P〇4)在约150°C的温度下去除Si3N4。第九，经由光刻、注入和退火来形成n-Si平板630、 1230和p-Si平板650、1250。注入不需要超浅，而是可以更深入n-Si平板630、1230和p-Si平 板650、1250。第十，经由光刻和干法蚀刻来形成脊形波导695。第^ ，形成阳极660、1260和 阴极670、1270。
[0086]图18是根据本公开内容的又一实施方式的硅光调制器1800的示意图。调制器1800 包括硅衬底18HKB0X层1820、两个n-Si平板1830、三个栅极氧化物层1840、两个p-Si平板 1850、两个阴极1860和两个阳极1870。类似于调制器600、1200中的部件的部件没有被明确 示出，然而它们可以存在。部件可以如图所示地布置或者以任意其他合适的方式布置。 [0087] 硅衬底1810、B0X层1820、n-Si平板1830、栅极氧化物层1840、p-Si平板1850、阴极 1860和阳极1870分别类似于硅衬底610，1220、8(^层620，1220、11-31平板630，1230、栅极氧 化物层640、p-Si平板650，1250、阳极660，1260、以及阴极670，1270。与调制器600(其包括耦 接至p-Si平板650的第一表面699的一个阳极660和耦接至n-Si平板630的第二表面697的一 个阴极)不同，并且与调制器1200(其类似于调制器600)不同，调制器1700包括耦接至n-Si 平板1830的顶部的两个阴极1860以及耦接至p-S i平板1850的顶部的两个阳极1870。附加的 阴极1860和阳极1870可以提供附加水平的调制。
[0088] 图19是图18中的硅光调制器1800的顶视图。与图18不同，图19示出了n-Si平板 1830和p-Si平板1850中的不同的掺杂分布。具体地，n-Si平板1830包括n+部1910、n部1920 和第一可变掺杂部1930,分别类似于n+部720,1234、n部730,1236和第一可变掺杂部740。然 而，与调制器600、1200中不同，调制器1800中的n-Si平板1830不包括n ++部。如同调制器600、 1200,可以物理上省略第一可变掺杂部1930。
[0089] 类似地，p-Si平板1850包括p+部1940、p部1950和第二可变掺杂部1960,分别类似 于P+部760，1254、p部770,1256和第二可变掺杂部780。然而，与调制器600、1200中不同，调 制器1800中的p-Si平板1850不包括p++部。如同调制器600、1200,可以物理上省略第二可变 掺杂部1960。
[0090]图20是沿图19中的剖切线A-A'截取的硅光调制器1800的截面图。图20突出了n-Si 平板1830、栅极氧化物层1840和p-Si平板1850的叉指型性质以及阴极1860和阳极1870的位 置。可以看出，与其中阳极660耦接至p-Si平板650的第一表面699并且阴极670耦接至n-Si 平板630的第二表面697的调制器600不同，并且与类似于调制器600的调制器1200不同，在 调制器1800中，阴极1860在n-Si平板1830上面，并且阳极1870在p-Si平板1850上面。
[0091]图21是沿图19中的剖切线B-B'截取的硅光调制器1800的另一截面图。图21突出了 P-Si平板1850和阳极1870的结构。可以看到，与其中阳极660、1260完全或主要为金属的调 制器600、1200不同，在调制器1800中，阳极1870包括耦接至两个第一硅支柱2120的第一金 属板2110。第一金属板2110包含1 &、0)、附1〇、1、!^、〇1^1或适合于传导的任意其他材料。 第一硅支柱2120是重掺杂的p-Si条，并且作用类似于p ++部750、1252。
[0092]图22是沿图19中的剖切线C-C'截取的硅光调制器1800的又一截面图。图22突出了 n-Si平板1830和阴极1860的结构。可以看到，与其中阴极670、1270完全或主要为金属的调 制器600、1200不同，在调制器1800中，阴极1860包括耦接至两个第二硅支柱2220的第二金 属板2210。第二金属板2210类似于第一金属板2110,并且第二硅支柱2220是重掺杂的n-Si 条，并且作用类似于n++部710、1232。
[0093]调制器1800可以遵循如上所述的用于制造调制器600、1200的步骤来制造。另外， 首先，在脊形波导上面沉积氧化物，并且通过光刻和干法蚀刻在氧化物中加工孔。其次，沉 积第二多晶硅以将孔填充满。第三，经由注入对多晶硅层进行掺杂。第四，施加夹层介电质 沉积（ILD)。第五，形成并且图案化阳极和阴极。
[0094]图23是示出了根据本公开内容的实施方式的调制光的方法2300的流程图。该方法 可以在调制器600、1200、1800中实现。在步骤2310处，使光穿过第一 n-Si平板。在步骤2320 处，使光穿过第一栅极氧化物层。在步骤2330处，使光穿过第一 p-Si平板。在步骤2340处，使 光穿过第二栅极氧化物层。在步骤2350处，使光穿过第二n-Si平板。在步骤2360处，使光穿 过第三栅极氧化物层。在步骤2370处，使光穿过第二p-Si平板。在步骤2380处，使用阳极和 阴极，利用数据对光进行调制。
[0095]图24是示出了根据本公开内容的实施方式的制造光调制器的方法2400的流程图。 方法2400可以被实现为制造调制器600、1200、1800。在步骤2410处，提供硅衬底。在步骤 2420处，在硅衬底上面形成BOX层。在步骤2430处，在BOX层上面形成多个叉指型结构。每个 叉指型结构包括n-Si平板、耦接至n-Si平板的栅极氧化物层、以及耦接至栅极氧化物层的 P-Si平板。叉指型结构限定了光传播路径。在步骤2440中，使叉指型结构彼此耦合。在步骤 2450处，在叉指型结构上面形成阳极和阴极。
[0096]图25是网络装置2500的示意图。网络装置2500可以适合于实现所公开的实施方 式。网络装置2500包括：用于接收数据的入端口 2510和接收器单元(Rx)2520;用于处理数据 的处理器、逻辑单元、或中央处理单元(CPU)2530;发送器单元(Tx)2540;用于发送数据的出 端口 2550;以及用于存储数据的存储器2560。网络装置2500还可以包括耦合至入端口 2510、 接收器单元2520、发送器单元2540和出端口 2550的光转电(0E)部件及电转光(E0)部件以用 于导出或引入光信号或电信号。
[0097] 处理器2530可以通过硬件和软件实现。处理器2530可以被实现为一个或更多个 CPU芯片、核（例如，作为多核处理器）、现场可编程门阵列(FPGA )、专用集成电路(AS 1C)、以 及数字信号处理器(DSP)。处理器2530与入端口 2510、接收器单元2520、发送器单元2540、出 端口 2550、和存储器2560通信。
[0098] 存储器2560包括一个或更多个磁盘、磁带驱动器和固态驱动器，并且可以用作溢 出数据存储装置，以当选择用于执行的程序时存储这样的程序，并且存储在程序执行期间 被读取的指令和数据。存储器2560可以是易失性的以及非易失性的，并且可以是只读存储 器(ROM)、随机存取存储器(RAM)、三重内容可寻址存储器(TCAM)、以及静态随机存取存储器 (SRAM)〇
[0099]术语"约"可以表示其后所跟的值的±10%。虽然本公开内容中已经提供了多个实 施方式，但是应当理解，在没有脱离本公开内容的精神或范围的情况下，所公开的系统和方 法可以以许多其他特定的形式来实施。本示例将被认为是说明性的而非限制性的，并且意 图不是限于本文所给出的细节。例如，各种元件或部件可以组合或集成在另一系统中，或某 些特征可以省略或不实现。
[0100]另外，在没有脱离本公开内容的范围的情况下，在各个实施方式中描述和示出的 作为离散或分立的技术、系统、子系统和方法可以与其他系统、模块、技术或方法组合或集 成。示出或讨论为彼此耦合或直接耦合或通信的其他项可以通过一些接口、装置或中间部 件间接地耦合或通信，而无论电地、机械地或以其他方式地均是如此。改变、取代和替代的 其他示例对于本领域技术人员来说是可以想到的，并且可以在没有脱离本文所公开的精神 和范围的情况下来进行。
【主权项】
1. 一种光调制器，包括： 硅衬底； 设置在所述硅衬底上面的掩埋氧化物(BOX)层；以及 设置在所述BOX层上面的脊形波导，并且所述脊形波导包括： 第一 η型娃(n-Si)平板； 耦接至所述第一 n-Si平板的第一栅极氧化物层； 耦接至所述第一栅极氧化物层的第一P型硅(P-Si)平板；以及 相继穿过所述第一 n-Si平板、所述第一栅极氧化物层和所述第一 p-Si平板行进的光传 播路径。2. 根据权利要求1所述的调制器，其中，所述第一n-Si平板、所述第一栅极氧化物层和 所述第一P-Si平板形成第一叉指型结构，并且其中，所述脊形波导还包括第二叉指型结构， 所述第二叉指型结构包括耦接至所述第一 P-Si平板的第二p-Si平板、耦接至所述第二p-Si 平板的第二栅极氧化物层、以及耦接至所述第二栅极氧化物层的第二n-Si平板。3. 根据权利要求2所述的调制器，还包括： 耦接至所述第一n-Si平板和所述第二n-Si平板的阴极；以及 耦接至所述第一 P-Si平板和所述第二p-Si平板的阳极。4. 根据权利要求2所述的调制器，还包括： 耦接至所述第一 n-Si平板的第一阴极； 耦接至所述第二n-Si平板的第二阴极；以及 耦接至所述第一 P-Si平板的第一阳极。5. 根据权利要求1所述的调制器，其中，所述第一n-Si平板包括第一轻掺杂η部、第一中 等掺杂η部和第一重掺杂η部。6. 根据权利要求5所述的调制器，其中，所述第一n-Si平板还包括第一可变掺杂部。7. 根据权利要求5所述的调制器，其中，所述第一轻掺杂η部具有约IO15厘米-3(cnf 3)至 约5 X IO18Cnf3的第一载流子浓度，所述第一中等掺杂η部具有约IO17Cnf 3至约IO19Cnf3的第二 载流子浓度，并且所述第一重掺杂η部具有约IO 19Cnf3至约IO2t3Cnf3的第三载流子浓度。8. 根据权利要求1所述的调制器，其中，所述第一p-Si平板包括第一轻掺杂ρ部、第一中 等掺杂P部和第一重掺杂P部。9. 根据权利要求8所述的调制器，其中，所述第一p-Si平板还包括第二可变掺杂部。10. 根据权利要求8所述的调制器，其中，所述第一轻掺杂ρ部具有IO15Cnf3至约5 X IO18Cnf3的第四载流子浓度，所述第一中等掺杂ρ部具有IO17Cnf 3至约IO19Cnf3的第五载流子 浓度，并且所述第一重掺杂P部具有IO 19Cnf3至约IO2t3Cnf3的第六载流子浓度。11. 根据权利要求1所述的调制器，其中，所述栅极氧化物层包含铝百分比在约40%至 约44%之间的铪铝氧化物(HfAlO)。12. 根据权利要求11所述的调制器，其中，所述栅极氧化物层的厚度小于2纳米(nm)。13. -种光调制系统，包括： 射频(RF)源； 直流(DC)电压源； 耦合至所述RF源和所述DC电压源的偏置器； 光发送器； 耦合至所述偏置器和所述光发送器的光调制器，并且所述光调制器包括彼此耦合的多 个叉指型结构，其中，每个叉指型结构包括： η型硅(n-Si)平板， 耦接至所述n-Si平板的栅极氧化物层，以及 耦接至所述栅极氧化物层的P型硅(P-Si)平板；以及 耦合至所述光调制器的光接收器。14. 根据权利要求13所述的系统，其中，所述光调制器包含具有第一折射率的硅，并且 所述栅极氧化物层包含具有与所述第一折射率匹配的第二折射率的高κ材料。15. 根据权利要求13所述的系统，其中，所述RF源被配置成生成RF信号，所述DC电压源 被配置成生成DC电压，并且所述偏置器被配置成基于所述RF信号和所述DC电压生成电信 号。16. 根据权利要求15所述的系统，其中，所述光发送器被配置成生成光输入，所述光调 制器被配置成基于所述电信号和所述光输入生成光输出，并且所述光接收器被配置成处理 所述光输出。17. 根据权利要求13所述的系统，其中，所述栅极氧化物层的厚度基于所述光调制器的 光功率损耗来确定。18. 一种方法，包括： 第一，使光穿过第一 η型硅(n-Si)平板； 第二，使所述光穿过耦接至所述第一 n-Si平板的第一栅极氧化物层； 第三，使所述光穿过耦接至所述第一栅极氧化物层的第一 P型硅(P-Si)平板； 第四，使所述光穿过耦接至所述第一P-Si平板的第二栅极氧化物层； 第五，使所述光穿过耦接至所述第二栅极氧化物层的第二n-Si平板； 第六，使所述光穿过耦接至所述第二n-Si平板的第三栅极氧化物层； 第七，使所述光穿过耦接至所述第三栅极氧化物层的第二P-Si平板；以及 使用阳极和阴极，利用数据对所述光进行调制。19. 一种方法，包括： 提供娃衬底； 在所述硅衬底上面形成掩埋氧化物(BOX)层； 在所述BOX层上面形成多个叉指型结构，其中，每个叉指型结构包括η型硅(n-Si)平板、 耦接至所述n-Si平板的栅极氧化物层、以及耦接至所述栅极氧化物层的p型硅(p-Si)平板， 并且其中，所述叉指型结构限定了光传播路径； 使所述叉指型结构彼此耦合；以及 在所述叉指型结构上面形成阳极和阴极。20. 根据权利要求19的权利要求所述的方法，其中，所述n-Si平板和所述p-Si平板包含 具有第一折射率的硅，并且所述栅极氧化物层包含具有第二折射率的高κ材料，并且其中， 所述方法还包括使所述第二折射率与所述第一折射率匹配。
【文档编号】G02F1/025GK105960607SQ201580005808
【公开日】2016年9月21日
【申请日】2015年1月26日
【发明人】郑大卫, 雷红兵, 徐千帆, 沈晓安, 白聿生
【申请人】华为技术有限公司