阵列基板、显示装置的制造方法
【专利摘要】本实用新型提供一种阵列基板和显示装置，属于显示技术领域，其可解决现有的阵列基板中数据线与栅线交叉重叠的区域耦合电容过大以及薄膜晶体管之间互相干扰的问题。本实用新型的阵列基板中，在栅线与数据线交叉的区域、沿栅线的延伸方向开设有栅切口，栅切口在栅切口的长度方向上至少延伸超过栅线与所述数据线交叉的区域。该阵列基板能够减少数据线与栅线之间的耦合电容；当栅切口延伸超过第一薄膜晶体管与第二薄膜晶体管之间的区域，还能够减少每个像素区的两个薄膜晶体管之间的相互干扰。
【专利说明】
阵列基板、显示装置
技术领域
[0001]本实用新型属于显示技术领域，具体涉及一种阵列基板和显示装置。
【背景技术】
[0002]如今，液晶显示技术已广泛应用于电视、手机、电脑以及公共信息显示屏等设备中。现有的液晶显示面板包括阵列基板，阵列基板包括垂直交叉设置的数据线、栅线和多个像素区，在每个像素区内设置有薄膜晶体管和像素电极，薄膜晶体管的栅极与栅线电连接，薄膜晶体管的漏极与像素电极电连接，薄膜晶体管的源极与数据线电连接，从而即可通过数据线和栅线对薄膜晶体管驱动，将数据信号写入像素电极。
[0003]现有技术中，为了能够实现宽视角液晶显示，每个像素区内通常设置两个像素电极，由两个薄膜晶体管分别对两个像素电极进行驱动。
[0004]发明人发现现有技术中至少存在如下问题:
[0005]1.在数据线与栅线重叠的区域，数据线与栅线之间将产生耦合电容，进而数据线与栅线发生串扰，导致画面显示不均匀；
[0006]2.每个像素区的两个薄膜晶体管相互干扰，导致画面质量下降。
【实用新型内容】
[0007]本实用新型针对现有的上述技术问题，提供一种阵列基板和显示装置。该阵列基板能够减少数据线与栅线之间的耦合电容，并减少每个像素区的两个薄膜晶体管之间的相互干扰。
[0008]解决本实用新型技术问题所采用的技术方案是:一种阵列基板，包括衬底基板、栅线、数据线和多个像素区，所述像素区内设置有第一像素电极和第二像素电极，所述第一像素电极与所述第二像素电极相对设置于所述像素区对应的所述栅线的两侧、且互相电绝缘;所述像素区还设置有第一薄膜晶体管和第二薄膜晶体管，所述数据线通过所述第一薄膜晶体管电连接所述第一像素电极，且所述数据线通过所述第二薄膜晶体管电连接所述第二像素电极，所述第一薄膜晶体管的栅极与所述第二薄膜晶体管的栅极分别位于所述像素区对应的所述栅线的两侧、且相对设置，所述栅线在与所述数据线交叉的区域、沿所述栅线的延伸方向开设有栅切口，所述栅切口在所述栅切口的长度方向上至少延伸超过所述栅线与所述数据线交叉的区域。
[0009]优选的是，所述栅切口的宽度小于所述栅线的宽度。
[0010]优选的是，所述栅切口在所述栅切口的长度方向上延伸超过所述第一薄膜晶体管的栅极与所述第二薄膜晶体管的栅极之间的区域。
[0011]优选的是，所述像素区还包括第一存储电极线和第二存储电极线，所述第一存储电极线与所述第一像素电极在所述衬底基板上的正投影至少部分重叠，所述第二存储电极线与所述第二像素电极在所述衬底基板上的正投影至少部分重叠。
[0012]优选的是，所述第一薄膜晶体管的栅极与所述第二薄膜晶体管的栅极同层设置、且分别与所述像素区对应的所述栅线电连接。
[0013]优选的是，所述第一薄膜晶体管的源极与所述第二薄膜晶体管的源极同层设置，所述第一薄膜晶体管的源极与所述第二薄膜晶体管的源极之间设置有源极连接线，所述源极连接线分别与所述第一薄膜晶体管的源极和所述第二薄膜晶体管的源极电连接，所述源极连接线与所述栅线交叉。
[0014]优选的是，所述源极连接线开设有源切口，所述源切口位于所述源极连接线的内部。
[0015]优选的是，所述源极连接线开设有源切口，所述源切口位于所述源极连接线的一个侧边上。
[0016]优选的是，所述栅切口在栅切口的长度方向上延伸超过所述第一薄膜晶体管的栅极与所述第二薄膜晶体管的栅极之间的区域，所述源切口位于所述源极连接线与所述栅线交叉的区域。
[0017]优选的是，所述栅切口在栅切口的长度方向上延伸超过所述第一薄膜晶体管的栅极与所述第二薄膜晶体管的栅极之间的区域，所述源切口在所述衬底基板上的正投影位于所述栅切口在所述衬底基板上的正投影内。
[0018]优选的是，所述第一薄膜晶体管的漏极与所述第二薄膜晶体管的漏极同层设置，所述第一薄膜晶体管的漏极与所述第一像素电极电连接，所述第二薄膜晶体管的漏极与所述第二像素电极电连接。
[0019]本实用新型提供另一技术方案:一种显示装置，包括上述阵列基板。
[0020]本实用新型提供的阵列基板和显示装置，首先，通过在栅线上与数据线交叉的区域开设有栅切口，能够减少数据线与栅线之间的耦合电容，进而减少数据线与栅线发生串扰，保证画面均匀显示；
[0021 ]其次，将栅切口在栅切口的长度方向上延伸超过第一薄膜晶体管与第二薄膜晶体管之间的区域，从而能够减少第一薄膜晶体管与第二薄膜晶体管之间的相互干扰；
[0022]最后，设置源极连接线将第一薄膜晶体管的源极与第二薄膜晶体管的源极电连接，能够使第一薄膜晶体管的源极的电压与第二薄膜晶体管的源极的电压时刻保持一致，从而保证第一薄膜晶体管与第二薄膜晶体管驱动的一致性;并且，通过在源极连接线上开设源切口，能够减少源极连接线与栅线之间的耦合电容，进而减少源极连接线与栅线发生串扰。
【附图说明】
[0023]图1A为本实用新型的实施例1的阵列基板中一个像素区的一种结构示意图；
[0024]图1B为本实用新型的实施例1的阵列基板中一个像素区的另一种结构示意图；
[0025]图2为图1A中沿A1-A2线的剖视图；
[0026]图3为本实用新型的实施例2的阵列基板中一个像素区的结构示意图；
[0027]图4为图3中沿B1-B2线的剖视图；
[0028]图5为本实用新型的实施例3的阵列基板中一个像素区的结构示意图；
[0029]图6为图5中沿C1-C2线的剖视图；
[0030]图7为本实用新型的实施例4的阵列基板中一个像素区的结构示意图；
[0031]图8为图7中沿D1-D2线的剖视图；
[0032]图9为本实用新型的实施例5的阵列基板中一个像素区的结构示意图；
[0033]图10为图9中沿E1-E2线的剖视图。
[0034]其中，附图标记为:
[0035]1、数据线;2、栅线；3、栅切口 ； 4a、第一存储电极线;4b、第二存储电极线；5a、第一像素电极;5b、第二像素电极;6a、第一薄膜晶体管的栅极;6b、第二薄膜晶体管的栅极;7a、第一薄膜晶体管的源极;7b、第二薄膜晶体管的源极;8a、第一薄膜晶体管的漏极;8b、第二薄膜晶体管的漏极;9a、第一薄膜晶体管的有源层;9b、第二薄膜晶体管的有源层;9、有源层；1、栅绝缘层；11、钝化层；12、源极连接线；13、源切口； 14、衬底基板；15a、第一过孔；15b、第二过孔。
【具体实施方式】
[0036]为使本领域技术人员更好地理解本实用新型的技术方案，下面结合附图和【具体实施方式】对本实用新型作进一步详细描述。
[0037]实施例1:
[0038]本实施例提供一种阵列基板，在该阵列基板中，栅线在与数据线交叉的区域、沿栅线的延伸方向开设有栅切口，能够减少数据线与栅线之间的耦合电容，进而减少数据线与栅线发生串扰。
[0039]图1A为本实施例的阵列基板中一个像素区的一种结构示意图，图2为图1A中沿Al-A2线的剖视图，如图1A、图2所示，阵列基板包括衬底基板14、栅线2、数据线I和多个像素区，像素区内设置第一像素电极5a和第二像素电极5b，第一像素电极5a与第二像素电极5b相对设置于像素区对应的栅线2的两侧、且互相电绝缘;每一像素区内均设置有第一薄膜晶体管和第二薄膜晶体管，数据线I通过第一薄膜晶体管电连接第一像素电极5a，且数据线I通过第二薄膜晶体管电连接第二像素电极5b，第一薄膜晶体管的栅极6a与第二薄膜晶体管的栅极6b分别位于像素区对应的栅线2的两侧、且相对设置，栅线2在与数据线I交叉的区域、沿栅线2的延伸方向开设有栅切口 3，栅切口 3在栅切口 3的长度方向上延伸超过栅线2与数据线I交叉的区域，栅切口3的长度方向与栅线2的延伸方向一致。
[0040]图1B为本实施例的阵列基板中一个像素区的另一种结构示意图，图1B的像素区的结构与图1A的像素区的结构的区别在于，图1B中的栅切口 3在栅切口 3的长度方向上延伸超过栅线2与数据线I交叉的区域，且延伸至了第一薄膜晶体管的栅极7a与第二薄膜晶体管的栅极7b之间的区域。这样设置栅切口 3不仅有利于减小栅线2与数据线I之间的耦合电容，还有利于减小第一薄膜晶体管与第二薄膜晶体管之间的干扰。
[0041]具体的，数据线I和栅线2可以采用导电材料形成，导电材料包括Cu、Al、Mo、T1、Cr或W，当然也可采用上述材料的合金形成。其中，栅线2可以是单层结构，也可以是多层结构，例如Mo/Al/Mo的多层结构、Ti/Cu/Ti的多层结构、Mo/Ti/Cu的多层结构。
[0042]栅切口3的宽度小于栅线2的宽度，从而保证栅线2不会因为开设了栅切口 3而断裂，栅切口 3的形状优选为长方形，当然也可以采用其他形状。栅线2上开设栅切口 3使栅线2与数据线I的重叠面积减小，能够减少数据线I与栅线2之间的耦合电容，进而减少数据线I与栅线2发生串扰。栅切口 3的宽度方向与数据线I的延伸方向一致。栅线2的宽度方向与数据线I的延伸方向一致。
[0043]该阵列基板的像素区还包括两条存储电极线，分别为第一存储电极线4a和第二存储电极线4b，第一存储电极线4a和第二存储电极线4b分别与第一像素电极5a和第二像素电极5b在衬底基板14上的正投影至少部分重叠。
[0044]具体的，第一存储电极线4a和第二存储电极线4b分别与栅线2平行设置;并且，第一存储电极线4a和第二存储电极线4b与栅线2同层设置，第一存储电极线4a与第一像素电极5a在衬底基板14上的正投影至少部分重叠;第二存储电极线4b与第二像素电极5b在衬底基板14上的正投影至少部分重叠。
[0045]采用上述阵列基板形成显示装置时，当对同一像素区内的第一存储电极线4a和第二存储电极线4b电压分别控制时，通过第一存储电极线4a与第一像素电极5a之间的存储电容和第二存储电极线4b与第二像素电极5b之间的存储电容，第一像素电极5a与第二像素电极5b将产生不同的电压，也就是说，第一像素电极5a与第二像素电极5b采用不同的电压驱动各自对应的液晶，这样可补偿整个阵列基板显示的视角、改善色偏缺陷。
[0046]第一薄膜晶体管的栅极6a与第二薄膜晶体管的栅极6b同层设置、且分别与像素区对应的栅线2电连接。第一薄膜晶体管的源极7a与第二薄膜晶体管的源极7b同层设置、且与同一数据线I电连接。第一薄膜晶体管的漏极8a与第二薄膜晶体管的漏极Sb同层设置，第一薄膜晶体管的漏极8a与第一像素电极5a通过钝化层11上的第一过孔15a电连接，第二薄膜晶体管的漏极Sb与第二像素电极5b通过钝化层11上的第二过孔15b电连接。
[0047]第一薄膜晶体管的有源层9a与第二薄膜晶体管的有源层9b同层设置。
[0048]第一薄膜晶体管的栅极6a与有源层9(包括第一薄膜晶体管的有源层9a和第二薄膜晶体管的有源层9b)之间以及第二薄膜晶体管的栅极6b与有源层9之间设置有栅绝缘层10，栅绝缘层10采用氧化硅或氮化硅制备，栅绝缘层10可以是单层结构，也可以是多层结构，例如氧化硅/氮化硅的多层结构，同时，由于栅绝缘层10形成在栅线2上方，在制备过程中，栅切口3内将填入栅绝缘层10的材料。此外，有源层9可采用非晶硅、多晶硅、微晶硅、氧化物半导体中的任一种材料制备。
[0049]第一薄膜晶体管与像素区内的第一像素电极5a之间以及第二薄膜晶体管与像素区内的第二像素电极5b之间设置有钝化层11，钝化层11可以采用无机物材料制备，例如氮化硅，也可以采用有机物材料制备，例如有机树脂。也就是说，钝化层11设置在第一薄膜晶体管的源极7a、漏极8a与第一像素电极5a以及第二薄膜晶体管的源极7b、漏极Sb与第二像素电极5b之间。其中，像素区内的第一像素电极5a和第二像素电极5b采用透明金属氧化物导电材料形成，透明金属氧化物导电材料包括氧化铟锡(ITO)或氧化铟锌(ΙΖ0)。
[0050]本实施例提供的阵列基板，通过在栅线上与数据线交叉的区域开设有栅切口，能够减少数据线与栅线的重叠区域面积，减少数据线与栅线之间的耦合电容，进而减少数据线与栅线发生串扰，保证画面均匀显示。
[0051 ] 实施例2:
[0052]本实施例提供一种阵列基板，其具有与实施例1的阵列基板类似的结构，其与实施例I的区别在于:本实施例的阵列基板中，栅线上开设的栅切口，在栅切口的长度方向上延伸超过了第一薄膜晶体管的栅极与第二薄膜晶体管的栅极之间的区域。
[0053]图3为本实施例的阵列基板中一个像素区的结构示意图，如图3所示，在阵列基板中，栅线2在与数据线I交叉的区域、沿栅线2的延伸方向开设有栅切口3，栅切口3在长度方向上延伸超过了第一薄膜晶体管的栅极与第二薄膜晶体管的栅极之间的区域，相比实施例1，分隔第一薄膜晶体管和第二薄膜晶体管的效果更好。
[0054]图4为图3中沿B1-B2线的剖视图，如图4所示，第一薄膜晶体管的栅极6a与第二薄膜晶体管的栅极6b同层设置、且与同一栅线2电连接。其中，第一薄膜晶体管的栅极6a与第二薄膜晶体管的栅极6b位于栅线2的不同侧，且相对设置栅线2的中部开设有栅切口 3，栅切口 3内填入有栅绝缘层1的材料。
[0055]本实施例提供的阵列基板，在实施例1的阵列基板的基础上，将栅切口延伸超过第一薄膜晶体管与第二薄膜晶体管之间的区域，从而能够减少第一薄膜晶体管与第二薄膜晶体管之间的相互干扰。
[0056]实施例3:
[0057]本实施例提供一种阵列基板，其具有与实施例2的阵列基板类似的结构，其与实施例2的区别在于:本实施例的阵列基板中，在第一薄膜晶体管的源极与第二薄膜晶体管的源极之间设置有源极连接线，源极连接线分别与第一薄膜晶体管的源极和第二薄膜晶体管的源极电连接，源极连接线与栅线交叉。本实施例并不对源极连接线的长度进行限制，源极连接线的长度可以大于栅线的宽度，源极连接线的长度也可以小于栅线的宽度，或者源极连接线的长度也可以等于栅线的宽度。源极连接线的长度方向与数据线的延伸方向一致。
[0058]图5为本实施例的阵列基板中一个像素区的结构示意图，如图5所示，在阵列基板中，第一薄膜晶体管的源极7a与第二薄膜晶体管的源极7b之间设置有源极连接线12，源极连接线12与栅线2交叉，优选为垂直交叉设置。
[0059]图6为图5中沿C1-C2线的剖视图，如图6所示，在阵列基板中，源极连接线12与第一薄膜晶体管的源极7a和第二薄膜晶体管的源极7b同层设置，相应的，第一薄膜晶体管的有源层9a与第二薄膜晶体管的有源层9b同层设置、且相互连接。
[0060]本实施例提供的阵列基板，在实施例2的阵列基板的基础上，通过设置源极连接线将第一薄膜晶体管的源极与第二薄膜晶体管的源极电连接，能够使第一薄膜晶体管的源极的电压与第二薄膜晶体管的源极的电压时刻保持一致，从而保证第一薄膜晶体管与第二薄膜晶体管驱动的一致性。
[0061 ] 实施例4:
[0062]本实施例提供一种阵列基板，其具有与实施例3的阵列基板类似的结构，其与实施例3的区别在于:本实施例的阵列基板中，源极连接线开设有源切口，源切口位于源极连接线的内部。优选地，源切口位于源极连接线与栅线交叉的区域。本实施例中，源极连接线与栅线交叉的区域包括源极连接线和源切口分别与栅线和栅切口交叉的区域。
[0063]图7为本实施例的阵列基板中一个像素区的结构示意图，图8为图7中沿D1-D2线的剖视图，如图7、图8所示，在阵列基板中，栅切口3延伸超过第一薄膜晶体管的栅极6a与第二薄膜晶体管的栅极6b之间的区域。源极连接线12与栅切口 3交叉的区域开设有源切口 13，源切口 13在衬底基板14上的正投影位于栅切口3在衬底基板14上的正投影内。这样，能够减小源极连接线12与栅线2重叠区域的面积，进而减少源极连接线与栅线之间的耦合电容。
[0064]同时，源切口13的宽度小于源极连接线12的宽度，以保证源极连接线12不会因为开设有源切口 13而造成断裂。源切口 13的形状优选为方形，当然也可以采用其他形状。源极连接线12和源切口 13的宽度方向与栅线2的延伸方向一致。
[0065]本实施例提供的阵列基板，在实施例3的阵列基板的基础上，通过在源极连接线与栅线交叉的区域开设源切口，能够减少源极连接线与栅线之间的耦合电容，进而减少源极连接线与栅线发生串扰。
[0066]实施例5:
[0067]本实施例提供一种阵列基板，其具有与实施例4的阵列基板类似的结构，其与实施例4的区别在于:本实施例的阵列基板中，源极连接线开设有源切口，源切口位于源极连接线的一个侧边上。优选地，源切口位于源极连接线与栅线交叉的区域。本实施例中，源极连接线与栅线交叉的区域包括源极连接线和源切口分别与栅线和栅切口交叉的区域。
[0068]图9为本实施例的阵列基板中一个像素区的结构示意图，图10为图9中沿E1-E2线的剖视图，如图9、图10所示，在阵列基板中，栅切口3延伸超过第一薄膜晶体管的栅极6a与第二薄膜晶体管的栅极6b之间的区域。源极连接线12的一个侧边上与栅切口 3交叉的区域开设有源切口 13，源切口 13在衬底基板14上的正投影位于栅切口 3在衬底基板14上的正投影内。
[0069]本实施例提供的阵列基板能够起到与实施例4的阵列基板相同的效果。
[0070]实施例6:
[0071]本实施例提供一种显示装置，该显示装置包括实施例1-5中任一种阵列基板。
[0072]该显示装置可以为:液晶显示面板、电子纸、手机、平板电脑、电视机、显示器、笔记本电脑、数码相框、导航仪等任何具有显示功能的产品或部件。
[0073]本实施例的显示装置，能够减少数据线与栅线的重叠区域面积，减少数据线与栅线之间的耦合电容，进而减少数据线与栅线发生串扰，保证画面均匀显示。
[0074]可以理解的是，以上实施方式仅仅是为了说明本实用新型的原理而采用的示例性实施方式，然而本实用新型并不局限于此。对于本领域内的普通技术人员而言，在不脱离本实用新型的精神和实质的情况下，可以做出各种变型和改进，这些变型和改进也视为本实用新型的保护范围。
【主权项】
1.一种阵列基板，包括衬底基板、栅线、数据线和多个像素区，其特征在于，所述像素区内设置有第一像素电极和第二像素电极，所述第一像素电极与所述第二像素电极相对设置于所述像素区对应的所述栅线的两侧、且互相电绝缘;所述像素区还设置有第一薄膜晶体管和第二薄膜晶体管，所述数据线通过所述第一薄膜晶体管电连接所述第一像素电极，且所述数据线通过所述第二薄膜晶体管电连接所述第二像素电极，所述第一薄膜晶体管的栅极与所述第二薄膜晶体管的栅极分别位于所述像素区对应的所述栅线的两侧、且相对设置，所述栅线在与所述数据线交叉的区域、沿所述栅线的延伸方向开设有栅切口，所述栅切口在所述栅切口的长度方向上至少延伸超过所述栅线与所述数据线交叉的区域。2.根据权利要求1所述的阵列基板，其特征在于，所述栅切口的宽度小于所述栅线的宽度。3.根据权利要求1所述的阵列基板，其特征在于，所述栅切口在所述栅切口的长度方向上延伸超过所述第一薄膜晶体管的栅极与所述第二薄膜晶体管的栅极之间的区域。4.根据权利要求1所述的阵列基板，其特征在于，所述像素区还包括第一存储电极线和第二存储电极线，所述第一存储电极线与所述第一像素电极在所述衬底基板上的正投影至少部分重叠，所述第二存储电极线与所述第二像素电极在所述衬底基板上的正投影至少部分重叠。5.根据权利要求1所述的阵列基板，其特征在于，所述第一薄膜晶体管的栅极与所述第二薄膜晶体管的栅极同层设置、且分别与所述像素区对应的所述栅线电连接。6.根据权利要求1所述的阵列基板，其特征在于，所述第一薄膜晶体管的源极与所述第二薄膜晶体管的源极同层设置，所述第一薄膜晶体管的源极与所述第二薄膜晶体管的源极之间设置有源极连接线，所述源极连接线分别与所述第一薄膜晶体管的源极和所述第二薄膜晶体管的源极电连接，所述源极连接线与所述栅线交叉。7.根据权利要求6所述的阵列基板，其特征在于，所述源极连接线开设有源切口，所述源切口位于所述源极连接线的内部。8.根据权利要求6所述的阵列基板，其特征在于，所述源极连接线开设有源切口，所述源切口位于所述源极连接线的一个侧边上。9.根据权利要求7或8所述的阵列基板，其特征在于，所述栅切口在栅切口的长度方向上延伸超过所述第一薄膜晶体管的栅极与所述第二薄膜晶体管的栅极之间的区域，所述源切口位于所述源极连接线与所述栅线交叉的区域。10.根据权利要求7或8所述的阵列基板，其特征在于，所述栅切口在栅切口的长度方向上延伸超过所述第一薄膜晶体管的栅极与所述第二薄膜晶体管的栅极之间的区域，所述源切口在所述衬底基板上的正投影位于所述栅切口在所述衬底基板上的正投影内。11.根据权利要求1-8任一所述的阵列基板，其特征在于，所述第一薄膜晶体管的漏极与所述第二薄膜晶体管的漏极同层设置，所述第一薄膜晶体管的漏极与所述第一像素电极电连接，所述第二薄膜晶体管的漏极与所述第二像素电极电连接。12.—种显示装置，其特征在于，包括权利要求1-11任一所述的阵列基板。
【文档编号】G02F1/1368GK205427404SQ201620257716
【公开日】2016年8月3日
【申请日】2016年3月30日
【发明人】程鸿飞, 先建波, 李盼, 郝学光
【申请人】京东方科技集团股份有限公司