阵列基板和显示装置的制造方法
【专利摘要】本实用新型公开了一种阵列基板和显示装置，属于显示技术领域。所述阵列基板包括：衬底基板；衬底基板上包括像素区域和围绕像素区域的周边区域，像素区域和周边区域形成有栅线、周边区域形成有静电释放支路、第一静电保护单元和静电保护线；静电释放支路与栅线的预设段并联,栅线的预设段位于周边区域；第一静电保护单元分别与静电释放支路和静电保护线建立有连接。本实用新型通过在栅线的预设段上并联一条静电释放支路，并将第一静电保护单元连接在该静电释放支路上，解决了相关技术中在栅线正常工作时，静电保护单元中的薄膜晶体管存在寄生电容，对栅线的正常工作产生了影响的问题。达到了栅线信号受到静电保护单元的影响减小的效果。
【专利说明】
阵列基板和显示装置
技术领域
[0001]本实用新型涉及显示技术领域，特别涉及一种阵列基板和显示装置。
【背景技术】
[0002]显示装置通常包括阵列基板、彩膜基板以及分布在阵列基板与彩膜基板之间的液晶。其中，阵列基板的结构复杂，是显示装置的重要组成部分。阵列基板通常包括衬底基板和形成于衬底基板上的数据线、栅线和公共电极线。阵列在制造过程或使用过程中，栅线上可能会产生电压较高的静电，该静电可能会损坏栅线。
[0003]现有技术中有一种阵列基板，该阵列基板包括衬底基板以及设置在衬底基板上的栅线、静电保护单元和静电保护线，静电保护单元分别与栅线和静电保护线连接。静电保护单元通常包括N型薄膜晶体管等元件，栅线保护单元能够在栅线上产生静电时，将静电导向静电保护线进行释放。
[0004]在实现本实用新型的过程中，发明人发现现有技术至少存在以下问题:与栅线连接的静电保护单元中的薄膜晶体管存在寄生电容，对栅线的正常工作产生了影响。
【实用新型内容】
[0005]为了解决现有技术中与栅线连接的静电保护单元中的薄膜晶体管存在寄生电容，对栅线的正常工作产生了影响的问题，本实用新型实施例提供了一种阵列基板和显示装置。所述技术方案如下:
[0006]根据本实用新型的第一方面，提供了一种阵列基板，所述阵列基板包括:
[0007]衬底基板；
[0008]所述衬底基板上包括像素区域和围绕像素区域的周边区域，所述像素区域和所述周边区域形成有栅线、所述周边区域形成有静电释放支路、第一静电保护单元和静电保护线；
[0009]所述静电释放支路与所述栅线的预设段并联，所述栅线的预设段位于所述周边区域；
[0010]所述第一静电保护单元分别与所述静电释放支路和所述静电保护线建立有连接。
[0011]可选地，所述第一静电保护单元包括:第一N型薄膜晶体管和第二 N型薄膜晶体管，
[0012]所述第一N型薄膜晶体管的栅极和源极均与所述静电释放支路连接，漏极与所述静电保护线连接；
[0013]所述第二N型薄膜晶体管的栅极和源极均与所述静电保护线连接，漏极与所述静电释放支路连接。
[0014]可选地，在所述周边区域，所述衬底基板上形成有包括所述第一N型薄膜晶体管的栅极、所述第二 N型薄膜晶体管的栅极、所述栅线和所述静电释放支路的第一图案；
[0015]在所述周边区域，形成有所述第一图案的所述衬底基板上形成有包括所述第一N型薄膜晶体管的源极和漏极、所述第二 N型薄膜晶体管的源极和漏极以及所述静电保护线的第二图案；
[0016]在所述周边区域，形成有所述第二图案的所述衬底基板上形成有第一电极和第二电极，所述第一电极通过两个过孔分别与所述第一 N型薄膜晶体管的源极和所述静电释放支路连接，所述第二电极通过两个过孔分别与所述第二 N型薄膜晶体管的栅极和所述静电保护线连接。
[0017]可选地，在所述周边区域，所述第一静电保护单元还与所述栅线上除所述栅线的预设段外的部分连接，所述第一静电保护单元包括:第一 N型薄膜晶体管和第二 N型薄膜晶体管，
[0018]在所述周边区域，所述第一N型薄膜晶体管的栅极与所述静电释放支路连接，漏极与所述静电保护线连接，源极与所述栅线上除所述栅线的预设段外的部分连接；
[0019]在所述周边区域，所述第二N型薄膜晶体管的栅极和源极均与所述静电保护线连接，漏极与所述栅线上除所述栅线的预设段外的部分连接。
[0020]可选地，在所述周边区域，所述静电保护线与所述静电释放支路和所述栅线的预设段均垂直交叉排布。
[0021]可选地，所述周边区域还形成有公共电极线和第二静电保护单元，
[0022]所述第二静电保护单元分别与所述静电保护线和所述公共电极线连接。
[0023]可选地，在所述周边区域，所述公共电极线与所述静电释放支路和所述栅线的预设段均垂直交叉排布。
[0024]可选地，所述第二静电保护单元包括:第三N型薄膜晶体管和第四N型薄膜晶体管，
[0025]所述第三N型薄膜晶体管的栅极和源极均与所述静电保护线连接，漏极与所述公共电极线连接；
[0026]所述第四N型薄膜晶体管的栅极和源极均与所述公共电极线连接，漏极与所述静电保护线连接。
[0027]可选地，所述静电释放支路与所述栅线的预设段之间连接有导线，所述导线在所述衬底基板上的正投影位于所述静电保护线在所述衬底基板上的正投影和所述公共电极线在所述衬底基板上的正投影之间。
[0028]可选地，所述静电释放支路与所述栅线的预设段之间连接有导线。
[0029]可选地，所述静电保护线为公共电极线。
[0030]可选地，所述周边区域还形成有公共电极线，
[0031]所述公共电极线与所述静电保护线之间连接有导线。
[0032]根据本实用新型的第二方面，提供一种显示装置，所述显示装置包括第一方面提供的任一阵列基板。
[0033]本实用新型实施例提供的技术方案带来的有益效果是:
[0034]通过在栅线的预设段上并联一条静电释放支路，并将第一静电保护单元连接在该静电释放支路上，解决了现有技术中在栅线正常工作时，静电保护单元中的薄膜晶体管存在寄生电容，对栅线的正常工作产生了影响的问题。达到了栅线在正常工作时，栅线信号受到静电保护单元的影响减小，栅线信号能够在阻抗较小的栅线的预设段上传递，而在栅线上产生静电时，静电保护单元导通，静电由静电释放支路流向静电保护线的效果。
【附图说明】
[0035]为了更清楚地说明本实用新型实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本实用新型的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其它的附图。
[0036]图1是本实用新型实施例示出的一种阵列基板的电路结构示意图；
[0037]图2是本实用新型实施例示出的另一种阵列基板的电路结构示意图；
[0038]图3是本实用新型实施例示出的一种阵列基板的电路布线结构示意图；
[0039]图4是图3所示阵列基板中沿ml-m2线的截面示意图；
[0040]图5是图3所示阵列基板中沿m3-m4线的截面示意图；
[0041]图6是本实用新型实施例示出的另一种阵列基板的电路结构示意图；
[0042]图7是本实用新型实施例示出的另一种阵列基板的电路结构示意图；
[0043]图8是本实用新型实施例示出的另一种阵列基板的电路结构示意图；
[0044]图9是本实用新型实施例示出的另一种阵列基板的电路结构示意图；
[0045]图10是本实用新型实施例示出的另一种阵列基板的电路结构示意图。
[0046]上述各个附图中，附图标记的含义可以为:11-衬底基板，Z-周边区域，12-栅线。13-静电释放支路，14-第一静电保护单元，15-静电保护线，y-栅线的预设段，Tl-第一 N型薄膜晶体管，gl-第一 N型薄膜晶体管的栅极，S1-第一 N型薄膜晶体管的源极，dl-第一 N型薄膜晶体管的漏极，T2-第二 N型薄膜晶体管，g2-第二 N型薄膜晶体管的栅极，s2-第二 N型薄膜晶体管的源极，d2-第二 N型薄膜晶体管的漏极，jl-第一电极，j2-第二电极，kl和k2-过孔，16-公共电极线，17-第二静电保护单元，T3-第三N型薄膜晶体管，g3-第三N型薄膜晶体管的栅极，s 3-第三N型薄膜晶体管的源极，d3-第三N型薄膜晶体管的漏极，T4-第四N型薄膜晶体管，g4_第四N型薄膜晶体管的栅极，s4-第四N型薄膜晶体管的源极，d4-第四N型薄膜晶体管的漏极，18和19-导线，bl-第一 N型薄膜晶体管的有源层，b2-第二 N型薄膜晶体管的有源层，31-钝化层，32-栅绝缘层。
[0047]通过上述附图，已示出本实用新型明确的实施例，后文中将有更详细的描述。这些附图和文字描述并不是为了通过任何方式限制本实用新型构思的范围，而是通过参考特定实施例为本领域技术人员说明本实用新型的概念。
【具体实施方式】
[0048]为使本实用新型的目的、技术方案和优点更加清楚，下面将结合附图对本实用新型实施方式作进一步地详细描述。
[0049]图1是本实用新型实施例示出的一种阵列基板的电路结构示意图。该阵列基板可以包括:
[0050]衬底基板11;
[0051]衬底基板11上包括像素区域(图1中未示出)和围绕像素区域的周边区域Z，像素区域和周边区域Z形成有栅线12、周边区域Z形成有静电释放支路13、第一静电保护单元14和静电保护线15;
[0052]静电释放支路13与栅线12的预设段y并联，栅线的预设段y位于周边区域Z;
[0053]第一静电保护单元14分别与静电释放支路13和静电保护线15建立有连接。
[0054]本实用新型实施例中，栅线12延伸进入像素区域(图1中未示出)。
[0055]综上所述，本实用新型实施例提供的阵列基板，通过在栅线的预设段上并联一条静电释放支路，并将第一静电保护单元连接在该静电释放支路上，解决了现有技术中在栅线正常工作时，静电保护单元中的薄膜晶体管存在寄生电容，对栅线的正常工作产生了影响的问题。达到了栅线在正常工作时，栅线信号受到静电保护单元的影响减小，栅线信号能够在阻抗较小的栅线的预设段上传递，而在栅线上产生静电时，静电保护单元导通，静电由静电释放支路流向静电保护线的效果。
[0056]进一步的，请参考图2，其示出了本实用新型实施例提供的另一种阵列基板的电路结构示意图，该阵列基板在图1所示的阵列基板的基础上增加了更优选的部件，从而使得本实用新型实施例提供的阵列基板具有更好的性能。
[0057]第一静电保护单元14包括:第一N型薄膜晶体管Tl和第二 N型薄膜晶体管T2。
[0058]第一N型薄膜晶体管Tl的栅极gl和源极Si均与静电释放支路13连接，漏极dl与静电保护线15连接。
[0059]第二N型薄膜晶体管T2的栅极g2和源极s2均与静电保护线15连接，漏极d2与静电释放支路13连接。
[0060]在栅线12上产生静电时，第一N型薄膜晶体管Tl打开，栅线上的静电通过静电释放支路13经第一 N型薄膜晶体管Tl的源极S1、第一 N型薄膜晶体管Tl的漏极dl流向静电保护线15;静电保护线15上产生静电时，第二 N型薄膜晶体管T2打开，静电保护线上的静电经第二 N型薄膜晶体管T2的源极s2、第二 N型薄膜晶体管T2的漏极d2流向静电释放支路13。
[0061]图2中，第一薄膜晶体管Tl的源极Si和第二薄膜晶体管T2的漏极d2可以连接后再与静电释放支路13连接，或者分别与静电释放支路13连接。
[0062]如图3所示，其为本实用新型实施例提供的一种阵列基板的电路布线结构示意图。其中，在周边区域Z，衬底基板11上形成有包括第一N型薄膜晶体管Tl的栅极gl、第二N型薄膜晶体管T2的栅极g2、栅线12和静电释放支路13的第一图案。
[0063]在周边区域Z，形成有第一图案的衬底基板11上形成有包括第一N型薄膜晶体管Tl的源极Si和漏极dl、第二 N型薄膜晶体管T2的源极s2和漏极d2以及静电保护线15的第二图案。
[0064]在周边区域Z，形成有第二图案的衬底基板11上形成有第一电极jI和第二电极j2，第一电极jl通过两个过孔kl分别与第一 N型薄膜晶体管Tl的源极Si和静电释放支路13连接，第二电极j2通过两个过孔k2分别与第二 N型薄膜晶体管T2的栅极g2和静电保护线15连接。第一电极j I和第二电极j2的材料可以包括氧化铟锡(英文:Indium Tin Oxides;简称:ΙΤ0)ο
[0065]图3中没有示出第一N型薄膜晶体管Tl和第二 N型薄膜晶体管Τ2的有源层的图案。
[0066]如图4所示，其为图3所示的阵列基板的电路布线结构示意图中，沿ml_m2线的截面示意图，其中，kl为过孔，jl为第一电极，13为静电释放支路，d2为第二N型薄膜晶体管T2的漏极，11为衬底基板，32为栅绝缘层，31为钝化层。
[0067]如图5所示，其为图3所示的阵列基板的电路布线结构示意图中，沿m3_m4线的截面示意图，其中gl为第一N型薄膜晶体管Tl的栅极，g2为第二N型薄膜晶体管T2的栅极，Si为第一 N型薄膜晶体管Tl的源极，dl为第一 N型薄膜晶体管Tl的漏极，bl为第一 N型薄膜晶体管Tl的有源层，s2为第二 N型薄膜晶体管T2的源极，d2为第二 N型薄膜晶体管T2的漏极，b2为第二N型薄膜晶体管T2的有源层，11为衬底基板。31为钝化层，32为栅绝缘层。
[0068]如图6所示，其示出了本实用新型实施例提供的另一种电路结构示意图。在衬底基板11的周边区域Z，第一静电保护单元14还与栅线12上除栅线的预设段y外的部分连接，第一静电保护单元14包括:第一 N型薄膜晶体管Tl和第二 N型薄膜晶体管T2。
[0069]在周边区域Z，第一N型薄膜晶体管Tl的栅极gl与静电释放支路13连接，漏极dl与静电保护线15连接，源极Si与栅线12上除栅线的预设段y外的部分连接。
[0070]在周边区域Z，第二N型薄膜晶体管T2的栅极g2和源极s2均与静电保护线15连接，漏极d2与栅线12上除栅线的预设段y外的部分连接。
[0071]图6中，第一薄膜晶体管Tl的源极Si和第二薄膜晶体管T2的漏极d2可以连接后再与栅线12上除栅线的预设段y外的部分连接，或者分别与栅线12上除栅线的预设段y外的部分连接。
[0072]在图1、图2、图3和图6中，在周边区域Z，静电保护线15与静电释放支路13和栅线的预设段y均垂直交叉排布。垂直交叉排布能够减少静电保护线15分别与静电释放支路13和栅线的预设段y的重叠面积，这减少了静电保护线15分别与静电释放支路13和栅线的预设段y的耦合电容，继而减小了耦合电容对电路产生的影响，提升了电路的性能。
[0073]需要说明的是，在图1、图2、图3和图6中，静电释放支路13与栅线的预设段y之间可以连接有导线，该导线能够减小栅线信号在静电释放支路13与栅线的预设段y上传递时的电阻，提升电路的性能。此外，图1、图2、图3和图6中的静电保护线15可以为公共电极线。
[0074]如图7所示，其为本实用新型实施例提供的另一种阵列基板的电路结构示意图，周边区域Z还形成有公共电极线16和第二静电保护单元17。
[0075]第二静电保护单元17分别与静电保护线15和公共电极线16连接。图7中其它标记的含义可以参考图2，在此不再赘述。
[0076]流入静电保护线15的静电能够通过第二静电保护单元17流入公共电极线16，由公共电极线16来释放。
[0077]可选地，如图8所示，其为图7示出的电路结构示意图中的一种第二静电保护单元17的电路结构示意图，第二静电保护单元17包括:第三N型薄膜晶体管T3和第四N型薄膜晶体管T4，第三N型薄膜晶体管T3的栅极g3和源极s3均与静电保护线15连接，漏极d3与公共电极线16连接。
[0078]第四N型薄膜晶体管T4的栅极g4和源极s4均与公共电极线16连接，漏极d4与静电保护线15连接。图8中的其它标记的含义可以参考图7，在此不再赘述。
[0079]公共电极线16和静电保护线15也可以直接进行连接，而不设置第二静电保护单元17。如图9所示，周边区域Z还形成有公共电极线16，公共电极线16与静电保护线15之间连接有导线19。图9中的其它标记的含义可以参考图7，在此不再赘述。
[0080]如图10所示，其为本实用新型实施例提供的另一种阵列基板的电路结构示意图，静电释放支路13与栅线的预设段y之间连接有导线18，导线18在衬底基板11上的正投影位于静电保护线15在衬底基板11上的正投影和公共电极线16在衬底基板11上的正投影之间。静电释放支路13分别与静电保护线15和公共电极线16交叉，栅线的预设段y分别与静电保护线15和公共电极线16交叉，在静电释放支路13与栅线的预设段y之间连接导线18能够降低栅线信号在静电释放支路13与栅线的预设段y上传递时的电阻，进一步提升了本实用新型实施例提供的阵列基板的电路结构的性能。图10中的第一静电保护单元14的具体结构可以参考图2或图6，第二静电保护单元17的具体结构可以参考图8，在此不再赘述。
[0081]在图7至图10中，在周边区域Z，公共电极线16与静电释放支路13和栅线的预设段y均垂直交叉排布。垂直交叉排布能够减少公共电极线16分别与静电释放支路13和栅线的预设段y的重叠面积，这能减少公共电极线16分别与静电释放支路13和栅线的预设段y的耦合电容，继而减小了耦合电容对电路产生的影响，提升了电路的性能。
[0082]需要说明的是，本实用新型实施例提供的各个阵列基板上的静电保护线15可以为阵列基板上多条栅线的静电保护线。
[0083]综上所述，本实用新型实施例提供的阵列基板，通过在栅线的预设段上并联一条静电释放支路，并将第一静电保护单元连接在该支路上，解决了现有技术中在栅线正常工作时，静电保护单元中的薄膜晶体管存在寄生电容，对栅线的正常工作产生了影响的问题。达到了栅线在正常工作时，栅线信号受到静电保护单元的影响减小，栅线信号能够在阻抗较小的栅线的预设段上传递，而在栅线上产生静电时，静电保护单元导通，静电由静电释放支路流向静电保护线的效果。
[0084]本实用新型实施例还提供一种显示装置，该显示装置可以包括图1至图10示出的任一阵列基板。
[0085]以上所述仅为本实用新型的较佳实施例，并不用以限制本实用新型，凡在本实用新型的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本实用新型的保护范围之内。
【主权项】
1.一种阵列基板，其特征在于，所述阵列基板包括: 衬底基板； 所述衬底基板上包括像素区域和围绕像素区域的周边区域，所述像素区域和所述周边区域形成有栅线、所述周边区域形成有静电释放支路、第一静电保护单元和静电保护线； 所述静电释放支路与所述栅线的预设段并联，所述栅线的预设段位于所述周边区域； 所述第一静电保护单元分别与所述静电释放支路和所述静电保护线建立有连接。2.根据权利要求1所述的阵列基板，其特征在于，所述第一静电保护单元包括:第一N型薄膜晶体管和第二 N型薄膜晶体管， 所述第一 N型薄膜晶体管的栅极和源极均与所述静电释放支路连接，漏极与所述静电保护线连接； 所述第二 N型薄膜晶体管的栅极和源极均与所述静电保护线连接，漏极与所述静电释放支路连接。3.根据权利要求2所述的阵列基板，其特征在于， 在所述周边区域，所述衬底基板上形成有包括所述第一 N型薄膜晶体管的栅极、所述第二 N型薄膜晶体管的栅极、所述栅线和所述静电释放支路的第一图案； 在所述周边区域，形成有所述第一图案的所述衬底基板上形成有包括所述第一 N型薄膜晶体管的源极和漏极、所述第二 N型薄膜晶体管的源极和漏极以及所述静电保护线的第二图案； 在所述周边区域，形成有所述第二图案的所述衬底基板上形成有第一电极和第二电极，所述第一电极通过两个过孔分别与所述第一 N型薄膜晶体管的源极和所述静电释放支路连接，所述第二电极通过两个过孔分别与所述第二 N型薄膜晶体管的栅极和所述静电保护线连接。4.根据权利要求1所述的阵列基板，其特征在于，在所述周边区域，所述第一静电保护单元还与所述栅线上除所述栅线的预设段外的部分连接，所述第一静电保护单元包括:第一 N型薄膜晶体管和第二 N型薄膜晶体管， 在所述周边区域，所述第一 N型薄膜晶体管的栅极与所述静电释放支路连接，漏极与所述静电保护线连接，源极与所述栅线上除所述栅线的预设段外的部分连接； 在所述周边区域，所述第二 N型薄膜晶体管的栅极和源极均与所述静电保护线连接，漏极与所述栅线上除所述栅线的预设段外的部分连接。5.根据权利要求1所述的阵列基板，其特征在于， 在所述周边区域，所述静电保护线与所述静电释放支路和所述栅线的预设段均垂直交叉排布。6.根据权利要求1至5任一所述的阵列基板，其特征在于，所述周边区域还形成有公共电极线和第二静电保护单元， 所述第二静电保护单元分别与所述静电保护线和所述公共电极线连接。7.根据权利要求6所述的阵列基板，其特征在于， 在所述周边区域，所述公共电极线与所述静电释放支路和所述栅线的预设段均垂直交叉排布。8.根据权利要求6所述的阵列基板，其特征在于，所述第二静电保护单元包括:第三N型薄膜晶体管和第四N型薄膜晶体管， 所述第三N型薄膜晶体管的栅极和源极均与所述静电保护线连接，漏极与所述公共电极线连接； 所述第四N型薄膜晶体管的栅极和源极均与所述公共电极线连接，漏极与所述静电保护线连接。9.根据权利要求6所述的阵列基板，其特征在于，所述静电释放支路与所述栅线的预设段之间连接有导线，所述导线在所述衬底基板上的正投影位于所述静电保护线在所述衬底基板上的正投影和所述公共电极线在所述衬底基板上的正投影之间。10.根据权利要求1至5任一所述的阵列基板，其特征在于，所述静电释放支路与所述栅线的预设段之间连接有导线。11.根据权利要求1所述的阵列基板，其特征在于，所述静电保护线为公共电极线。12.根据权利要求1至5任一所述的阵列基板，其特征在于，所述周边区域还形成有公共电极线， 所述公共电极线与所述静电保护线之间连接有导线。13.—种显示装置，其特征在于，所述显示装置包括权利要求1至12任一所述的阵列基板。
【文档编号】G02F1/1368GK205450520SQ201620279937
【公开日】2016年8月10日
【申请日】2016年4月6日
【发明人】程鸭飞
【申请人】京东方科技集团股份有限公司