一种低功耗多通道音频编码解码芯片的制作方法

本实用新型涉及芯片技术领域，尤其涉及一种低功耗多通道音频编码解码芯片。

背景技术：

随着语音识别和对话系统的发展，智能语音交互技术已经引起越来越多的关注。语音交互离不开对音频信号的采集，多通道信号并行采集一直是信号处理，特别是基于阵列的信号处理领域的核心技术。

阵列信号处理往往需要对多个传感器同时进行采集，以便利用各路信号之间的相位差信息，设计相应的阵列信号处理算法。对这类采集系统的设计过程中，往往数据通道多、数据吞吐量大、数据传输速率快，且实时性要求高。

针对多通道音频信号并行采集系统一般采用集成的a/d芯片来完成采集。但是目前市面上主流的a/d芯片一般只能进行两路信号的采集，如果需要进行更多通道的音频信号采集就必须将多片a/d芯片进行级联，这样不仅增加了系统的复杂度，而且系统的成本和功耗都相应增加了。

技术实现要素：

本实用新型实施例提供了一种克服上述问题或者至少部分地解决上述问题的低功耗多通道音频编码解码芯片。

本实用新型实施例提供了一种低功耗多通道音频编码解码芯片，包括：6通道模数转换器、数字滤波器、2通道数模转换器以及数字音频接口；其中，所述6通道模数转换器adc的输出端与所述数字滤波器的输入端连接，所述数字滤波器的输出端分别与所述2通道数模转换器以及所述数字音频接口连接。

进一步地，所述6通道模数转换器中的每一通道模数转换器的输入端与第一静音功能电路连接，且所述第一静音电路与可编程增益放大器的输出端连接。

进一步地，所述2通道数模转换器中每一通道数模转换器的输出端与第二静音功能电路连接。

进一步地，所述模数转换器为24位sigma-delta型转换器，以128倍过样率工作，采样速率范围为8khz至96khz，所述模数转换器包括数字高通滤波器和数字音量控制电路。

进一步地，所述数模转换器为24位sigma-delta型转换器，以128倍过样率工作，采样速率范围为8khz至96khz。

进一步地，还包括晶体振荡器、控制接口以及逐次逼近型模数转换器。

本实用新型实施例提供的一种低功耗多通道音频编码解码芯片，其包括：6通道模数转换器、数字滤波器、2通道数模转换器以及数字音频接口；其中，所述6通道模数转换器adc的输出端与所述数字滤波器的输入端连接，所述数字滤波器的输出端分别与所述2通道数模转换器以及所述数字音频接口连接。该芯片可以实现多达6通道音频信号的采集、编码和解码，相对于市面上主流的只能进行两路信号的采集a/d芯片，大大降低了系统的复杂度、成本和功耗。

附图说明

为了更清楚地说明本实用新型实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作一简单地介绍，显而易见地，下面描述中的附图是本实用新型的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1为本实用新型实施例提供的一种低功耗多通道音频编码解码芯片的电路示意图。

具体实施方式

为使本实用新型实施例的目的、技术方案和优点更加清楚，下面将结合本实用新型实施例中的附图，对本实用新型实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本实用新型一部分实施例，而不是全部的实施例。基于本实用新型中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本实用新型保护的范围。

图1为本实用新型实施例提供的一种低功耗多通道音频编码解码芯片的电路示意图，如图1所示，包括：6通道模数转换器、数字滤波器、2通道数模转换器以及数字音频接口；其中，所述6通道模数转换器adc的输出端与所述数字滤波器的输入端连接，所述数字滤波器的输出端分别与所述2通道数模转换器以及所述数字音频接口连接。

具体地，该芯片在工作时，输入配置可接受最多6路单端模拟信号或多种形式的立体声差分、立体声单端信号。输入的音频信号经模数转换器(adc)编码和解码后，由数字滤波器(digitalfilters)进行滤波，然后从数字音频接口(digitalaudiointerface)或者数模转换器(dac)输出。

本实用新型实施例提供的一种低功耗多通道音频编码解码芯片，其包括：6通道模数转换器、数字滤波器、2通道数模转换器以及数字音频接口；其中，所述6通道模数转换器adc的输出端与所述数字滤波器的输入端连接，所述数字滤波器的输出端分别与所述2通道数模转换器以及所述数字音频接口连接。该芯片可以实现多达6通道音频信号的采集、编码和解码，相对于市面上主流的只能进行两路信号的采集a/d芯片，大大降低了系统的复杂度、成本和功耗。

在上述实施例中，再次参考图1，所述6通道模数转换器中的每一通道模数转换器的输入端与第一静音功能电路连接，且所述第一静音电路与可编程增益放大器的输出端连接。

具体地，对于6通道模数转换器中的每一通道，除了设置有一个模数转换器外，还设置有第一静音功能电路(mute)和可编程增益放大器(vol)，且可编程增益放大器通过第一静音功能电路与通道中的模数转换器的输入端连接。

每路输入信号都可以利用各自通路中的可编程增益放大器进行音量调整，也可以利用各自通路中的第一静音功能电路实现静音功能。

在上述实施例中，再次参考图1，所述2通道数模转换器中每一通道数模转换器的输出端与第二静音功能电路连接。

具体地，2通道数模转换器中每一通道都可以利用第二静音功能电路实现静音功能。

在上述实施例中，所述模数转换器为24位sigma-delta型转换器，以128倍过样率工作，采样速率范围为8khz至96khz，所述模数转换器包括数字高通滤波器和数字音量控制电路。

具体地，数字高通滤波器为可选高通滤波器，通过寄存器使能或禁用，可以消除直流失调。

在上述实施例中，所述数模转换器为24位sigma-delta型转换器，以128倍过样率工作，采样速率范围为8khz至96khz。

在上述实施例中，再次参考图1，该芯片还包括晶体振荡器、控制接口以及逐次逼近型模数转换器。

具体地，晶体振荡器(osc)电路为芯片提供本地时钟。控制接口(controlinterface)实现和主控芯片进行i2c通信。逐次逼近型模数转换器(saradc)则用于芯片唤醒功能。

另外，需要说明的是，所述的音频编码解码芯片内置硬件自动电平控制(alc)功能。alc的作用是连续调整pga增益，使录音音量保持恒定，不随输入电平变化而变化。为实现最佳噪声性能，alc使用模拟pga而不是数字方法来调整增益。这可确保在信号电平较低时不会放大adc噪声。为了确保在增益变化期间获得高质量音频，alc使用极小的增益步长。使用alc时，一个潜在问题是对于小输入信号，pga增益可能会变得非常大。其副作用是噪声随同目标信号被放大。为避免这种现象，可以使用噪声门技术。当信号电平低于设定的阈值时，噪声门会截断adc输出。

所述的音频编码解码芯片的多个部分可以根据需要开启或关闭，以便降低功耗。这些部分包括adc、dac和pll。此外，可以通过控制寄存器配置某些功能的工作模式：省电、正常模式。当芯片处于省电模式下，可以通过逐次逼近型模数转换器(saradc)对芯片进行唤醒。

所述的音频编码解码芯片串行控制总线支持i2c和spi协议。串行音频总线可编程为i2s、左/右对齐或tdm模式。通过编程pll可从8mhz到27mhz灵活产生所有标准整数倍时钟频率和小数主时钟频率。

最后应说明的是：以上实施例仅用以说明本实用新型的技术方案，而非对其限制；尽管参照前述实施例对本实用新型进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本实用新型各实施例技术方案的精神和范围。