消除半导体材料缺陷的方法

文档序号:3424929阅读:2417来源:国知局
专利名称:消除半导体材料缺陷的方法
技术领域
本发明 一般涉及消除半导体材料缺陷的方法,更具体而言涉及对半
导体材料(例如"磷化铟"(InP)、"砷化镓"(GaAs)、"氮化镓"(GaN) 和"磷化镓"(GaP))、半导体晶锭、半导体衬底晶片和外延生长的半导 体层及其他结构的低温处理,该处理用作消除所述材料和结构的位错缺 陷和其他缺陷的手段。
背景技术
本发明一般涉及目前用于减少在大单晶中形成的缺陷的数目的方 法,更特别涉及用于生长无缺陷的III-V族的半导体化合物的大单晶的方 法。近年,半导体技术中最为重要的发展之一是化合物半导体的增大的 重要性。特别重要的是由周期表的III族和V族的元素构成的III-V族的 半导体化合物,如GaAs和InP。如InP等化合物半导体目前用于诸如半 导体"激光二极管"(LD)、"发光二极管"(LED)、微波振荡器和放大器、 高速晶体管(如"高电子迁移率晶体管"(HEMT))和包括红外线和可见 光探测器在内的各种类型的辐射探测器等装置。
因为较高的电子漂移速度可能导致比使用硅构造的更为传统的装置 更快的开关速度,所以GaAs越来越多地用于集成存储逻辑电路。半导体 的商业化应用需要生长无缺陷的半导体材料的大单晶。
已经提出了各种方法用于生长大单晶锭,由该晶锭可切出无缺陷的 衬底晶片以用于后续的有用的电子装置和光电装置的制造。用于该晶体 生长的更有前景的方法之一是"垂直梯度凝固"(VGF)法,特别是在 W.A.Gault的美国专利4,404,172号中所限定的VGF法。根据该方 法,将多晶初始构造用材料放在垂向延伸的坩埚中,在坩埚的底 端部包括小型圆柱形的籽井(seed-well)部,其紧贴地容纳籽晶。首先,使初始材料和一部分的籽熔融。供应至系统的功率随后以 使得凝固由籽晶起垂直向上进行的方式降低。
VGF法相对于更为传统的方法如Czochralski生长法的主要优点在于 可使用较低的热量梯度和较慢的冷却速率制得具有极"低位错密度"(即, 缺陷密度下降)的无定形单晶熔融物。然而,因为熔融物与坩埚之间的 相互作用通常导致引入造成假晶粒的位错从而成核并破坏单晶部分,因 而VGF法存在其局限。
此外,众所周知III-V族化合物往往在较高的温度下解离,具有更高 挥发性的V族元素逃逸而进入气相。已经开发了一些方法用于防止或延 缓这种趋势。例如,在GaAs晶体生长的一个方法中,通过由密闭生长容 器中单独加热的砷的储器在熔融物上提供砷蒸汽的蒸汽压能够防止更具 挥发性的砷成分逃逸。
此外,本领域中还已知熔融物中砷的损失可通过使用作为扩散阻挡 物的诸如"氧化硼"(B203)、"氯化钡"(BaCl2)或"氯化钙"(CaCl2) 等各种材料中的任一种而减缓。这些添加剂具有比熔融物GaAs更低的密 度,它们上升到表面,包封住熔融物,并与容器中的惰性气体压力一同 可容纳挥发性砷蒸汽;例如,参见文章"GrowthofSingle Crystals of GaAs in Bulk and Thin Film Form", B. A. Joyce著,包含在书"Crystal Growth" 中,由B. R. Pamplin编辑,Pergamon Press, 1975, pp.157-184第165页。
此外,多年来已经进行了各种尝试以通过利用不同坩埚材料的VGF 技术来生长m-V晶体。例如,参见前述的Pamplin的书的389 391页。
这些努力获得成功的重要限制一直是熔融物与坩埚壁之间的物理化学作 用。例如,参见前述的Pamplin的书的389页和"The Art and Science of Growing crystals", J. J. Gilman编辑,John Wiley & Sons, New York, 1963,
第366页和第390页。
图1图示了根据现有技术的用于氧化硼层选择性生长的装置。坩埚 ll容纳在圆筒lO中,圆筒IO又容纳在炉13中。当炉加热坩埚时,氧气 (02)通过管14导入坩埚的内部。同时,诸如氮气(N2)等惰性气体的 逆流也导入圆筒10中。氮气由此进入坩埚11的籽井部的开口端以防止氧气从相反端进入。因此,氧气和氮气如表示气流的箭头所示从圆筒10 的同一端被排出。
通过简单试验可快速获得管14的布置,其与适宜的氮气流一起提供 截头圆锥过渡部分的热氧化而不会氧化坩埚11的籽井部分的内表面。圆 筒10中沿着坩埚11的外表面流动的氮气防止在坩埚的外表面上生长氧
化物。为了生长15(im厚的氧化硼层,坩埚于105(TC加热18小时,同时 曝露于以40升每小时(1/hr)的速率流动的02。
在层12生长的过程中,结构优选排列在轴对称环境(图2)中,以 增强均匀性。不过,已经发现氮气的涡流有时出现在坩埚的主要部分的 大的开口端周围以致减小了在该端的层12的厚度。
己经证明很难再现性地消除该相互作用以消除假的多晶生长。总之, 如上所示,尽管VGF法成功地消除了-一些III-V构成的晶体中的位错缺 陷,但是它显然也有其局限性,其中最重要的是制造成本较高。

发明内容
根据本发明,提供利用低温作为手段从包含取自元素周期表的III和 V族的材料的大单晶、单晶衬底晶片、外延层和其他结构消除位错等缺 陷的方法和装置。
目的和优点
因此,除了在本发明人的上述专利中描述的低温方法的目的和优点 之外,本发明的一些目的和优点是
(a) 提供具有很少的或不具有位错缺陷的III-V族化合物的大单晶;
(b) 提供III-V族化合物的大型无位错单晶的低成本制造;
(c) 为III-V族化合物的大型无位错单晶提供大得多的晶片尺寸(例 如,直径为10 12英寸);
(d) 提供形成于包含III-V族化合物的无位错晶片和外延层中的相关 微观结构的极高产率;
(e) 提供单位晶片的集成HEMT构造的存储逻辑电路的极高产率;
(f) 提供单位晶片的集成HEMT构造的存储逻辑电路的更低的故障(g) 提供具有很少的或不具有点缺陷的in-v族化合物的大单晶;
(h) 为集成存储逻辑电路提供更低的能量消耗水平。
其他的目的和优点将由随后的说明和附图的考虑而变得显而易见。 低温处理对非铁金属材料的效果可用于克服一些当工程师使用这些材料 时面对的日常问题,尤其是需要高精确度的应用。
此夕卜,诸如InP、 GaAs、 InAs、 GaP、 InGaN、 GaN、 Ge、 Si和其他 非铁(即,非磁性)金属等材料的深冷处理(即,温度范围是-273"C -195°C)具有极大的好处,仅仅是因为这些材料在高温生长和/或沉积时 在能够形成更均匀的晶体结构之前就已固化。这导致产生了 "应力"区 域而在材料的晶格中造成缺陷(例如,位错缺陷)的形成。
另外,其他的缺陷,例如点缺陷(如空位)也会在这些材料的不均 匀结晶化的过程中出现。无论如何,通过对这些顺磁性和抗磁性材料施 用制造后深冷过程,可重新组织它们的分子成为均匀的结构体,其具有 更紧密的原子键,因而减轻大多数的前述缺陷问题。低温处理还具有能 够改变这些材料的电特性的其他有利之处。通过提供增强的分子均匀性, 电子可更为自由地流动;因此,提供了更有效的更冷时运行的集成光电 和/或电子元件。


其他的目的和优点将由随后的

和附图的考虑而变得更加显 而易见。图中,紧密相关的图具有相同的数字而不同的字母后缀
图1描述了用于生长取自元素周期表III和V族的材料的大型无缺陷 单晶的现有技术的垂直梯度凝固制造方法和装置。
图2是描述了用于由元素周期表的III和V族的单晶材料构成的衬底 晶片的深冷处理的优选方法的流程图,该方法用作除去所述衬底晶片的 位错缺陷和其他缺陷的手段。
图3是描述了用于由元素周期表的III和V族的单晶材料构成的衬底 晶片上生长的外延层的深冷处理的其他方法的流程图,该方法用作除去
6所述外延层的位错缺陷和其他缺陷的手段。
图4是描述了使用取自元素周期表III和V族的材料形成的单晶晶锭
(boule)的深冷处理的第一选择性方法的流程图,该方法用作除去所述晶
锭的位错缺陷和其他缺陷的手段。
图5是用于由取自元素周期表III和V族的单晶材料构成的衬底晶片的深冷处理的第二选择性方法的囊状物的剖面侧视图。
图6是描述了由取自元素周期表III和V族的单晶材料构成的衬底晶片的深冷处理的第二选择性方法的流程图,其使用囊状物以提供高通量磁场作为促进所述囊状物中容纳的衬底晶片具有更大的分子均匀性的手段。
具体实施例方式
图2-优选实施方式
如图2所图示的本发明的低温方法的优选实施方式包括由下列方面构成的低温循环
a. 斜降(ramp down)——降低衬底晶片的温度;
b. 均温——保持衬底晶片的温度;
c. 斜升(ramp up)——使温度回升至室温;
e. 回火斜升——升高温度至高于室温;
f. 回火保持——使高温保持一段时间。
本发明的优选实施方式使用氦低温保持器,因为低温保持器所用的液氦是化学惰性的,不会与将被处理的任何一种单晶材料发生反应。另外,液氦将提供比液氮所提供的低温(即77K)低得多的温度(即2.17K);也可以使用液氮来代替优选的液氦。本发明优选实施方式的典型的低温循环将使衬底晶片的温度用24小时的时间降至2.2K。这避免了对衬底晶片的热冲击。对于缓慢的斜降存在充分的理由。想象将弹丸落入一桶液氦中。
弹丸的外部将变得与液氦的温度相同,接近2.2K。而内部将保持室温。这就在与液氦接触的第一时刻建立了极陡的温度梯度。冷区将收缩至如果其与液氦一样冷将达到的尺寸。而内部将保持与其处于室温时相同的尺寸。由此在衬底晶片的表面上产生巨大应力,这会导致表面处破裂。 一些合金能够经受突然的温度变化,而大多数取自in-v族的金属合金不能经受,尽管它们的解离温度通常极高。
典型的均温段将使温度在2.2开尔文保持一段时间,在本发明的情况
中为96小时。在过程的均温段中,温度维持在2.2K的低温。尽管在该温度时单晶合金的单晶结构体中分子键的长度縮短,不过键长的变化是相对缓慢的过程而且需要时间来发生。结果是析出了更精细的、更均匀的合金的分子结构体。另外,在这些低温时,诸如GaAs、 InP和GaP等合金形成偶极矩,其在它们的键縮短时沿着内磁力线重新对齐。本发明人认为均温过程中多于常规量的时间也为晶体结构在量子水平上对较低的温度起反应提供了时间,并将使更大量的振动能离开构成衬底晶片的分子。
理论上,完美的晶格结构可在其最低能态,即,i)=0状态下振动能Ey,f/ /72时。此外,通过使衬底晶片在2.2K的低温保持较长的时间,将由晶格得到更多的能量;因此得到更完美并由此更强的、缺陷更少的晶体结构。
典型的斜升段使温度回升至室温。在本发明的情况中,这通常是24小时的时间。该斜升周期对于所述过程极为重要。斜升过快导致处理的晶片的各种问题。想象使冰块落入一杯温水中。冰块将破裂。处理的衬底晶片也会发生同样的情况。
典型的回火段用预定的时间使温度升高。这通过使用与用于热处理退火过程的淬火和回火循环相同类型的回火过程可以实现。使温度斜升以确保衬底晶片中的温度梯度保持在较低水平。回火温度通常为300下 IIOO下,取决于构成衬底晶片的单晶材料。回火保持段确保整个衬底晶片得到回火温度的受益。典型的回火保持时间为大约3小时。这段时间取决于衬底晶片的材料、厚度和直径。
图3-其他实施方式
如图3图示的本发明的深冷法的其他实施方式包括由下列方面构成的低温循环
a. 使用外延生长方法,例如"金属氧化物化学气相沉积"(MOCVD)或"分子束外延"(MBE),在衬底晶片上生长外延层(如缓冲层)。
b. 斜降——降低外延层化的晶片的温度。
c. 均温——保持外延层化的晶片的温度。
d. 斜升——使温度回升至室温。
e. 回火斜升——升高温度至高于室温。
f. 回火保持——使高温保持一段时间。
本发明的其他实施方式的典型的低温循环将使外延层化的衬底晶片的温度用24小时的时间降至2.2K。这避免了对外延层化的衬底晶片的热冲击。
典型的均温段将使温度在2.2开尔文保持96小时。在过程的均温段中,温度维持在2.2开尔文。尽管在该温度时外延层化的衬底晶片的晶体结构体中分子键发生变化,不过这些变化相对缓慢而且需要时间来发生。变化之一是析出了更精细的、更均匀的分子结构。本发明人认为,随着更大量的振动能从单晶外延层和衬底晶片移除,均温过程中多于常规量的时间为单晶键进一 步縮短提供了更多的时间。
典型的斜升段使外延层化的衬底晶片的温度回升至室温。在本发明的其他实施方式的情况中,该过程通常需要24小时。该斜升周期对于所述过程极为重要。斜升过快可导致处理的外延层化的衬底晶片的各种问题。典型的回火段用- -定时间使温度斜升至预定水平。这通过使用与用于热处理退火的"淬火和回火循环"相同类型的回火过程可以实现。
使温度斜升以确保外延层化的衬底晶片中的温度梯度保持在较低水平。回火温度可以为300。F 110(TF;取决于构成外延层和衬底晶片的单晶材料。回火保持段确保外延层化的衬底晶片得到回火温度的受益。典型的回火保持时间为大约3小时。这段时间取决于外延层化的衬底晶片的厚度和直径。
图4、 5和6-选择性实施方式
如图4所图示的本发明的深冷方法的第一选择性实施方式包括由下列方面构成的低温循环
a. 斜降-降低衬底晶锭的温度;
b. 均温-保持衬底晶锭的温度;C.斜升-使温度回升至室温;
e. 回火斜升-升高温度至高于室温;
f. 回火保持-使高温保持一段时间。
本发明的选择性实施方式的典型的低温循环将使衬底晶片晶锭的温度用24小时的时间降至2.2K。这避免了对衬底晶片晶锭的热冲击。
典型的均温段将使温度在2.2K保持96小时。在过程的均温段中,温度维持在2.2开尔文。尽管在该温度时衬底晶片晶锭的晶体结构体中分子键縮短,不过这些变化是相对缓慢的过程而且需要时间来发生。变化之-一是析出了更精细的、更均匀的分子结构。本发明人认为,随着更大量的振动能从衬底晶片晶锭移除,均温过程中多于常规量的时间为分子键进一步縮短提供了更多的时间。
典型的斜升段使衬底晶片晶锭的温度回升至室温。在本发明的第-一选择性实施方式中,这需要24小时。该斜升周期对于所述过程极为重要。斜升过快可导致处理的衬底晶片晶锭的各种问题。典型的回火段用一定时间使温度斜升至预定水平。这通过使用与用于热处理退火的"淬火和回火循环"相同类型的回火过程可以实现。
使温度斜升以确保衬底晶片晶锭中的温度梯度保持在较低水平。回火温度可以为300。F 1100下;取决于构成衬底晶片晶锭的单晶材料。回火保持段确保衬底晶片晶锭得到回火温度的受益。典型的回火保持时间为大约3小时。这段时间取决于衬底晶片晶锭的长度和直径尺寸。
如图5所图示的本发明的深冷方法的第二选择性实施方式使用晶片保持囊装置,该装置包括内壁直径尺寸稍微大于衬底晶片18的塑料管15。在管15的底部放置第一高通量盘形磁体16。接着,在第一磁体16上方将具有与第一磁体16相同直径尺寸的第一热解碳盘17放在管形囊15中。然后,在第一热解碳盘17上放置衬底晶片18。接着,在衬底晶片18的上方,将具有与第一热解碳盘17相同直径尺寸的第二热解碳盘19放入塑料管15中。接着,将第二高通量盘形磁体20放入管形囊15中,位于
第二热解碳盘19的上方;此外,材料/磁体部分的顺序可重复以实现大量衬底晶片。
下面,如图6所图示,将塑料管形囊15密封,然后放在可盛氦低温
处理器中,在处理器中经历由下列方面构成的低温循环
a. 斜降-降低晶片囊的温度;
b. 均温-保持晶片囊的温度;
c. 斜升-使温度回升至室温;
rFH丄々:l:TL斗吉、、/曰齒S :^r工女、、/曰c.「」乂、小寸夕i 「司um/又土 l司j — 王y皿;
f.回火保持-使高温保持 一 段时间。
用于本发明第一选择性实施方式的典型的低温循环通过用24小时的时间使晶片囊15的温度降至2.2开尔文开始。这将避免对晶片囊15中容纳的衬底晶片18的热冲击。通常,均温段将使晶片囊15的温度在2.2开尔文保持预定的时间,在本发明的第一选择性实施方式的情况中,均温时间等于96小时。在过程的均温段中,温度维持在2.2开尔文的低温。
尽管在该温度时衬底晶片18的晶体结构中键长缩短,不过键长的变化以相对较慢的速率改变,而且需要时间来发生。变化之一是析出了更精细的、更均匀的衬底晶片18的分子结构。随着衬底晶片囊15达到低温温度,将形成于衬底晶片18中的偶极矩的分子取向将增加,这是衬底晶片囊15中存在高通量磁盘16和20的直接结果。本发明人认为,随着更大量的振动能从衬底晶片囊15中存在的单晶衬底晶片18移除,均温过程中多于常规量的时间为单晶键进一步收縮提供了更多的时间。
典型的斜升段使温度回升至室温。在第一选择性发明的情况中,该过程需要大约24小时。该斜升周期对于所述过程极为重要。斜升过快可导致处理的衬底晶片18的各种问题。典型的回火段用-一定时间使温度斜升至预定水平。这通过使用与用于热处理退火的淬火和回火循环相同类型的回火过程可以实现。
在斜升过程能够进行之前,将衬底晶片18由晶片囊15中移出并放入炉中,正如题为"Vertical Access Zero Boiloff Rampable Superconducting文献中所描述的,该文献由H.B. Jin、 S丄Choi、 H丄Kim、 H.H. Han、 B.S. Park、 B.G. Lee、 K.D. Sim、 Y.K, Kwon、 C.H. Winter和D. Healey撰 写,出版于Houston, TX举办的the 2002 Applied Superconductivity Conference的会议录中。
使用配有超导磁体的炉子,使温度斜升以确保单晶衬底晶片18中的 温度梯度,同时由超导磁体提供的高磁场强度用于维持斜升退火过程中 的分子取向。回火温度可以为300。F 1100下;取决于用于构成衬底晶片 ig 口u平日曰'ro竹。
另外,回火保持段确保整个衬底晶片18得到回火温度的受益。典型 的回火保持时间为大约3小时,保持时间取决于衬底晶片18的厚度和直 径尺寸。
根据以上描述了本发明的其他实施方式和选择性实施方式的部分,
本发明的一些目的和优点如下显而易见
(a) 提供不存在点、位错和其他缺陷的包含m-v族化合物的外延层和
外延层化的衬底晶片;
(b) 提供不存在点、位错和其他缺陷的III-V族化合物的单晶晶锭的更 大的直径尺寸(如10英寸 12英寸);
(c) 提供用于增强使用III-V族化合物作为构成材料形成的单晶衬底 晶片的分子取向度的装置和方法。
操作
为了理解本发明的操作,了解一些关于单晶材料及其缺陷的事实是 重要的;例如,单晶材料通常具有非常规则的原子结构,也就是说,它 们的原子相对于彼此的局部位置在原子尺度上重复。这些原子的结构扫一 列通常称为晶格结构,关于它们的研究称为晶体学。
不过,单晶材料并不完美,也就是说,原子排列的规则模式被晶体 缺陷打断。有序结构中的较大的缺陷通常视为位错环。非均匀的分子结 构(即,晶体缺陷)通常由于高温晶体生长和/或沉积而形成。材料科学中,位错是晶格结构中的晶体缺陷,或不规则。位错的存 在强烈影响实际晶体材料的许多电性质和模量性质。现代晶体学的位错
理论最初由Vito Volterra在1905年发展。在其理论中,Volterra解释位错 能够形象化为由晶格中间的原子平面的中断造成。在这样的情况中,周 围的平面不直,而是弯曲在中断平面的周围以致晶体结构在任一侧均是 完全有序。采用的类比是一叠纸;其中, 一张纸的一半位于这叠纸中, 这叠纸中的缺陷仅在这半页纸的边缘能够注意到。
此外,存在两种主要类型的位错晶体缺陷1)刃位错和2)螺位错, 混合位错(即,同时具有刃位错和螺位错)介于上述两者之间。从数学 上说,位错是一种拓扑缺陷,有时也被本领域的技术人员称为孤立子。
数学理论还解释了位错表现为稳定颗粒的原因,也就是说,它们可 以来回移动,同时在移动时维持其特征。当两个取向相反的位错聚集时, 它们可以相互抵消(这是称为湮灭的过程);此外,没有途径可使单个位 错自己"消失"。
此外,位错可以通过沿平面切割晶体并通过点阵矢量使-- 半滑移通 过另一半而直观化。平分的部分将配合在一起而不会留下缺陷。但是, 如果切割仅仅部分通过晶体,则切割的分界线将留下缺陷,扭曲附近的 晶格。该分界线是位错线;滑移的方向称为伯格斯矢量。位错通常由位 错线与伯格斯矢量之间的角度标记。90。和0°的特殊情况称为刃位错和螺 位错。
此外,存在于实际结晶固体中的位错通常为混合位错而非刃位错或 螺位错;因此,位错的实际角度取决于晶体的晶格结构。在刃位错的情 况中刃位错的伯格斯矢量与位错线垂直,而在螺位错的情况中则与位错 线平行。在金属材料中,伯格斯矢量以密堆积结晶方向排列,其大小相 当于一个原子间距。
作为选择,刃位错能够形象化为通过将多余半原子面添加至完美晶 体中而形成,以使缺陷在规则的晶体结构中沿着多余半原子面终止的线 产生。这种形象化可能难以解释。首先,它有助于理解得到该表述所涉 及的简化过程。
13一种方法是首先考虑完美晶格的三维表述,其中原子由球体表示。 此外,读者随后可通过形象化原子平面代替原子本身来开始简化该表述。 此外,刃位错导致的应力因其固有的不对称性而变得复杂,并通过如下 所示的三个等式描述
,y(3 +;y2)
其中,p是材料的剪切模量,6是伯格斯矢量,v是泊松比,x和_y 是坐标。这些等式表明垂直取向的哑铃状的应力环绕位错,"多汆"平
idi附近的i^r经受J卜:应力,"、;i"j尖"、i'ifif附近的原f经受拉应力。
螺位错更难形象化,不过可以认为是通过将延伸至"车库边缘"的 "车库斜坡"结构插入另外的完美层状结构中而形成。基本上其包含其 中螺旋路径在线缺陷(即,位错线)周围由晶格中的原子面描绘的结构。 尽管很难形象化,不过螺位错造成的应力不如刃位错的应力复杂。这些 应力仅仅需要一个等式,因为对称使得可仅使用一个径向坐标,该等式
如下所示
2;zr
其中,a是材料的剪切模量,6是伯格斯矢量,r是径向坐标。该等 式表明长柱状的应力由该圆柱体向外伸出并随着距离减小。请注意,该 简单模型对于r=0的位错核心区得到了无穷大的值,因此其仅仅对于位 错核心区之外的应力才是有效的。
当位错线与金属材料(如,GaAs、 InP、 InAs、 GaP禾口/或GaN)的表面相交时,相关应变场局部增加了材料对蚀刻的相对敏感度和规则几 何格式结果的腐蚀坑。这就解释了相干微观结构的生成(例如,使用灰
度级光刻在这些结构中形成的相干结构)对于诸如GaAs等单晶材料存在
问题的原因。如果材料发生应变(即变形)并且反复地重新蚀刻,则产 生一连串的腐蚀坑,其可有效追踪所论及的位错的移动。
透射电子显微镜也可用来观察单晶材料的微观结构中的位错。山此, 制备金属样品的薄箔以使它们对于显微镜的电子束是透明的。电子束通 过金属原子的规则晶格平面发生衍射,电子束与位于金属微观结构中的 各晶粒的晶格平面之间的不同的相对角度产生图像衬度(即,不同结晶 取向的晶粒之间出现的衬度)。晶界和位错线周围的应变场中的较不规则 的原子结构具有与晶粒中出现的规则晶格线不同的衍射性质,因此,在 电子显微图像中存在不同的衬度效果。位错通常作为显微图像中较亮的 中心区域中的暗线得见。
位错的透射电子显微照片通常利用50,000 300,000倍的放大倍数 (尽管设备本身提供了比该放大倍数更宽的放大范围)。 一些显微镜也允 许样品的原位加热和/或变形;因此,允许直接观察位错的移动及其相互 作用。请注意,当其通过材料的厚度时位错线展示的特征图像衬度具有 "蜿蜒"的形态。进而注意,位错不能终结在晶体内部;因此,位错只 可作为完整环包含在晶体内部。
另外,"场离子显微镜"和"原子探针"技术提供了产生更高放大倍 数(即,通常为3百万倍以上)的方法,并允许在原子尺度观察位错。 表面起伏可分辨至原子级的水平时,螺位错显现为鲜明的螺旋特征;因 此,揭示了晶体生长的重要机制,当存在表面台阶时,原子可更容易地 添加至晶体中,而且无论添加了多少原子,与螺位错有关的表面台阶从 不会毁坏。
相比之下,传统的光学显微镜不适宜观察位错,因为其通常提供的 放大倍数至多达到仅约为2000倍的最大值。在化学蚀刻之后,形成了小 的腐蚀坑,在此处蚀刻溶液优先攻击位错周围的更加高度应变的材料。 因此,图像特征显示位错截取样品表面的点。这样,例如,硅中的位错可以使用干涉显微镜间接观察,其中晶体取向可以通过观测到的位错的
形状来确定(例如,ioo为椭圆的,lll为金字塔形的)。
另外,材料中的位错密度可经由下列关系表示的塑性变形而增大
r a p1/2
因为位错密度随塑性变形而增大,因此位错产生的机制必须在材料
中被激活。形成有三种位错形成的机制通过均匀成核、通过晶界引发 和通过晶格与表面、析出物、分散相和/或增强纤维之间的界面。通过均 匀成核形成位错是原子键沿着晶格中的线断裂的结果(例如,加热钢棒 的中间使得棒在位错的数目成倍增加的位置弯曲)。此外,晶格中的平面 被剪切,得到两个相反朝向的半平面或位错。
令人感兴趣的是,这些位错可以通过晶格彼此移开。由于均匀成核 由完美晶体形成位错并且需要许多键的同时断裂,因此均匀成核所需的 能量极高。例如,铜中均匀成核所需的应力如下所示<formula>formula see original document page 16</formula>
其中G是铜的剪切模量(46GPa)。求解a,,可以看到需要的应力 是3.4GPa,该值非常接近于晶体的理论强度。因而,在传统的变形中, 均匀成核需要非常集中的应力,这通常不可能发生。晶界引发和界面相 互作用是更为常见的位错来源。
单晶材料中晶界处的不规则可产生位错,其扩散到晶粒中。晶界处 的台阶和突出是塑性变形早期的重要的位错来源。由于大多数晶体的表 面上存在小台阶,因而表面上某些区域中的应力远远大于晶格中的平均 应力;因此,晶体的表面(即表面张力)可产生位错(目前正在研究微 重力环境中的单晶生长)。
此外, 一旦产生,位错可以与"晶界引发"中相同的方式在晶格中 增殖。单晶中,大多数位错形成于表面。进入材料表面200pm处的位错 密度显示出比主体中的密度高6倍。然而,在多晶材料(如钢)中,表面源不具有主要效果,因为大多数的晶粒不与表面接触。
另外,金属与氧化物之间出现的界面可极大地增加产生的位错的数 目。氧化层使金属表面承受张力,因为氧原子挤进晶格,而且氧原子受 压。这极大地增加了金属表面的应力,因而增加了表面上形成的位错的 数量。表面台阶上增大的应力量导致位错增多。
直到二十世纪三十年代,材料科学的长期挑战之一仍是从微观上解 释塑性。计算完美晶体中相邻原子面相互滑移处的剪切应力的幼稚尝试 表明,对于剪切模量为G的材料,剪切强度^由下式近似给出
G
r =——
由于金属中的剪切模量通常为20,000 MPa 150,000 MPa,因而这难 以与试验中观测到产生塑性变形的0.5 MPa 10 MP a的剪切应力-致。 1934年,Egon Orowan、 Michael Polanyi和G. I. Taylor几乎同时意识到塑 性变形可以用位错理论解释。如果来自周围平面之一的原子断裂其键并 与终止边缘的原子重新键合,则位错可以移动。甚至移动位错所需的力 的简单模型也表明在远远低于完美晶体的应力下剪切也是可能的。因此, 显示出金属特有的展性。
当金属经历"冷加工"(即,在与材料的绝对熔点Tm相比相对较低 (即,通常小于0.3Tm)的温度下的材料的变形)时,位错密度因新的位 错的形成和位错倍增所致而增大。随后增大的相邻位错的应变场之间的 交叠逐渐增大了对进一步的位错运动的阻碍。这导致随着变形进行而金 属硬化。该效果称为应变硬化(有时称为"加工硬化")。
位错的缠结出现于变形的早期阶段,并且表现为非良好界定的边界; 因此,动态回复过程最终导致形成了胞状结构,其包含取向差小于15° 的边界(即,小角晶界)。由子固定位错的积累和高应变时形成的晶粒结 构所造成的应变硬化的效果可通过适宜的热处理(退火)消除,该处理 促进了材料的回复和随后的重结晶。
位错可以在包含位错和伯格斯矢量的平面内滑移。对于螺位错,位错与伯格斯矢量平行,因此位错可以在任何包含位错的平面内滑移。对 于刃位错,位错与伯格斯矢量垂直,因此位错仅能在一个平面内滑移。 还存在 一个与滑移根本上不同的位错运动的选择性机制,其使得刃位错 可移出其滑移面,称为位错攀移。
位错攀移使刃位错垂直于其滑移面移动。位错攀移的驱动力是空位 穿过晶格的移动。如果空位移动到形成刃位错的多余半原子面的边界的 附近,则半平面中最靠近空位的原子可"跃迁"并填充空位。该原子转 移按照半原子面"移动"空位,造成位错的移动,或正攀移。空位在半 原子面的边界被吸收而非产生的过程称为负攀移。由于位错攀移是各个 原子"跃迁"到空位中造成的,因此攀移以单个原子直径增量发生。
正攀移的过程中,晶体在垂直于多余半原子面的方向上收縮,这是 因为原子由半平面移出。负攀移涉及将原子加入半平面中,因此晶体在 垂直于半平面的方向上生长。因而,垂直于半平面的方向上的压应力促 进正攀移,而拉应力促进负攀移。这是滑移与攀移的一个主要区别,原 因是滑移仅由剪切应力造成。位错滑移与攀移的另- 个区别是温度依赖 性。攀移在高温下由于空位运动的增加所致而远比低温下更为迅速地出 现。另一方面,滑移对温度仅有很小的依赖性。
对于读者来说显而易见的是,晶体缺陷可以移动,有时甚至可以湮
灭。这种移动背后的原因在于下述事实高温结晶时,诸如Si、 Ge、 GaAs、
InP、 GaN、 GaP、 InAs等单晶材料形成经由弱范德华键连接(即, 一个
平面与另一个平面)的晶面(即,平面上堆叠平面)。这就解释了在这些
晶面之间发生滑移的原因。
然而,当单晶材料以77K 2.2K的温度进行处理时,连接其晶面的
弱范德华键变得极大压縮(即,縮短),因此增大了键能以成为显示通常
强烈的共价和/或离子分子键所保持的强度和行为的键。
通常构成单晶材料的分子具有这样的键结构,其可以类似于一对通 过可经由与其他颗粒的碰撞而获得键伸长振动能的弹簧(即分子振荡器)
连接的原子。因此,任何分子键的长度均取决于键中存在的"振动能"。 结论、影响和范围本发明提供廉价的方法来制造更大的、更强的并且完全没有点缺陷、 空位缺陷、位错缺陷和其他晶体缺陷的半导体衬底晶片、半导体外延层 半导体衬底晶锭和其他的半导体结构。
权利要求
1.一种对衬底晶片进行低温处理的方法,所述衬底晶片由取自周期表的III-V族的材料构成,所述方法包括(a)将衬底晶片的温度降至低温水平,(b)使所述晶片的所述温度保持在所述低温水平,(c)使所述晶片的温度回升至室温,(d)使所述晶片的温度升高至高于室温,(e)使所述晶片的所述温度保持一段时间,(f)使所述晶片的温度返回至所述室温,由此,所述衬底晶片的低温处理用于消除所述衬底晶片的点缺陷、位错缺陷、空位缺陷和其他结晶缺陷。
全文摘要
使用氦低温保持器,用24小时将衬底晶片的温度降至2.2开尔文。均温段将使衬底晶片的温度在2.2开尔文保持96小时。在该温度,诸如GaAs、InP和GaP等合金将形成偶极分子矩,其在分子键缩短时沿着内磁力线重新对齐。用24小时使衬底晶片的温度斜升至室温。使衬底晶片的温度斜升以确保晶片内出现的温度梯度维持在较低的水平。通常,回火斜升温度介于300℉~1100℉之间并取决于用于构造该衬底晶片的单晶材料。衬底晶片经历回火保持段,其确保整个衬底晶片均具有回火温度的受益。
文档编号C23C14/34GK101675179SQ200880015063
公开日2010年3月17日 申请日期2008年6月2日 优先权日2007年6月6日
发明者约瑟夫·里德·亨利茨 申请人:Opc激光系统有限公司
网友询问留言 已有0条留言
  • 还没有人留言评论。精彩留言会获得点赞!
1