自由行程变短，从而分子间的碰撞频率变高。由于等离子体内部的自由基以及离子间等的碰撞频率也变高，所以会导致等离子体失活而无法扩散，因此主要在上部电极15的附近生成等离子体。因此，从等离子体生成的反应产物几乎都堆积在上部电极15的与载置台20相向的等离子体面上，而不会到达晶圆W的上表面。由此，能够在上部电极15上形成反应产物的膜。
[0035]在上部电极15上成膜的反应产物可以是硅(Si)膜、碳(C)膜、包含碳(C)和氟(F)的膜(以下也称作“CF系膜”。)、Si0j莫等含硅膜、含碳膜等。
[0036]例如，在上部电极15上形成CF系膜的情况下，作为向腔室12内供给的气体的一例，列举出C4FS气体、01?3气体以及CH2F2气体的单一气体或者包含这些气体中的至少一种气体的混合气体。
[0037]尤其是，CF系膜不存在适于预先配置在腔室12内的靶材。因此，本实施方式所涉及的等离子体处理装置10的特征之一在于，在腔室12内形成CF系膜之后在同一腔室12内对CF系膜进行溅射，由此能够与靶材的材质无关地进行溅射处理。
[0038]此外，在上部电极15为石英(Si02)的情况下，通过将反应产物的膜设为硅膜或者含硅膜，能够在晶圆W上形成S1膜。
[0039](2)通过溅射进行的对晶圆W的成膜处理
[0040]在通过溅射进行的对晶圆W的成膜处理中，等离子体处理装置10通过向上部电极15供给溅射用的气体(第二气体)、高频电力RF(HF)以及直流电力来生成等离子体。利用等离子体的作用(特别是利用等离子体中的离子的轰击(日文:叩?込办))对形成在上部电极15上的反应产物的膜进行溅射。由此，在腔室12内在上部电极15上形成反应产物的膜之后，在同一腔室12内对上部电极15上的反应产物的膜进行溅射。被溅射出来的反应产物堆积在载置于载置台20的晶圆W上，由此形成均匀性高的薄膜。
[0041]作为向腔室12内供给的溅射用的气体，列举出氩气(Ar)的单一气体或者氩气与氢气(?)的混合气体等非活性气体的单一气体或者混合气体。
[0042]通过控制对上部电极15施加的直流电力的值，能够控制形成于上部电极15的下表面和腔室12的内壁的鞘(sheath)的厚度。例如，当对上部电极15施加直流电力值时，能够使鞘的厚度比不施加直流电力值的情况下的鞘的厚度厚。另外，越加大直流电力值，则能够使鞘的厚度越厚。鞘的厚度越厚，则鞘电压越高，等离子体中的离子在鞘内越被加速。其结果是，能够使离子物理性地强烈撞击上部电极15的表面，从而能够提高溅射的效力。一般来说，鞘的厚度是由加速电压(DC电压或者频率低于1MHz的高频电力RF(LF))、等离子体密度、等离子体的电子温度决定的。因此，如本实施方式那样，通过控制直流电力值来操作鞘电压，由此能够控制溅射。
[0043]这样，在本实施方式所涉及的等离子体处理装置10中，将如CF系膜那样不适于预先配置在腔室12内的膜作为靶材成膜在上部电极15上。接着，对上部电极15上的膜进行溅射，从上部电极15脱离的(被撞飞的)上部电极15上的膜中的原子、分子飞过上部电极15与载置台20之间后到达晶圆W并附着在晶圆W上，从而在晶圆W上形成膜。
[0044]例如，在晶圆W上形成有抗蚀膜的图案的情况下，通过溅射而从上部电极15上的膜脱离的原子、分子飞来并在该抗蚀膜上形成膜。由此，能够使抗蚀膜的宽度扩大与所生成的膜的厚度相应的量。例如，在反应产物的膜为CF系膜的情况下，在抗蚀膜上形成CF系膜。另外，形成在抗蚀膜上的膜是均匀的薄膜。由此，在通过下一工序执行将抗蚀膜作为掩膜的蚀刻处理的情况下，蚀刻出的孔的直径、线的宽度变窄与抗蚀膜的宽度的扩大量相应的量，由此能够进行微细加工。
[0045]这样，在本实施方式中，在上部电极15上形成作为靶材的反应产物的膜，之后利用通过对该膜进行溅射而扩散到晶圆W侧的分子等在晶圆W上形成均匀的薄膜。相对于此，也考虑通过⑶V(Chemical Vapor Deposit1n:化学气相沉积)在晶圆W上直接形成所期望的膜。
[0046]作为微细加工的方法之一，公知一种图案的收缩(shrink)技术，该技术能够形成比通过光刻法形成的图案更微细的图案。在该技术中，通过利用堆积性的蚀刻气体进行等离子体蚀刻，一边将所期望的堆积物堆积在所形成的图案上一边进行图案的蚀刻。由此，能够减小所蚀刻出的孔的直径、线的宽度。然而，在通过等离子体蚀刻而堆积的堆积物中，堆积物的附着存在各向异性，并且堆积量根据图案的疏密而产生偏差。具体地说，存在如下问题:在图案稀疏的部分，堆积量变多，从而膜的厚度变厚，在图案密集的部分，堆积量变少，从而膜的厚度变薄。当像这样形成不均匀的膜时，对下一工序中的蚀刻的影响大，预计在应对近年来以及将来的对晶圆W的进一步的微细加工的需要这一方面存在困难。
[0047]尤其是近年来，进一步微细化的要求提高，另外，根据ITRS(Internat1nalTechnology Roadmap for Semiconductors:国际半导体技术蓝图)，预计微细化会逐年推进。与此相对，在使用堆积性的蚀刻气体一边进行蚀刻一边成膜的技术中，越来越难以形成满足微细化的要求的均匀的膜。
[0048]另外，在最新的ArF浸液曝光技术中，认为线的hp (Half Pitch:半节距)为40nm左右的加工是极限尺寸，为了形成更微细的图案，近年来采取了所谓双重图案化(日文:夂文少/《夕一二 y夕' )等方法。像这样，根据ITRS、市场需求来看，形成比通过光刻法形成的图案更微细的图案的收缩技术变得越来越重要。
[0049](3)蚀刻处理
[0050]因此，本实施方式所涉及的等离子体处理装置10实现了在同一腔室12内使用靶的成膜处理和溅射处理的收缩技术。由此，能够在抗蚀膜上形成均匀的膜，在作为下一工序的蚀刻处理中能够高精度地进行满足微细化的要求的蚀刻。特别是，在本实施方式中，使用双重图案化技术在微细化的抗蚀膜上形成几nm?几十nm左右的均勾的膜，由此适于作为在使用双重图案化技术的微细加工中谋求进一步的微细化的技术。
[0051](4)无晶圆干洗处理
[0052]优选的是，在搬出被蚀刻的晶圆W之后执行无晶圆干洗处理(WLDC)。例如，能够通过02等离子体对腔室12内的CF膜进行清洗。此外，(1)?(4)的处理均在同一等离子体处理装置10内执行。
[0053][等离子体处理方法]
[0054]接着，参照图2来说明包括以上所说明的(1)?(4)的等离子体处理的本实施方式所涉及的等离子体处理方法。此外，能够在图1的等离子体处理装置10或者其它等离子体处理装置中执行本实施方式所涉及的等离子体处理方法。
[0055]当开始本实施方式所涉及的等离子体处理方法时，首先将晶圆W搬入到腔室12内并载置于载置台20(步骤S10)。
[0056]接着，将包含C和F的气体(CF系气体)导入到腔室12内，并对上部电极15施加高频电力RF(HF)(步骤S12)。由此，从CF系气体生成包含C、F的自由基、离子的等离子体。
[0057]接着，利用所生成的等离子体在上部电极15上形成CF系膜(步骤S14)。
[0058]接着，将氩气(Ar)导入到腔室12内，并对上部电极15施加高频电力RF(HF)和直流电力(DC)(步骤S16)。由此，从氩气生成等离子体。
[0059]接着，利用所生成的等离子体对上部电极15上的CF系膜进行溅射(步骤S18)。
[0060]接着，通过溅射而从CF系膜脱离的原子、分子飞来并附着在晶圆W上，由此在形成于晶圆W的抗蚀膜(掩膜)上形成CF系的薄膜(步骤S20)。例如，在图3中图示了形成在晶圆W上的层叠膜的一例。在此，在晶圆W上形成有有机膜130、防反射膜120、形成有图案的ArF抗蚀膜110。ArF抗蚀膜110作为掩膜发挥功能。在图3中，作为一例，在ArF抗蚀膜110上形成有几nm的Si膜的薄膜。这样，在本实施方式所涉及的等离子体处理方法中，能