半导体的制造方法以及SiC基板与流程

文档序号:12509835阅读:2063来源:国知局
半导体的制造方法以及SiC基板与流程

本发明涉及半导体器件的制造技术,更详细而言涉及在外延生长之前处理SiC基板的表面的半导体器件的制造技术。



背景技术:

近年来,在电气·电子设备、家电产品以及电气汽车等许多领域中使用了用于进行电力的控制、供给的功率半导体。以往,功率半导体的大部分使用了Si(硅)半导体。近年来,研究使用耐压比Si半导体更高、且能够实现电力损失的降低以及电力变换器的小型化等的SiC(碳化硅)半导体。SiC存在立方晶系的3C-SiC、六方晶系的4H-SiC、6H-SiC等很多多型(polytype)。在这些多型中,为了制作实用性的SiC半导体元件,一般使用了4H-SiC。

图1示出以往的SiC_PN二极管的一个例子。图1的SiC_PN二极管100具备由Ni构成的阴极电极101、由4H-SiC结晶构成的n+型的SiC基板102、以及在SiC基板102上使与耐压对应的膜厚的层外延生长而得到的n-型的外延层(漂移层)103。进而,SiC_PN二极管100具备在外延层103的表面上隔开间隔而形成的JTE区域104以及105、在外延层103上的中央部处形成的p+层106、在p+层106上形成的由Ti/Al构成的阳极电极107、和在JTE区域104以及105各自的上部作为绝缘膜形成的SiO2膜108以及109。在SiC基板102中,绝缘破坏耐压是Si基板的10倍,能够使外延层103的膜厚相比于Si成为1/10,所以能够实现相比于Si基板而言高耐压和低电阻的PN二极管。

在单结晶基板的SiC基板102中,包含点缺陷以及扩展缺陷那样的晶体缺陷。另外,在扩展缺陷中,有贯通螺旋位错(Threading Screw Dislocation:TSD)、贯通刃状位错(Threading Edge Dislocation:TED)、基底面位错(Basal Plane Dislocation:BPD)以及堆垛层错(Stacking Fault:SF)等。另外,已知这些晶体缺陷从SiC基板102传播到外延层103。

图2是示出基底面位错(BPD)从图1的SiC基板102内部传播到外延层103而形成了的状态的概念图。BPD沿着基底面产生。SiC的外延层103在SiC基板102的表面上被结晶生长(台阶流动生长(step flow growth))。此时,关于外延层103,将使SiC基板102从基底面200以10°以内的角度倾斜来故意地提高了台阶密度的面作为生长面。此外,将相对基底面200倾斜了的SiC基板102的表面的角度设为偏离角(off angle)θ。在SiC基板102内部产生了的许多BPD传播到在SiC基板102的表面上生长了的外延层103而形成。“基底面”是与碳化硅的C轴垂直的面的总称,包括(0001)面(还被称为“Si面”)和(000-1)面(还被称为“C面”)。另外,将与碳化硅的a轴(与C轴垂直的轴)垂直(与C轴平行)的面的总称称为“a面”,“a面”除了(11-20)面以外,还包括(2-1-10)面、(-12-10)面、(-2110)面、(-1-120)面、(1-210)面等。

传播到外延层103的膜的BPD生成在能量上稳定的堆垛层错。在此,堆垛层错是指,由于结晶的原子面的堆积的顺序紊乱而形成的面状的晶格缺陷。在该堆垛层错中代表性的例子是单肖克莱堆垛层错(Single Shockley Stacking Fault:SSF)。SSF是指,在功率半导体中通常使用的4H-SiC结晶(由4层构成的六方晶构造)中插入了1层的堆垛层错的构造。SSF相对4H-SiC结晶的<0001>方向以量子阱的方式行动,所以捕获电子而形成陷阱。换言之,堆垛层错作为降低寿命的因素发挥作用,所以使导通电阻增加。如果SSF增大,而功率半导体的器件成为高电阻,则发生在电压恒定的情况下正向的电流随着时间的推移减少这样的现象。SSF以BPD为核而生成并生长,所以为了抑制SSF的增大,BPD的降低是不可或缺的。

为了使外延层103的BPD降低,提出了“外延成膜时的低偏离角生长”以及“作为外延生长的前处理的KOH(氢氧化钾)蚀刻”这样的2个方法(参照例如非专利文献1)。

在前者的方法中,已知在减小从基底面200起的角度(偏离角θ)而使外延层生长了的情况下,如果根据下述式(1)计算位错以直线生长的弹性能量,则其值变得非常大。

[式1]

在此,W是位错以直线生长的弹性能量,E是缺陷的弹性能量,α是膜生长方向与位错线之间的角度。此外,膜生长方向与基板的表面的法线方向一致。

图3A以及B是用于说明通过偏离角降低基底面位错(BPD)的方法的图。图3A示出偏离角大的情况,图3B示出偏离角小的情况。如图3A所示,在偏离角θ大而外延膜的生长方向与BPD的位错线之间的角度α小的情况下,W小于式(1)。由此,用于基底面位错伸长的能量变小,所以在外延层103中基底面位错易于生长。

相对于此,如图3B所示,在偏离角θ小而角度α大的情况下,W大于式(1)。由此,用于基底面位错伸长的能量变大,所以在外延层103中基底面位错难以生长。在偏离角θ小的情况下,在SiC基板102中存在的BPD被变换为TED(贯通刃状位错)缺陷的概率增加,所以能够降低外延层103中的BPD所致的缺陷。此外,相比于BPD,TED对SiC半导体器件造成的影响更小,所以减少BPD是重要的。

在非专利文献1的后者的方法的情况下,已知由于能够对BPD选择性地进行蚀刻,所以能够局部地制作低偏离角的状态,之后即使外延生长,BPD也不生长。

然而,在前者的方法中,如果想要简单地减小偏离角θ,则在外延生长时,抑制台阶生长,二维的随机核生成所致的结晶生长处于支配性地位。因此,存在得不到优质的4H-SiC结晶这样的问题。另外,还有在外延层103的表面形成台阶串(bunching)这样的问题。在此,台阶串是指,在外延生长的过程中,各原子层相对其生长方向在横向上生长,所以处于各原子层的端部的生长台阶在某个条件下被合并,外延层103的表面的凹凸变得剧烈的现象。

另外,在后者的方法中,不使BPD生长的KOH蚀刻的深度大到7μm。其相当于能够实现1.2kV耐压的10μm的外延层103的膜厚的70%。关于这样的局部性的膜厚的偏差,对于半导体器件的制造来说,产生半导体器件的耐压降低部位,所以作为半导体器件的制造工艺不能成立。进而,KOH的使用导致器件的碱污染。由于这些理由,存在非常难以将对外延生长前的SiC基板102实施KOH蚀刻处理的做法用作工业上的工艺这样的问题。

非专利文献1:Z.Zhang and T.S.Sudarshan.“Basal plane dislocation-free epitaxy of silicon carbide”Appl.Phys.Let.87.151913(2005)



技术实现要素:

本发明的目的在于提供一种通过在外延生长之前处理SiC基板的表面而降低了堆垛层错等晶体缺陷的半导体器件。

本发明为了达成这样的目的,其特征在于,在与SiC基板的<-1100>方向垂直的方向上,形成周期性的纹理,在SiC基板的基底面和所形成的纹理的面所成的角比偏离角更小的SiC基板上,形成外延膜。

通过该结构,能够降低外延膜内的BPD密度,能够抑制通电而生成的堆垛层错的数量,能够抑制在电压恒定的情况下正向的电流随着时间的推移减少的现象。

附图说明

图1是示出以往的SiC_PN二极管的一个例子的结构图。

图2是示出基底面位错(BPD)传播到外延层的状态的概念图。

图3A是用于说明通过偏离角降低基底面位错(BPD)的方法的图,是示出偏离角大的情况的图。

图3B是示出偏离角小的情况的图。

图4是示出本发明的一个实施方式的SiC基板的研磨加工材料的制作方法的图。

图5A是示出本发明的一个实施方式的研磨加工材料的图。

图5B是示出本发明的一个实施方式的SiC基板的图。

图6A是示出本发明的一个实施方式的SiC基板的加工方法的图,是示出加工后的SiC基板的平面图的图。

图6B是示出图6A的A-A′剖面线处的SiC基板的剖面图的图。

图7A是示出通过本发明的一个实施方式的SiC基板的加工方法加工前后的SiC基板的表面形状的详情的示意图,是示出加工前的SiC基板的表面形状的图。

图7B是示出加工后的SiC基板的表面形状的图。

图8是示出在本发明的一个实施方式的SiC基板的表面形成的纹理的详情的示意图。

图9是示出在本发明的其他实施方式的SiC基板的表面形成的纹理的详情的示意图。

图10是示出在本发明的其他实施方式的SiC基板的表面形成的纹理的详情的示意图。

图11是示出本发明的一个实施例以及比较例的结果的表。

图12是示出本发明的一个实施例的“BPD的弹性能量”与“SiC基板的基底面和纹理面所成的角”的关系的图。

具体实施方式

以下,参照附图,详细说明本发明的实施方式。

图4是示出本发明的一个实施方式的SiC基板的研磨加工材料的制作方法的图。研磨加工材料400是具有催化剂作用并用于SiC基板的表面形状加工的加工工具。

作为步骤1,在玻璃基板401上形成Cr膜402,在Cr膜402上涂覆抗蚀剂403。在Cr膜402的成膜方法中,有蒸镀、离子束蒸镀、溅射等,但仅进行蒸镀的情况下,密接强度弱,所以优选使用离子束蒸镀或者溅射。在向Cr膜402的上方涂覆的抗蚀剂403中,能够使用东京应化工业社制的OEBR-1OOO等与电子束对应的抗蚀剂,膜厚优选为0.1μm以上且3μm以下。作为例子举出的OEBR-1OOO是正型,但也能够使用负型。

作为步骤2,实施对抗蚀剂403进行了电子射线剂量可变方式的曝光的抗蚀剂构图。优选的是此时的加速电压为20-70keV的范围,剂量为2μC/cm2至200μC/cm2。以在图4所示的剖面中成为锯齿刃型的剖面形状、并使山形的顶点以及谷在与纸面垂直的方向上成为相互平行的线状的方式,进行构图。即,在从抗蚀剂403侧观察了研磨加工材料400时,形成由多个平行的线构成的线图案。在与线垂直的方向上使剂量连续地变化,在沿着线的方向上,使剂量成为恒定量。之后,在150℃下进行30分钟程度的退火,使用适合于抗蚀剂403的剥离剂,进行抗蚀剂剥离,从而能够实现控制了倾斜角φ的抗蚀剂形状404的制作。这样,形成与期望的线图案和剖面形状对应的抗蚀剂形状404。

作为步骤3,通过溅射,对Ni或者NiP的种子层405进行成膜。种子层405的膜厚优选为100nm程度。之后,在种子层405上,通过电镀,形成Ni板406。关于Ni板406的板厚,为了具有不会由于自重而变形的强度,需要100μm以上,从制造成本和工时的观点来看,最好是薄,所以优选为700μm以下。

作为步骤4,使Ni板406从带抗蚀剂形状404的抗蚀剂的玻璃基板401剥离。

作为步骤5,形成表面涂层。在Ni板406的抗蚀剂形状404侧,将成为表面涂层的Pt407,在5nm至30nm的范围内,进行溅射以及离子涂层蒸镀(ion coat deposition)。其原因为,为了覆盖度(coverage)良好地均匀地成膜,需要5nm以上,为了不使图案形状变钝,需要30nm以下。通过这些工序,完成具有催化剂作用的研磨加工材料400。

由此,如后述图7A以及B所示,形成SiC基板的表面成为期望的线图案和剖面形状(倾斜角φ、深度d、间距L)的研磨加工器具。

关于研磨加工器具的剖面形状,偏离角θ和倾斜角φ的差优选为3°以内。深度d优选为15nm以下、更优选为10nm以下。此外,从稳定的品质以及成本的方面来看,深度d需要3nm以上。从稳定的品质以及成本的方面来看,间距L为20nm以上,优选为200nm以下、更优选为100nm以下。如果间距L比200nm更长,则阻碍良好的台阶-平台(step-terrace)生长,导致使不同的多型生长。另外,如果间距L变长,则台阶在结晶表面上以阶梯状存在,所以在结晶生长过程中这些台阶列合体而成束,易于引起形成巨大的台阶的台阶串。

图5A示出本发明的一个实施方式的研磨加工材料,图5B是示出本发明的一个实施方式的SiC基板的图。使用图5A以及B,说明使用了图4的研磨加工材料400的外延生长前的SiC基板的加工方法。

首先,准备偏离角θ=4°的六方晶系的4H-SiC基板500。平坦性高的基板更易于赋予纹理,所以4H-SiC基板500的表面粗糙度优选为Ra0.7nm以下。更优选为0.5nm以下。但是,使用的4H-SiC基板500的偏离角θ不限于4°,优选为0°以上且小于10°。在假设4H-SiC基板500的偏离角是0°的情况下,4H-SiC基板500的表面与基底面平行,所以BPD的方向也与4H-SiC基板500的表面平行地存在于内部。因此,原本BPD向外延层传播的频度低。另一方面,如上所述,在偏离角θ=0°的情况下,二维的随机核生成所致的结晶生长处于支配性地位,所以存在得不到优质的4H-SiC结晶这样的问题。但是,通过形成如以后的叙述的周期性的纹理,能够实现良好的台阶-平台生长,所以使用偏离角θ=0°的基板也没有关系。

接下来,以扩展到4H-SiC基板500的表面整体的方式,滴下液量(3cc以上)的氢氟酸。接着,以能够均等地接触到扩展了氢氟酸的4H-SiC基板500的表面的方式,对研磨加工材料400加压。在加压时,优选通过在模具的中心以及从外周起1cm内侧的同心圆状中每隔90°的4点的合计5点、或者其以上的位置加压,使研磨加工材料400和4H-SiC基板500的表面整体均等地接触。

压力优选为0.5g/cm2以上、200g/cm2以下。在该状态下,将研磨加工材料400的线图案和4H-SiC基板500内的4H-SiC结晶的<11-20>方向设置为垂直方向。即,将线图案和4H-SiC结晶的<-1100>方向设置为平行。将与研磨加工材料400的线图案平行的方向设为加工方向,使研磨加工材料400往返运动。往返运动的速度优选为1mm/sec至100mm/sec的范围。通过这样的研磨加工,成为表面涂层的Pt407成为催化剂,无需研磨材料而对4H-SiC基板500的表面进行研磨。并非物理性的加工,而是使用催化剂作用的化学性的加工,所以只要制作1次该研磨加工材料400就能够处理100张以上。表面涂层不限于Pt407,而能够使用Ir、Re、Pd、Rh、Os、Au、Ag等贵金属材料。此外,也可以加入金刚石磨粒等而加进机械作用来加工。

通过使用本实施方式的加工方法以及利用该加工方法加工了的4H-SiC基板500,能够使外延生长前的4H-SiC基板500的表面的大半的区域成为低偏离角区域,所以能够降低成为堆垛层错的生长的核的BPD。此时,关于具有预定的台阶和间距的线图案和剖面形状,也可以并非连续地在4H-SiC基板(晶片)500的表面整体上形成,而也可以断续地形成。只要是在本实施方式的4H-SiC基板500的表面形成的微小的台阶,就不会成为导致器件的特性恶化那样的电场集中点。进而,在4H-SiC基板500存在许多台阶,存在许多外延生长点,所以外延膜的生长速度也不会比以往的构造大幅降低。

图6A以及B是示出通过本发明的一个实施方式的SiC基板的加工方法加工了的SiC基板的图。图6A示出加工后的SiC基板600的平面图。图6B示出图6A的A-A′剖面线处的SiC基板600的剖面图。如图6A所示,在SiC基板600的表面上,在SiC基板600内的4H-SiC结晶的<-1100>方向上形成了线图案状的纹理。另外,如图6B所示,在SiC基板600的表面上,沿着剖面形状,形成了相对SiC基板600的表面的倾斜角。图6B的SiC基板600的斜线方向表示与4H-SiC结晶的<-1100>方向垂直的<11-20>方向。

图7A以及B是示出通过本发明的一个实施方式的SiC基板的加工方法加工前后的SiC基板的表面形状的详情的示意图。

图7A是示出加工前的SiC基板600的表面形状的图。在加工前的SiC基板600的表面上,形成了从基底面700以偏离角θ倾斜了的台阶-平台构造。此外,虚线所示的“表面”是指,在宏观上观察了晶片时的表面。偏离角θ是从SiC基板600的基底面700至SiC基板600的表面的角度。根据上述式(1),如果减小偏离角θ,则BPD向外延层的传播变少。但是,如果偏离角θ小,则易于引起台阶串。即,妨碍二维生长的台阶-平台生长,而导致三维地生长。因此,通过本实施方式的加工方法,形成具有周期性的槽,以使得从SiC基板600的表面起的倾斜角φ、和SiC基板600的偏离角θ的差的角度是更小的角度(3°以内)。

图7B是示出通过本实施方式的加工方法加工了的SiC基板600的表面形状的图。在加工后的SiC基板600的表面上,形成了具有从其表面以倾斜角φ倾斜了的T面和从T面以谷角Ψ倾斜了的S面的纹理。示出了倾斜角φ是比从SiC基板600的基底面700起的偏离角θ更小的角度的情况,但不限于此,也可以是比偏离角θ更大的角度。另外,SiC基板600的纹理具有由T面和S面形成的槽的与SiC基板600的<-1100>方向垂直的方向的距离(间距L),并具有从SiC基板600的表面至形成谷角Ψ的T面和S面的切线的垂直距离(深度d)。进而,谷角Ψ优选为90°+|θ-φ|。其原因为,在该情况下,如图7B所示,S面与<0001>C轴方向平行,所以台阶-平台生长良好地进行。在此,将上述T面称为纹理面。此外,图7B是示意性的图,标尺不同。双点划线所示的台阶-平台构造相比于通过纹理形成了的实线,实际上更小。示意性地示出了在微观上观察T面时表示双点划线那样的台阶-平台构造。

图8至图10是示出在本发明的一个实施方式的SiC基板的表面形成了的纹理的详情的示意图。图8是示出形成具有从SiC基板600的表面以比偏离角θ更小的倾斜角φ倾斜了的T面、和从T面以谷角Ψ倾斜了的S面的纹理的情况的图。在该情况下,比S面更宽的T面的法线方向与BPD的位错线之间的角度α变大,所以BPD的位错不易传播到外延层。由此,即使BPD抵接到T面,BPD也不生长,能够降低BPD的生长。此外,S面比T面更窄,所以BPD抵接到S面的概率小。

图9是示出在SiC基板600的表面上形成T面和S面具有同样的宽度的纹理的情况的图。在该情况下,T面以及S面的法线方向与BPD的位错线之间的角度α以及β都变大,所以BPD的位错不易传播到外延层,能够降低BPD的生长。

图10是示出形成具有从SiC基板600的表面以比偏离角θ更大的倾斜角φ倾斜了的T面、和从T面以谷角Ψ倾斜了的S面的纹理的情况的图。在该情况下也与图8同样地,T面的法线方向与BPD的位错线之间的角度α变大,所以BPD的位错难以传播到外延层。由此,即使BPD抵接到T面,BPD也不会生长,能够降低BPD的生长。

即,通过在SiC基板600的表面上,针对BPD的位错线形成新的纹理的面,能够对层叠位错进行复位,所以能够防止BPD传播到外延膜。此时,利用了如果BPD的位错线和纹理的面所成的角(|θ-φ|)小,则BPD的位错不易传播到外延膜这样的特性。

接下来,说明使用了加工后的SiC基板600的SiC_PN二极管的制造方法的一个例子。

在加工后的SiC基板600上,形成与耐压相称的SiC外延膜。在600V耐压下,有5μm程度的膜厚即可,在1200V耐压下,有10μm程度的膜厚即可。在外延成膜后的SiC基板600的表面上发生凹凸,所以也可以为了对其进行平坦化而实施CMP处理。此时的平坦性以Ra优选为0.7nm以下。其原因为,如果凹凸大,则该部位成为泄漏点。

通过使用在以上的条件下制作了的SiC基板600并利用公知的方法制作SiC_PN二极管,不会损失批量生产性,能够抑制在电压恒定的情况下正向电流随着时间的推移减少的现象。另外,通过使用本实施方式的制造方法,能够实现高品质和低成本的SiC_PN二极管以及MOSFET的批量生产。此外,在本实施方式中,通过研磨加工材料的制作和使用了它的加工方式,实现了SiC基板的表面形状的加工,但表面形状的加工方法不仅限定于此。

(实施例)

在本实施方式的SiC基板的表面形状的加工方法中,进行使表面加工图案变更的实验,使用该SiC基板来制作了耐压1200V等级的SiC_PN二极管。

图11示出将SiC基板的各尺寸(基底面与纹理面所成的角、倾斜角、间距)、和以该尺寸制作了的SiC_PN二极管的初始逆泄漏合格品率、正向电压(Vf)劣化的合格品率、以及综合合格品率总结而得到的结果。初始逆泄漏合格品率是将施加1300V时的逆泄漏电流是1μA以下的情况作为合格时的合格品率。另外,正向电压(Vf)劣化的合格品率是指,在125℃的环境中,在使If(平均正向电流)成为-8A的状态下,试验2000小时,将Vf(正向电压)的变动率是5%以下的情况作为合格时的合格品率。另外,以使谷角Ψ成为90°+|θ-φ|的方式制作。两者的综合合格品率是80%以上为双重圆圈标记,70%以上且小于80%为圆圈标记,小于70%为叉号标记。

根据图11的实施例1至4以及比较例1的结果可知,优选使SiC基板的基底面和纹理面所成的角成为3°以下。根据该结果,预计其原因为成为堆垛层错的核的BPD被变换为TPD的概率增加,外延膜中的BPD降低。另外,可知即使倾斜角φ比偏离角θ更大,仍有效果。此外,关于纹理面与基底面平行的比较例2的结果,认为在基底面处的外延生长中,妨碍二维的外延膜的生长,所以合格品率降低。

根据实施例3、5、7以及比较例5、6的结果可知,优选使间距成为200nm以下,更优选为100nm以下。其原因为,如果间距大,则妨碍二维的外延膜的生长,难以保持作为外延膜的均匀性。如果间距是100nm以下,则膜质进一步提高,并且成膜速度也提高。但是,如果间距过小,则对BPD进行复位的效果变小。另外,深度变得过小,所以模具的图案不被精密地反映到SiC表面,综合合格品率降低。因此,间距优选为30nm以上、更优选为50nm以上。

以上的实验结果表示,通过使用在本实施方式中所示的由4H-SiC结晶构成的SiC基板,能够制作逆泄漏以及Vf劣化少的SiC_PN二极管。针对MOSFET内的体二极管也能够同样地利用本技术。

图12是示出本发明的一个实施例的“BPD的弹性能量”与“SiC基板的基底面和纹理面所成的角”的关系的曲线图。纵轴示出上述式(1)中的扩展缺陷的弹性能量E的值是1的情况下的BPD以直线生长的弹性能量W。横轴示出SiC基板的基底面和纹理面所成的角|θ-φ|(°)。

如果基底面和纹理面所成的角|θ-φ|成为3°以下,则弹性能量W急剧变大,所以可知在外延层中BPD不易生长。因此,如果使基底面和纹理面所成的角|θ-φ|成为3°以下,则能够降低外延层中的BPD所致的缺陷。

当前第1页1 2 3 
网友询问留言 已有0条留言
  • 还没有人留言评论。精彩留言会获得点赞!
1