介电组合物以及电子部件的制作方法

文档序号:9778896阅读:365来源:国知局
介电组合物以及电子部件的制作方法
【技术领域】
[0001] 本发明涉及介电组合物以及电子部件。
【背景技术】
[0002] 为了应对以智能手机或平板电脑为代表的移动通信设备的更加高速大容量通信 化而开始了同时使用多个频带的MIMO技术(Multi-Input Multi-Output)的实用化。如果 用于通信的频带增加,每一个频带都需要高频部件,而要维持设备原来的尺寸并增加元件 个数,则要求各个部件进一步小型化以及高功能化。
[0003] 作为这样的高频对应的电子部件例如有同向双工器(diplexer)和带通滤波器 (band-pass filter)等。这些是都可以由担当电容器的电介质与担当电感器的磁性体的组 合所构成,但是为了获得良好的高频特性要求抑制在高频区域中的各个损耗。
[0004] 如果着眼于电介质,则要求:⑴对应于小型化的要求,要减小电容器部的面积, 要求相对介电常数(ε Γ)高;(2)为了使频率的选择性良好,要求介电损耗低,即要求Q值 尚J等。
[0005] 例如,作为在GHz带上介电损耗低的代表性材料,可以列举无定形SiNx膜。但是, 由于相对介电常数(ε r)低至6. 5,因此为了具备目标功能而需要大的面积,并且难以应对 小型化的要求。
[0006] 在专利文献1中,公开有关于介电损耗低即Q值高的材料Ba(Mgl73Ta 273)Od^技术。 这些是作为经过1500°C以上的热处理而获得的致密烧结体,并且在IOGHz处得到相对介电 常数(ε r) = 24. 7 ;Q = 51000。
[0007] 另外,在非专利文献1中,记载有通过PLD法(脉冲激光蒸镀法)将Ba (Mg1/3Ta2/3) O3成膜,通过600°C的热处理进行结晶化,并在2. 66GHz处得到相对介电常数(ε r) = 33. 3 ; tan δ =〇· 0158 (换算成 Q 值为 Q = 63. 3) 〇
[0008] 现有技术文献
[0009] 非专利文献
[0010] 非专利文献 I :Jpn.J. Appl. Phys. Vol. 42 (2003) PP. 7428-7431 "Properties of Ba (Mg1/3Ta2/3) O3Thin Films Prepared by Pulsed-Laser Deposition',·
[0011] 专利文献
[0012] 专利文献I :日本特开平-8-319162号公报

【发明内容】

[0013] 发明想要解决的技术问题
[0014] 然而,在专利文献1的技术中,可知对于用于对应高频的电子部件来说过大,另一 方面,如果为了小型化而将专利文献1的Ba(Mg 1/3Ta2/3)O3薄膜化,则难以获得由现有烧结 体得到的那样高Q值。另外,非专利文献1的技术中,虽然作为薄膜获得了相对介电常数 (ε r) = 33. 3,以Q值进行换算为63. 3,但是对于用于对应高频的电子部件来说,要求更高 的Q值。
[0015] 本发明是鉴于上述实际情况而完成的,其目的在于提供一种即使是在小型化了的 情况下也相对介电常数高,且介电损耗低即Q值高的介电组合物以及使用了该介电组合物 的电子部件。
[0016] 解决技术问题的手段
[0017] 为了达到上述目的,本发明所涉及的介电组合物的特征在于:作为主成分包含由 通式xA〇-yB' 0-ζΒ"205(Α表示选自Ba、Ca、Sr中的至少一种以上的元素,B'表示选自Mg、 Zn、Ni中的至少一种以上的元素,B"表示选自Nb、Ta中的至少一种以上的元素)所表示的复 合氧化物,并且x、y、z的关系为x+y+z = L 000 ;0· 375彡X彡0· 563 ;0· 250彡y彡0· 500 ; x/3 z x/3+l/9〇
[0018] 通过设为上述x、y、z的范围,从而可以获得高相对介电常数以及高Q值。
[0019] 作为本发明的优选方式,优选为作为主成分包含在上述通式中X、y、z的关系为 x+y+z = 1. 000 ;0· 450 彡 X 彡 0· 575 ;0· 213 彡 y 彡 0· 377 ;χ/3+0· 025 彡 z 彡 x/3+0.0 81 的 复合氧化物的介电组合物。
[0020] 认为通过做到上述x、y、z的范围,从而具有高Q值的Β'位与Β"位的长程序(long range order)变得更加容易维持,并且容易获得更高的Q值。
[0021] 另外,通过使用上述本发明所涉及的介电膜,从而可以提供与现有高频对应的电 子部件中使用的介电组合物相比,即使在小型化了的情况下也能够得到足够高的相对介电 常数,且Q值高,即,显示高的S/N比的电介质谐振器或电介质滤波器等电子部件。
[0022] 发明效果
[0023] 本发明能够提供一种即使在小型化了的情况下也相对介电常数高,且介电损耗低 即Q值高的介电组合物以及使用了该介电组合物的电子部件。
【附图说明】
[0024] 图1是本发明的一个实施方式所涉及的薄膜电容器的截面图。
[0025] 图2是用SEM(扫描电子显微镜)观察将基板加热到200°C而成膜所得到的本发明 的一个实施方式所涉及的介电膜的表面的照片。
[0026] 图3是用SEM观察将基板加热到200°C而成膜所得到的Ba比本发明的一个实施方 式过剩的介电膜的表面的照片。
[0027] 符号说明
[0028] 1.支撑基板
[0029] 2.基底层
[0030] 3.下部电极
[0031] 4.上部电极
[0032] 5.介电膜
[0033] 10.薄膜电容器
【具体实施方式】
[0034] 以下是根据不同情况参照附图来说明本发明的优选实施方式。
[0035] 〈薄膜电容器10〉
[0036] 图1是作为使用了本发明的一个实施方式所涉及的介电组合物的电子部件的一 个例子的薄膜电容器10的截面图。薄膜电容器10具备被层叠于支撑基板1表面的下部电 极3和上部电极4、以及被设置于下部电极3与上部电极4之间的介电膜5。在支撑基板1 与下部电极3之间,为了提高支撑基板1与下部电极3的紧密附着性而具备基底层2。支撑 基板1具有确保薄膜电容器10整体的机械强度的功能。
[0037] 对于薄膜电容器的形状,并没有特别的限制,通常被做成长方体形状。另外,其尺 寸也没有特别的限制,厚度或长度可根据用途做成适当的尺寸。
[0038] 〈支撑基板1〉
[0039] 用于形成图1所示的支撑基板1的材料并没有特别的限定,例如由作为单晶的Si 单晶、SiGe单晶、GaAs单晶、InP单晶、SrTiO3单晶、MgO单晶、LaAlO 3单晶、ZrO 2单晶、MgAl 204 单晶、NdGaO3单晶;或作为陶瓷多晶基板的Al 203多晶、ZnO多晶、SiO2多晶;或Ni、Cu、Ti、 W、Mo、Al、Pt等的金属;或它们的合金的基板等能够形成支撑基板1,但不特别限定。在这 些材料中,从低成本以及加工特性的观点出发,一般是将Si单晶作为基板使用。支撑基板1 其电阻率根据基板的材质会有所不同。在将电阻率低的材料作为基板使用的情况下,如果 直接使用则电流流向基板侧的漏电会影响到薄膜电容器10的电特性。因此,也有对支撑基 板1的表面实施绝缘处理,以使使用时的电流不流向支撑基板1的情况。例如,在使用Si单 晶作为支撑基板1的情况下,使支撑基板1表面氧化而形成SiO 2绝缘层,或者也可以在支撑 基板1的表面形成Al203、Si0 2、Si3Nx等绝缘物,只要保持对支撑基板1的绝缘其绝缘层的材 料或膜厚就没有限定,但是膜厚优选为〇. 01 μ m以上。由于小于0. 01 μ m的厚度不能够保 持绝缘性,所以作为绝缘层的厚度不优选。支撑基板1的厚度如果能够确保薄膜电容器整 体的机械强度,则都没有特别的限定,例如可以被设定为10 ym~5000 μπι。在小于10 μL? 的情况下有不能够确保机械强度的情况,如果超过了 5000 μπι则会有无助于电子部件小型 化的问题的情况。
[0040] 〈基底层2〉
[0041] 在本实施方式中,图1所示的薄膜电容器10优选为在进行了绝缘处理的支撑基板 1表面上具有基底层2。基底层2是以提高支撑基板1与下部电极3的紧密附着性为目的 而被插入的。作为一个例子,在下部电极3中使用Cu的情况下,将Cr作为基底层2插入, 在下部电极3中使用Pt的情况下,将Ti作为基底层2插入。
[0042] 因为是以提高紧密附着性为目的,所以对于上述材料没有限定,另外,如果能够保 持支撑基板1与下部电极3的紧密附着性,可以省略基底层2。
[0043] 〈下部电极3〉
[0044] 用于形成下部电极3的材料只要具有导电性即可,例如能够由Pt、Ru、Rh、Pd、Ir、 Au、Ag、Cu、Ni等金属或它们的合金或者导电性氧化物等来形成。因此,可以选择对应于成 本或者对应于对介电膜5实施热处理的时候的气氛的材料。介电膜5除了在大气中之外还 可以在惰性气体队或Ar、另外0 2、惰性气体和还原性气体氏的混合气体中进行热处理。下 部电极3的膜厚只要能够发挥作为电极的功能即可,优选为0. 01 μπι以上。在小于0. 01 μπι 的情况下,导电性会变差,因而不优选。另外,在将使用了能够作为电极使用的Cu或Ni、Pt 等或氧化物导电性材料等的基板用于支撑基板1的情况下,可以省略上述基底层2和下部 电极3。
[0045] 也可以在形成下部电极3之后进行热处理以提高基底层2与下部电极3的紧密 附着性并提高下部电极3的稳定性。在进行热处理的情况下,升温速度优选为KTC /分~ 2000°C /分,更加优选为KKTC /分~KKKTC /分。热处理时的保持温度优选为400°C~ 800°C,其保持时间优选为0. 1小时~4. 0小时。如果超过了上述范围,则会由于发生紧密 附着不良并且在下部电极3的表面上产生凹凸,从而会变得容易发生介电膜5的介电特性 的降低。
[0046] 〈介电膜5〉
[0047] 构成介电膜5的介电组合物中,作为主成分包含通式xAO-yB' 0-ζΒ" 205(Α表示选 自Ba、Ca、Sr中的至少一种以上的元素,B'表示选自Mg、Zn、Ni中的至少一种以上的元素, B"表示选自Nb、Ta中的至少一种以上的元素
当前第1页1 2 3 
网友询问留言 已有0条留言
  • 还没有人留言评论。精彩留言会获得点赞!
1