专利名称：复合量子点器件及制备方法
技术领域：
本发明涉及微电子器件、光电子器件和纳米器件，特别是涉及一种利用量子点和二维电子气的复合结构制备的复合量子点器件及制备方法。
美国专利(专利号为6010934)公布了利用量子点(也称岛)来制备单电子晶体管的方法。这种器件实际上是一种量子点器件，可用来制备出高密度集成的单电子晶体管的电路。美国专利(专利号为6054349)公布了另外一种可实现单电子动作的量子点器件，有时称为单电子器件。这两种量子点器件都主要由量子点和电极构成。美国专利申请号为6010934中公开的是量子点由硅材料组成，因硅为非间接带隙，它不能用于光电器件，只可用在微电子电路上。而美国专利申请号为6054349的量子点由金属材料构成，也不能用于光电器件，只可用在微电子电路上。由于这两种量子点器件的结构简单，它们的功能都非常单一，只用于单电子器件及电路的制备中。
本发明的目的是这样实现的本发明所提供的复合量子点器件，包括以高掺杂的导电的GaAs作为衬底，利用分子束外延方法在其衬底上按顺序制备出掺杂的缓冲层、半导体GaAs隔离层、InAs量子点层和在InAs量子点层上覆盖GaAs盖冒层，在衬底的盖冒层表面制备出电极，在衬底背后沉积AuGeNi作为器件背栅；其特征是还包括在缓冲层上制备一层具有10-100个周期的AlGaAs/GaAs超晶格势垒层、一层δ-Si掺杂层；所述的盖冒层作为薄的肖特基隧穿势垒层，其厚度为2nm-8nm。
所述的GaAs缓冲层厚度为100nm-2.0μm。
所述的Al0.3Ga0.7As/GaAs超晶格势垒层厚度为10nm-10μm；其中Al0.3Ga0.7As厚度为1nm-500nm，GaAs为1nm-5nm。
所述的δ-Si掺杂层，掺杂后的载流子面密度为1.0×1011cm-2-1.0×1013cm-2。
所述的半导体GaAs隔离层厚度为2nm-100nm。
所述的量子点层的厚度为0.6-0.9纳米，采用InAs材料；其中量子点的有效直径大小为3nm-100nm，量子点的密度为1.0×109cm-2-1.0×1013cm-2。
所述的金属电极的大小是长1μm-1mm×宽1μm-1mm，电极间的间隔为1μm-100mm。
本发明提供的制备复合量子点器件的方法，包括以下步骤1.使用掺Si的n型的(001)取向GaAs作为衬底，利用分子束MBE方法按顺序在衬底上生长以下各层(a)100nm-2.0μm GaAs缓冲层；(b)10nm-10μm厚的Al0.3Ga0.7As/GaAs超晶格势垒层，包括掺杂或不掺杂两种，共10-100个周期；其中Al0.3Ga0.7As厚度为1nm-500nm，GaAs为1nm-5nm；(c)δ-Si掺杂层，掺杂后的载流子面密度为1.0×1011cm-2-1.0×1013cm-2；(d)2nm-100nm厚的GaAs层即半导体隔离层；(e)InAs量子点层；其中量子点的有效直径大小为3nm-100nm，量子点的密度为1.0×109cm-2-1.0×1013cm-2；量子点是在衬底旋转或不旋转的条件下生长的，InAs淀积量为1.8ML，沉积的衬底温度为300℃-640℃；(f)2nm-8nm GaAs盖冒层即半导体盖冒层；2.将步骤1制备的材料生长完后从MBE生长室中取出后，立即制备背栅；其中具体工艺条件为衬底背后利用热蒸发沉积30nm-3μm厚的AuGeNi合金，并在200℃-520℃退火5-300秒，作为背栅；3.和制备表面电极在衬底的盖冒层表面匀胶、曝光、显影和定影，然后，采用真空蒸发制备一层20nm-1μm厚的Au层，经剥离后形成3个电极，形成肖特基接触，进行器件封装，可任选电极两个电极作为器件工作时的欧姆接触引线，为密集型量子点器件。背栅9用来调节量子点中的电子数、二维电子气的浓度、量子点和二维电子气的隧穿耦合等。
其中每个金属电极的大小是长1μm-1mm×宽1μm-1mm，电极间的间隔为1μm-100mm。
本发明器件包括两类器件(1)量子点密集型器件；(2)量子点稀疏型器件。对于量子点密集型器件，量子点间会有很强的横向耦合作用，器件的电输运特性主要由量子点的横向耦合控制。对于量子点稀疏型器件，由于量子点间的间距很大，电子要通过横向量子点耦合输运几乎不可能，器件的电输运特性主要由量子点的充放电和量子点与二维电子气的隧穿决定。
本发明的量子点器件的正常工作有两个基本条件1)量子点和二维电子气的距离为2纳米-100纳米。若距离小于2纳米，量子点和二维电子气不能在空间分开；距离大于100纳米，量子点和二维电子气层不能有电子的交换，即二维电子气层中的电子不能隧穿到量子点中，量子点中的电子不能隧穿到二维电子气层中。2)薄的肖特基隧穿垒层的厚度为1纳米-100纳米。若厚度小于1纳米，盖冒层不能保护并盖住量子点层，量子点的共振隧穿和冲放电都难发生。若厚度大于100纳米，盖冒层的隧穿电流太小而使器件处于断开状态。
本发明复合量子点器件是一种既可用在微电子电路，也可用在光电子集成上的新型量子点器件。它是有量子点、二维电子气和薄的肖特基隧穿垒层构成的复合量子点器件，具有发光、光探测、开关、放大和存储等多种功能，可分别用作发光管、光探测器、隧穿二极管、场效应晶体管和存储器等，也可用作它们之间的一种组合，具有性能稳定、可控和应用广等优点。
该器件在电子由量子点进入金属或由金属进入量子点的过程(电子由量子点进入二维电子气或由二维电子气进入量子点的过程与此类似)中，部分电子可能被量子点俘获，这个过程是由量子点的能级和量子点处的费米能级的相对位置决定的。电子可从电极或由二维电子气通过隧穿或热激活方式进入量子点。一旦量子点俘获电子即充电后，量子点的静电势能将会被抬高。每当一个电子充入量子点时，会使该量子点的静电势能增加。由泊松方程的经典解可知当量子点俘获两个电子时，其周围的静电势将增加至少～50meV。这样，每个充电的量子点都相当于一个独立的库仑岛，对流过的电流有阻碍作用。当量子点没有充电时，电子可通过量子点输运，也可通过量子点中间的间隙输运。当量子点充电后，会对周围的电子产生排斥，电子很难从量子点中通过，而是被迫从量子点间的窄通道通过，并且，量子点中充入的电子越多，量子点对周围电子的排斥力越大，电子可以通过的通道就越窄。随着量子点处于充电或放电的状态的不同，在相同外加偏压下，流过充电量子点的电流比未充电时小，出现电流迟滞回路，而且量子点中充入的电子越多，电流就越小，迟滞回路面积越大。但是当外加偏压很小的时候，曲线来回重合，不出现电流迟滞回路，这是因为外加小偏压时，电子很难被量子点俘获，或者即使量子点俘获电子，充放电的电子数也很小，对电流的影响不大，所以可以忽略量子点的充放电效应。这种电流迟滞回路是由肖特基势垒中InAs量子点的充电和放电效应引起的。当表面电极偏压较大时，这种存储效应更明显。因此，这种量子点器件在大偏压下可用作存储器。
考虑电子从金属到量子点再到二维电子气的过程。当外界偏压达到一定时，量子点外的金属费米能级与量子点的能级一致，通过量子点的电子会发生共振隧穿，使流过器件的电流突增，出现台阶结构。或者当二维电子气的能级与量子点的能级一致时，器件电流突增，也出现台阶结构。电子从二维电子气到量子点再到金属的过程与此类似。由于量子点的充放电效应，即使是在同一偏压下，量子点中俘获的电子数也不一样，这导致了量子点能级位置的不同。当量子点中存储的电子数较多时，量子点的能级被抬升到较高位置，外加偏压较大时才能发生共振隧穿效应；当量子点中存储的电子数较少时，量子点的能级抬升的较低，这时只需要较小的偏压就可以引起共振隧穿效应。所以对于填充了多电子的量子点来说台阶结构偏向大偏压部分，对于填充了少电子的量子点来说台阶结构偏向小偏压部分。因此，这种量子点器件可用作共振隧穿器件、隧穿二极管等。
在光照下这种器件的输运电流会增大，增大的原因为(1)当有光照射半导体器件时，会产生光生载流子，增大了二维电子气的载流子浓度，从而使所对应的二维电子气的电阻可能减小。(2)由于量子点的散射，量子点器件的迁移率一般小于105cm2/Vs，二维电子气的浓度也小于5×1011cm-2。由于二维电子气的浓度很稀薄，沟道中的电子数很少，电子一般只在基态能级上分布，这时的载流子迁移率主要受量子点的散射影响。光照后，二维电子气的浓度增加，增强了电子对量子点散射的屏蔽作用，提升了迁移率，相当于减小了二维电子气的电阻值。(3)光照对量子点的作用也是不可忽略的，光照产生电子空穴对。由于电子空穴对的隧穿速率的不同，光照会改变量子点的冲放电状态。因而，这种量子点器件可用作光敏感器件和光探测器。
本发明的优点在于本发明提供的制备复合量子点器件的方法为了避免欧姆接触制备过程中沉积金属向量子点的渗透而引起量子点质量的蜕变，在这里采用薄的肖特基接触代替常规的欧姆接触作为器件的电极，在InAs量子点层上仅生长了2nm-8nm厚的GaAs盖冒层，使电子很容易隧穿通过肖特基势垒进入量子点。小偏压下的I-V测量结果表明这种薄层的肖特基接触的确可用来取代常规的欧姆接触而作为器件的引线。三端电测量结果表明量子点间的横向耦合控制了量子点器件的电输运特性。其二用薄的肖特基隧穿垒作为欧姆接触引线简化了器件制备过程，使器件对光照更敏感，从而使器件有更更广泛的应用，如用作敏感器件和光探测器。本发明量子点器件中的量子点和二维电子气在空间上分开，其中的电子可有背栅分别调控。因而它们可分别独立并可在不同时间内分开工作，形成不同功能的隧穿二极管、场效应晶体管。量子点和二维电子气可相互作用，形成存储器等。
总之，本发明的量子点器件具有以下优点1)多功能性，2)多功能的独立控制性，3)制备简单，4)稳定、可靠。
图2是密集型量子点器件的结构图。
图3是稀疏型量子点器件的结构图。
图4是有单光子探测功能的量子点器件的结构图。
图中标示1-半导体盖冒层2-量子点层3-半导体层4-掺杂层5-衬底与缓冲层6-第一电极7-第二电极8-第三电极9-背栅10-超晶格势垒
(b)器件材料生长完后从MBE生长室中取出后，立即制备背栅9和表面电极6、7和8。具体过程为衬底背后利用热蒸发沉积300纳米厚的AuGeNi合金并在420℃退火30秒，作为背栅9。
(c)在衬底盖冒层表面匀胶、曝光、显影和定影，蒸发200纳米厚的Au层，经剥离后形成电极6、7和8，形成肖特基接触。每个金属电极的大小是300μm×300μm，电极间的间隔为50μm。器件封装后，即为密集型量子点器件。可任选电极6、7和8中的两个电极作为器件工作时的欧姆接触引线，背栅9用来调节量子点中的电子数、二维电子气的浓度、量子点和二维电子气的隧穿耦合等。
为避免欧姆接触制备过程中沉积金属向量子点的渗透而引起量子点质量的蜕变，在这里采用薄的肖特基接触代替常规的欧姆接触作为器件的电极。在InAs量子点层上仅生长了4nm厚的GaAs盖冒层，使电子很容易隧穿通过肖特基势垒进入量子点。小偏压下的I-V测量结果表明这种薄层的肖特基接触的确可用来取代常规的欧姆接触而作为器件的引线。三端电测量结果表明量子点间的横向耦合控制了量子点器件的电输运特性。
实施例2本实施例中制作的器件结构参照图3，器件的结构是由分子束MBE方法生长的，现结合器件的制作方法对其结构进行详细的描述(a)使用掺Si的n+的(001)取向GaAs衬底，器件结构在衬底上自下而上包括1.0μm n+-GaAs缓冲层，其掺杂浓度为1.0×1018cm-3，衬底与缓冲层在图3中表示为5；700nm厚的Al0.3Ga0.7As/GaAs超晶格势垒10，其中Al0.3Ga0.7As厚度为5nm，GaAs为2nm，共100周期；一层δ-Si掺杂层4，掺杂后的载流子面密度为4.8×1011cm-2；5nm厚的GaAs半导体隔离层3；InAs量子点层2厚度为0.9纳米，3nm厚GaAs盖冒层即半导体盖冒层1。量子点是在衬底无旋转的条件下生长的，InAs淀积量为1.3ML，沉积的衬底温度为390℃，量子点的有效直径大小为17纳米，量子点的密度为1.3×1010cm-2。
(b)器件材料生长完后从MBE生长室中取出后，立即制备背栅9；具体过程为衬底背后利用热蒸发沉积500纳米厚的AuGeNi合金并在380℃退火20秒，作为背栅9。
(c)和制备表面电极6、7和8在衬底表面匀胶、曝光、显影和定影后，蒸发300纳米厚的Au层，经剥离后形成电极6、7和8，形成肖特基接触。每个金属电极的大小是300μm×300μm，电极间的间隔为50μm。器件封装后，即为稀疏型量子点器件。可任选电极6、7和8中的两个电极作为器件工作时的欧姆接触引线，背栅9用来调节量子点中的电子数、二维电子气的浓度、量子点和二维电子气的隧穿耦合等。
实施例3本实施例中制作的器件结构参照图4，器件的结构是由分子束MBE方法生长的，现结合器件的制作方法对其进行详细的描述使用了掺Si的n+的(001)取向GaAs衬底，器件结构在衬底上自下而上包括2.0μm GaAs缓冲层；70nm厚的Al0.3Ga0.7As/GaAs超晶格势垒10，其中Al0.3Ga0.7As厚度为5nm，GaAs为2nm，共10周期；一层δ-Si掺杂层4，掺杂后的载流子面密度为1.4×1011cm-2；4nm厚的GaAs层即半导体隔离层3；InAs量子点层2厚度为0.8纳米，4nmGaAs盖冒层即半导体盖冒层1。量子点是在衬底旋转的条件下生长的，InAs淀积量为1.2ML，沉积的衬底温度为400℃，量子点的有效直径大小为15纳米，量子点的密度为2.3×1010cm-2。器件材料生长完后从MBE生长室中取出后，立即制备背栅9和表面电极6、7和8。具体过程为衬底背后利用热蒸发沉积300纳米厚的AuGeNi合金并在420℃退火30秒，作为背栅9。在衬底表面匀胶、曝光、显影和定影后，蒸发15纳米厚的Au层，经剥离后形成电极6、7和8，形成肖特基接触。每个金属电极的大小是300μm×300μm，电极间的间隔为50μm。器件封装后，即为稀疏型量子点器件。可任选电极6、7和8中的两个电极作为器件工作时的欧姆接触引线，背栅9用来调节量子点中的电子数、二维电子气的浓度、量子点和二维电子气的隧穿耦合等。电极6、7和8的Au层厚度为15纳米，实际上是一种半透明电极，主要是减少电极对光的反射，增强光的透射，提高量子点对光的吸收。这量子点器件可作为光的探测器。
实施例4将实施例3中的电极8的电极尺寸减小到纳米量级，并将电极外的量子点腐蚀掉后，该量子点器件可作为单光子的探测器，如图4所示。具体步骤为按实施例3生长完器件材料并制备完背栅9；在衬底表面光刻后，蒸发15纳米厚的Au层，经剥离后形成电极6、7和8，形成肖特基接触。每个金属电极的大小是30μm×30μm，电极间的间隔为50μm。电极6、7和8作为掩膜，利用化学湿法腐蚀腐蚀掉电极外的量子点，其腐蚀深度为50纳米。器件封装后，即为稀疏型量子点器件。可任选电极6、7和8中的两个电极作为器件工作时的欧姆接触引线，背栅9用来调节量子点中的电子数、二维电子气的浓度、量子点和二维电子气的隧穿耦合等。这量子点器件可作为单光子的探测器。
权利要求
1.一种复合量子点器件，包括以高掺杂的导电的GaAs作为衬底，利用分子束外延方法在其衬底上按顺序制备出掺杂的缓冲层、半导体GaAs隔离层、InAs量子点层和在InAs量子点层上覆盖GaAs盖冒层，在衬底的盖冒层表面制备出电极，在衬底背后沉积AuGeNi作为器件背栅；其特征是在缓冲层上制备一层具有10-100个周期的Al0.3Ga0.7As/GaAs超晶格势垒层、一层δ-Si掺杂层和一层厚度为2nm-8nm GaAs层作为薄的肖特基隧穿势垒层。
2.按权利要求1所述的复合量子点器件，其特征是所述的GaAs缓冲层厚度为100nm-2.0μm。
3.按权利要求1所述的复合量子点器件，其特征是所述的Al0.3Ga0.7As/GaAs超晶格势垒层厚度为10nm-10μm；其中Al0.3Ga0.7As厚度为1nm-500nm，GaAs为1nm-5nm。
4.按权利要求1所述的复合量子点器件，其特征是所述的δ-Si掺杂层，掺杂后的载流子面密度为1.0×1011cm-2-1.0×1013cm-2。
5.按权利要求1所述的复合量子点器件，其特征是所述的半导体GaAs隔离层厚度为2nm-100nm。
6.按权利要求1所述的复合量子点器件，其特征是所述的量子点层的厚度为0.6-0.9纳米，其中量子点的有效直径大小为3nm-100nm，量子点的密度为1.0×109cm-2-1.0×1013cm-2。
7.按权利要求1所述的复合量子点器件，其特征是所述的金属电极的大小是长1μm-1mm×宽1μm-1mm，电极间的间隔为1μm-100mm。
8.一种制备权利要求1所述的复合量子点器件的方法，包括以下步骤(1)使用掺Si的n型的(001)取向GaAs作为衬底，利用分子束MBE方法按顺序在衬底上生长a.100nm-2.0μm GaAs缓冲层；b.10nm-10μm厚的Al0.3Ga0.7As/GaAs超晶格势垒层，包括掺杂或不掺杂；其中Al0.3Ga0.7As厚度为1nm-500nm；c.GaAs为1nm-5nm；δ-Si掺杂层，掺杂后的载流子面密度为1.0×1011cm-2-1.0×1013cm-2；d.2nm-100nm厚的GaAs层即半导体隔离层；e.InAs量子点层；其中量子点的有效直径大小为3nm-100nm，量子点的密度为1.0×109cm-2-1.0×1013cm-2；f.2nm-8nm GaAs盖冒层即半导体盖冒层；量子点是在衬底旋转或不旋转的条件下生长的，InAs淀积量为1.8ML，沉积的衬底温度为300℃-640℃；(2)将步骤1制备的材料生长完后从MBE生长室中取出后，立即制备背栅；其中具体工艺条件为衬底背后利用热蒸发沉积30nm-3μm厚的AuGeNi合金，并在200℃-520℃退火5-300秒，作为背栅；(3)和制备表面电极在衬底的盖冒层表面匀胶、曝光、显影和定影，然后，采用真空蒸发制备一层20nm-1μm厚的Au层，经剥离后形成3个电极，形成肖特基接触，进行器件封装，可任选电极中两个电极作为器件工作时的欧姆接触引线，为复合量子点器件。
全文摘要
本发明公开了复合量子点器件及其制备方法。该器件包括以高掺杂的导电的GaAs作为衬底，利用分子束外延方法在其衬底上按顺序制备出掺杂的缓冲层、半导体GaAs隔离层、InAs量子点层和在InAs量子点层上覆盖一层薄的GaAs盖冒层，在衬底的盖冒层表面制备出电极，在衬底背后沉积AuGeNi作为器件背栅；还包括在缓冲层上制备一层AlGaAs/GaAs超晶格势垒层、一层δ－Si掺杂层；该器件采用常规方法制备，它由量子点、二维电子气和薄的肖特基隧穿垒层等结构构成的一种复合量子点器件，具有发光、光探测、开光、放大和存储等多种功能，可分别用作发光管、光探测器、隧穿二极管、场效应晶体管和存储器等，也可用作它们之间的一种组合。具有性能稳定、可控和应用广等优点。
文档编号B82B1/00GK1464563SQ02123459
公开日2003年12月31日 申请日期2002年6月28日 优先权日2002年6月28日
发明者竺云, 王太宏 申请人:中国科学院物理研究所