带有覆盖式衬底的mems器件的制作方法
【专利摘要】本发明涉及了一种带有覆盖式衬底的MEMS器件，其包括设置在第一衬底上的介电层，该介电层具有形成在其中的牺牲凹部。该集成电路另外包括形成在介电层之上且悬置在牺牲凹部之上的膜层，以及与膜层相接合从而形成了第二凹部的覆盖式衬底，该第二凹部通过形成到膜层中的通孔与牺牲凹部相连接。
【专利说明】带有覆盖式衬底的MEMS器件
【技术领域】
[0001]本发明涉及半导体领域，更具体地，本发明涉及一种带有覆盖式衬底的MEMS器件。
【背景技术】
[0002]微机电系统(MEMS)器件是一种具有非常小比例部件的技术。MEMS器件可以具有在微米尺寸范围内并且有时在纳米尺寸范围内的部件。典型的MEMS器件可以包括处理电路以及机械部件，诸如，各种类型的传感器。这些传感器可以作为射频(RF)开关、陀螺仪、加速器或运动传感器的部分，将这些传感器的响应提供给所包括的处理电路且利用该处理电路进行处理。
[0003]经常将MEMS器件的机械部件设置在腔中，在该腔中允许这些部件进行移动。经常存在通过一个或多个通孔连接的两个腔。一种形成这种腔的方法是使用牺牲材料。具体而言是在特定层中形成一个凹部。然后通过牺牲材料填充该凹部。然后，可以在该牺牲材料之上沉积后续的层。然后穿过这些后续的层形成通孔从而暴露出牺牲材料。然后通过多个化学工艺排放该牺牲材料。同时，一种形成腔的有效的方法是在制造MEMS器件时将牺牲层的数量减小到最小。
【发明内容】
[0004]为了解决现有技术中所存在的问题，根据本发明的一个方面，提供了一种集成电路器件，包括:介电层，设置在第一衬底上，所述介电层中形成有牺牲凹部；膜层，形成在所述介电层上且悬置在所述牺牲凹部上方；以及覆盖式衬底，与所述膜层相接合，以形成第二凹部，所述第二凹部通过形成在所述膜层中的通孔与所述牺牲凹部相连接。
[0005]在所述器件中，所述第一衬底包括硅通孔，所述硅通孔与金属接合焊盘相连接，所述金属接合焊盘形成在所述第一衬底的与所述介电层相对的一侧。
[0006]在所述器件中，进一步包括:与所述金属接合焊盘共晶接合的CMOS衬底。
[0007]在所述器件中，进一步包括:位于所述牺牲凹部的底部的底部电极层和位于所述牺牲凹部的顶部的顶部电极层。
[0008]在所述器件中，所述顶部电极层的导电元件在所述牺牲凹部上方延伸。
[0009]在所述器件中，所述第一衬底是电阻至少为lOOOohm-cm的高电阻衬底。
[0010]在所述器件中，所述覆盖层与形成在所述膜层上的薄介电层熔融接合。
[0011]在所述器件中，进一步包括:位于所述牺牲凹部的内壁上的薄介电层。
[0012]在所述器件中，所述牺牲凹部和所述第二凹部内具有微机电系统(MEMS)器件。
[0013]在所述器件中，所述MEMS器件包括射频(RF)开关器件。
[0014]根据本发明的另一方面，提供了一种形成集成电路器件的方法，所述方法包括:在第一衬底上形成介电层；在形成在所述介电层中的牺牲凹部中形成牺牲材料；在所述介电层和所述牺牲材料上方形成膜层；通过至少一个穿过所述膜层形成的通孔来释放所述牺牲材料；以及将覆盖式衬底与所述膜层相接合，以形成第二凹部，所述第二凹部通过形成在所述膜层中的通孔与所述牺牲凹部相连接。
[0015]在所述方法中，进一步包括:在形成所述介电层之前，在所述第一衬底中形成硅通孔；研磨所述第一衬底的相对于所述介电层的侧面，以暴露出所述硅通孔；以及在所述第一衬底上形成金属焊盘，所述金属焊盘与所述硅通孔相连接。
[0016]在所述方法中，进一步包括:在所述金属焊盘和互补金属氧化物半导体(CMOS)衬底之间形成共晶接合。
[0017]在所述方法中，进一步包括:在所述牺牲凹部的底部形成底部电极层，并且在所述牺牲凹部的顶部形成顶部电极层。
[0018]在所述方法中，所述顶部电极层的导电元件在所述牺牲凹部上方延伸。
[0019]在所述方法中，所述第一衬底是电阻至少为1000ohm-cm的高电阻衬底。
[0020]在所述方法中，进一步包括:在沉积所述牺牲材料之前，将薄介电层沉积到所述牺牲凹部中，并且将薄介电层沉积到所述牺牲材料上。
[0021]在所述方法中，进一步包括:将微机电系统(MEMS)器件设置到所述牺牲凹部和所述第二凹部内。
[0022]在所述方法中，所述MEMS器件包括射频(RF)开关器件。
[0023]根据本发明的又一方面，提供了一种集成电路器件，包括:介电层，设置在第一衬底上，所述介电层中形成有牺牲凹部，其中，所述第一衬底包括硅通孔；顶部电极层，位于所述牺牲凹部的顶部；底部电极层，位于所述牺牲凹部的底部；膜层，形成在所述介电层上；覆盖式衬底，与所述膜层相接合，以形成第二凹部，所述第二凹部通过形成在所述膜层中的通孔与所述牺牲凹部相连接；以及CMOS衬底，通过共晶接合与所述第一衬底的相对于所述介电层的侧面相连接，并且通过所述硅通孔与所述第一衬底电连接。
【专利附图】
【附图说明】
[0024]当结合附图进行阅读时，根据下面详细的描述可以更好地理解本发明。应该强调的是，根据工业中的标准实践，各种部件没有被按比例绘制并且仅仅用于说明的目的。实际上，为了清楚的讨论，各种部件的尺寸可以被任意增大或减小。
[0025]图1A-图1H是根据在此所述的原理的一个实例示出形成包括覆盖式衬底的MEMS器件的示意性工艺的视图；
[0026]图2是根据在此所述的原理的一个实例示出包括覆盖式衬底的示意性MEMS器件结构的视图；
[0027]图3是根据在此所述的原理的一个实例示出部分覆盖式衬底被去除的示意性MEMS器件的视图；
[0028]图4是根据在此所述的原理的一个实例示出形成带有覆盖式衬底的MEMS器件的示意性方法的流程图。
【具体实施方式】
[0029]应该理解，以下公开提供了多种不同实施例或实例，用于实现本发明的不同特征。以下将描述组件和布置的特定实例以简化本发明。当然，这些仅是实例并且不旨在限制本发明。而且，在以下的说明中在第二工艺之前执行第一工艺可以包括在第一工艺之后立即执行第二工艺的实施例，并且也可以包括在第一和第二工艺之间可以执行额外的工艺的实施例。出于简化和清楚的目的，可以不同的比例任意地绘制各个部件。另外，在以下描述中，在第二部件上方或上形成第一部件可以包括第一部件和第二部件直接接触的实施例，也可以包括其他部件可以形成在第一部件和第二部件之间使得第一部件和第二部件不直接接触的实施例。
[0030]此外，在此可使用诸如“在…之下”、“在…下面”、“下面的”、“在…上面”、以及“上面的”等的空间关系术语，以容易地描述如图中所示的一个元件或部件与另一元件或部件的关系。应当理解，除图中所示的方位之外，空间关系术语将包括使用或操作中的装置的各种不同的方位。例如，如果翻转图中所示的装置，则被描述为在其他元件或部件“下面”或“之下”的元件将被定位为在其他元件或部件的“上面”。因此，示例性术语“在…下面”包括在上面和在下面的方位。装置可以以其它方式定位(旋转90度或在其他方位)，并且通过在此使用的空间关系描述符进行相应地解释。
[0031]图1A-图1H是示出了形成包括覆盖式衬底(capping substrate)的MEMS器件的示意性工艺100的视图。根据本实例，MEMS器件形成在衬底102上。在一个实例中，衬底102是高电阻衬底。高电阻衬底可以是一种至少为lOOOohms-cm的衬底。在本实例中，衬底102还包括半导体材料,诸如,娃。
[0032]根据本实例，介电层104沉积在高电阻半导体衬底102之上。介电层104可以由氧化物材料构成。介电层用于半导体衬底与形成在介电层104之上的部件之间的隔离层。
[0033]在这个实例中，形成有多个硅通孔106，它们穿过介电层104进入到高电阻半导体衬底102中。硅通孔106并不延伸穿透整个衬底102。在一个实例中，硅通孔106的边缘可以被热氧化工艺所氧化。这就利用电介质氧化物覆盖了通孔的内侧壁。然后在通孔中形成有金属或导电材料。在一个实例中，导电材料是钨。在一些实例中，可以执行化学机械抛光(CMP)工艺来平滑介电层104的顶部并且将其准备用于进一步的处理。
[0034]在介电层104上形成金属层108。正如下面将进一步描述的那样，金属层用于待形成的牺牲凹部的底部电极层。可以通过在介电层104上沉积金属材料来形成底部电极金属层108。然后，可以使用光刻掩模来适当地图案化该金属层。
[0035]图1B不出了层间介电层110的形成。层间介电层110存在于两个电极层之间。该层间介电层110可以由氧化物材料构成。可以使用CMP工艺来平滑层间介电层110。然后可以使用掩模来形成用于位于层间介电层110之内的凹部区域112的图案。可以使用蚀刻工艺来去除介电层110从而暴露出下面的底部电极金属层108以便产生凹部(cavity)112。
[0036]图1C示出了额外的介电层的沉积。例如，可以在层间介电层110之上形成氧化物层114。在一些情况下，可以图案化氧化物层114，从而使得氧化物凸块(未示出)保留在金属层108的一些金属接触件的之上。另外，可以在氧化物层114之上沉积薄介电材料116。
[0037]利用牺牲材料118 (诸如，非结晶硅(a-Si )、非晶体的同素异形的硅)来填充牺牲凹部112。正如下面将要描述的那样，选择可以通过干式蚀刻工艺将其去除的牺牲材料118。在沉积完牺牲材料118之后，可以使用CMP工艺来使该平面平滑。
[0038]图1D示出了介电材料116和牺牲材料118之上的额外的薄介电膜120的沉积。第一薄介电层116和第二介电层120可以由相同的材料构成。介电层116、120将下面的层与任意其他后期形成的层相互隔离开。
[0039]根据本实例，通孔114形成到沉积层中。具体地说，可以将通孔124形成为穿过薄介电层116、120、氧化物层114、层间介电层110并且在电极金属层108顶部处停止。然后可以在薄介电层120之上形成顶部电极金属层122。当沉积金属材料时，填充通孔124，从而使得顶部电极层122和底部电极层108电连接。尽管只示出了一个通孔124，但使用多个通孔来连接顶部电极金属层122的金属部件和底部电极金属层108的金属部件是可能的。
[0040]可以与形成底部电极金属层108类似的方式来形成顶部电极金属层122。更具体地说是在之前的层上沉积金属或导电材料。然后可以使用掩模图案化金属层122。然后，使用蚀刻工艺将金属从不需要形成金属的区域之上去除。在一些实例中，特定的金属接触件可以在牺牲材料118之上延伸。这使得可以在牺牲凹部和下面将进一步详细地描述的第二牺牲凹部之间形成金属部件。
[0041]图1E示出了膜层(membrane layer) 126的形成。膜层可以是额外的介电层。它将被称为膜层以与第一层间介电层110相互区别。而且，可以将膜层用作为RF开关膜。膜层126提供机械强度和刚性以用于MEMS器件中的可移动结构所用的柔韧的悬置膜或梁。在特定的实例中，膜层126具有在大约0.5微米至大约5微米的范围内的厚度。膜层126可以包括一定量的通孔127。可以通过标准的光刻技术实现通孔127，诸如，使用光刻掩模从而将光刻胶层暴露于光源。然后显影(develop away)光刻胶层且使用光刻胶材料的剩余区域来限定通孔127。然后，可以使用蚀刻工艺来形成向下穿过膜层126直达下面的顶部电极金属层122的通孔。
[0042]根据本实例，在膜层126上形成第三金属层128。该第三金属层可以与已形成通孔127的顶部电极金属层122相连接。也可以通过沉积金属材料，图案化金属层和然后将不需要形成金属的区域蚀刻掉来形成第三金属层。
[0043]然后在第三金属层128上沉积顶部介电层130。该顶部介电层130可以用于应力平衡。顶部介电层130可以由氧化物材料构成。在一些实例中，可以去除顶部介电层的部分从而暴露出下面的金属部分。这可以用于多种MEMS器件，诸如，RF开关结构。
[0044]在形成顶部介电层130之后，向下形成多个通孔132至牺牲材料118。具体地说，将通孔132形成为穿过介电层130、膜层126和薄介电层120。可以将通孔132设置成使它们穿过第三金属层128或顶部电极金属层122的任意金属部件。
[0045]图1F示出了去除牺牲材料118以形成整个牺牲凹部134。在一个实例中，可以使用二氟化氙(XeF2)来蚀刻掉牺牲材料。可以使用XeF2穿过通孔132将非结晶硅牺牲材料118蚀刻掉。也可以使用其他去除牺牲材料的方法。可以使用各种干式蚀刻工艺。干式蚀刻包括用于去除具体类型材料的离子轰击。
[0046]牺牲材料118和薄介电层116、120的材料可以被选择为使得特定蚀刻剂将仅去除牺牲材料118而不去除介电材料。因此，在完成去除牺牲材料118的蚀刻工艺之后，牺牲凹部134在每个侧壁上将具有介电层材料。介电材料实质上用于去除牺牲材料118的蚀刻工艺的停止件。
[0047]图1G示出了覆盖式衬底136的附接和为了附接CMOS衬底对高电阻衬底102进行的准备。根据本实例，覆盖式衬底136用于产生第二凹部137。可以独立地形成覆盖式衬底136。具体地说，可以使用标准光刻技术来图案化覆盖式衬底136从而具有形成在其中的凹部区域。然后，可以倒装覆盖式衬底136和与顶部介电层130相接合，从而形成一个封闭的第二凹部137。
[0048]覆盖式衬底136与顶部介电层130相接合以形成熔融接合部138。熔融接合部138包括热退火工艺，该热退火工艺在覆盖式衬底与顶部介电层130相接触的位置上熔融覆盖式衬底136。接合138密封第二凹部137。第二凹部137通过通孔132保持与牺牲凹部134相连接。使用在此所描述的工艺可以将多个MEMS器件形成在两个凹部132、134之内。没有示出这种器件的形成。但附图示出了形成支撑MEMS器件的衬底和电路的工艺。
[0049]MEMS器件经常使用CMOS衬底，该衬底包括多个用于操作MEMS器件的电路。在一些情况中，CMOS衬底与MEMS衬底相分离。根据本实例，CMOS衬底附接在高电阻衬底上。为了准备高电阻衬底120与CMOS衬底相附接，高电阻衬底102的相对侧被研磨(ground down),以暴露出硅通孔106。
[0050]根据本实例，底部介电层140沉积在高电阻衬底102的底部上。这个底部介电层用来隔离硅通孔106。然后，可以图案化底部介电层140以仅仅暴露出硅通孔106。
[0051]在暴露出娃通孔106之后,可以在通过去除介电材料而剩下的空间内形成金属接触件142。另外，可以在金属接触件142上形成接合焊盘144。接合焊盘用于共晶接合。共晶接合是一种使用金属接合两个衬底的方法。该接合也允许两个衬底之间的电连接。
[0052]图1H示出了附接CMOS衬底146。根据本实例，CMOS衬底146可以包括多个金属接触件。一些金属接触件可以用于与高电阻衬底102上的接合焊盘144相连接。CMOS衬底146可以包括多个电路层(未示出)，这些电路层可以用来操作两个凹部134、137内的MEMS器件。
[0053]图2是示出了包括覆盖式衬底的示意性MEMS器件结构的视图。图2中所示的结构与图1A-图1H中所示的工艺形成的结构类似。然而，图2中的衬底仅仅示出了形成的一些关键层并且没有必要示出所有的可以形成在MEMS器件内的、具体化在此所述的原理的层。
[0054]根据特定的示意性实例，MEMS结构200包括位于高电阻衬底202之上的电介质层204。电介质层204具有形成在其中的牺牲凹部206。膜层208形成在介电层204之上。覆盖式衬底214与膜层208的氧化物层相连接。覆盖式衬底214与膜层208相接合从而形成第二凹部210。牺牲凹部206通过多个通孔212与第二凹部210相连接。包括高电阻层202、介电层204和膜层208的MEMS衬底通过共晶接合218和一些硅通孔216与CMOS衬底220相连接。
[0055]图3是示出了部分覆盖式衬底被去除的示意性MEMS器件的视图。根据特定的示意性实例，在覆盖式衬底214形成时，它可以包括多个结构，这些结构被设计成利用工具将其固定住。具体地说，该工具可以在执行连接覆盖式衬底214和膜层208的熔融接合的同时将衬底保持在其位置上。
[0056]在将覆盖式衬底214与膜层208相接合之后，可能不再需要用来固定覆盖式衬底214的机构。因此，可以执行蚀刻工艺来去除覆盖式衬底214的那些部分302。在一些实例中，这个可以通过标准光刻技术方法来实现去除工艺。可选地，可以使用多种研磨工艺来去除不需要的部分302。
[0057]通过使用在此所描述的原则，制造工艺过程中仅仅使用了一个单个的牺牲层。具体地说，通过使用覆盖式衬底来形成第二凹部则不再需要第二牺牲层。这允许更为有效和成本更低地实现整个制造工艺。
[0058]图4是示出了形成带有覆盖式衬底的MEMS器件的示意性方法的流程图。根据特定示意性实例，该方法包括在第一衬底上形成介电层的步骤402。该方法进一步包括将牺牲材料形成到牺牲凹部中的步骤404，该牺牲凹部被形成到介电层中。该方法进一步包括在介电层和牺牲材料之上形成膜层的步骤406。该方法进一步包括通过至少一个穿过膜层形成的通孔来释放牺牲材料的步骤408。该方法进一步包括将覆盖式衬底与膜层相接合IlOa从而形成第二凹部的步骤410，该第二凹部通过形成到膜层中的通孔与牺牲凹部相连接。
[0059]根据特定的示意性实例，集成电路包括设置在第一衬底上的介电层，该介电层具有形成在其中的牺牲凹部。该集成电路另外包括形成在介电层之上且悬置在牺牲凹部之上的膜层，以及与膜层相接合从而形成了第二凹部的覆盖式衬底，该第二凹部通过形成到膜层中的通孔与牺牲凹部相连接。
[0060]根据特定的示意性实例，一种形成集成电路器件的方法包括在第一衬底上形成介电层，将牺牲材料形成到牺牲凹部中，该牺牲凹部被形成到介电层中，在介电层和牺牲材料之上形成膜层，通过至少一个穿过膜层形成的通孔来排放牺牲材料，以及将覆盖式衬底与膜层相接合从而形成第二凹部，该第二凹部通过形成到膜层中的通孔与牺牲凹部相连接。
[0061]根据特定的示意性实例，集成电路器件包括设置在第一衬底上的介电层，该介电层具有形成在其中的牺牲凹部，其中，第一衬底包括硅通孔，位于牺牲凹部之上的顶部电极层，位于牺牲凹部之下的底部电极层，形成在介电层上的膜层，与膜层相接合从而形成通过形成到膜层中的通孔与牺牲凹部相连接的第二凹部的覆盖式衬底，以及CMOS衬底，该CMOS衬底通过共晶接合与介电层的第一衬底的背面相连接并且通过硅通孔与第一衬底电连接。
[0062]应该理解，可以不同的顺序或并行地使用以上列举的实施例和步骤的各种不同组合，并且没有特定的步骤是关键的或必要的。另外，尽管在此使用了术语“电极”，但将理解:该术语包括“电极接触件”的理念。另外，上面借助一些实施例示出和论述的部件可以与上面借助其他实施例示出和论述的部件相互结合。因此，所有这些更改均旨在包括在本发明的范围内。
[0063]上面论述了若干实施例的部件。本领域普通技术人员应该理解，可以很容易地使用本发明作为基础来设计或更改其他用于达到与这里所介绍实施例相同的目的和/或实现相同优点的处理和结构。本领域普通技术人员也应该意识到，这种等效构造并不背离本发明的精神和范围，并且在不背离本发明的精神和范围的情况下，可以进行多种变化、替换以及改变。
【权利要求】
1.一种集成电路器件，包括: 介电层，设置在第一衬底上，所述介电层中形成有牺牲凹部； 膜层，形成在所述介电层上且悬置在所述牺牲凹部上方；以及覆盖式衬底，与所述膜层相接合，以形成第二凹部，所述第二凹部通过形成在所述膜层中的通孔与所述牺牲凹部相连接。
2.根据权利要求1所述的器件，其中，所述第一衬底包括硅通孔，所述硅通孔与金属接合焊盘相连接，所述金属接合焊盘形成在所述第一衬底的与所述介电层相对的一侧。
3.根据权利要求2所述的器件，进一步包括:与所述金属接合焊盘共晶接合的CMOS衬
。
4.根据权利要求1所述的器件，进一步包括:位于所述牺牲凹部的底部的底部电极层和位于所述牺牲凹部的顶部的顶部电极层。
5.根据权利要求4所述的器件，其中，所述顶部电极层的导电元件在所述牺牲凹部上方延伸。
6.根据权利要求1所述的器件，其中，所述第一衬底是电阻至少为lOOOohm-cm的高电阻衬底。
7.根据权利要求1所述的器件，其中，所述覆盖层与形成在所述膜层上的薄介电层熔 融接合。
8.根据权利要求1所述的器件，进一步包括:位于所述牺牲凹部的内壁上的薄介电层。
9.一种形成集成电路器件的方法，所述方法包括: 在第一衬底上形成介电层； 在形成在所述介电层中的牺牲凹部中形成牺牲材料； 在所述介电层和所述牺牲材料上方形成膜层； 通过至少一个穿过所述膜层形成的通孔来释放所述牺牲材料；以及将覆盖式衬底与所述膜层相接合，以形成第二凹部，所述第二凹部通过形成在所述膜层中的通孔与所述牺牲凹部相连接。
10.一种集成电路器件，包括: 介电层，设置在第一衬底上，所述介电层中形成有牺牲凹部，其中，所述第一衬底包括娃通孔 ； 顶部电极层，位于所述牺牲凹部的顶部； 底部电极层，位于所述牺牲凹部的底部； 膜层，形成在所述介电层上； 覆盖式衬底，与所述膜层相接合，以形成第二凹部，所述第二凹部通过形成在所述膜层中的通孔与所述牺牲凹部相连接；以及 CMOS衬底，通过共晶接合与所述第一衬底的相对于所述介电层的侧面相连接，并且通过所述硅通孔与所述第一衬底电连接。
【文档编号】B81C1/00GK104045047SQ201310245334
【公开日】2014年9月17日 申请日期:2013年6月19日 优先权日:2013年3月11日
【发明者】郑钧文, 朱家骅 申请人:台湾积体电路制造股份有限公司