Mems器件及其形成方法

Mems器件及其形成方法
【专利摘要】本发明提供了一种用于形成MEMS器件的方法。该方法包括以下步骤：提供具有第一部分和第二部分的衬底；在衬底的第一部分上制造膜式传感器；以及在衬底的第二部分上制造体硅传感器。本发明还提供了一种MEMS器件。
【专利说明】MEMS器件及其形成方法

【技术领域】
[0001] 本发明总体涉及半导体工艺，更具体地，涉及微机电系统(MEMS)器件和形成MEMS 器件的方法。

【背景技术】
[0002] MEMS器件被广泛使用，并且可包括膜式传感器和体硅传感器。具有大质量块的体 硅传感器可向运动传感器提供高机械灵敏度。然而，因为体硅结构的高硬度并不能提供膜 式传感器所需的敏感度，所以使用体硅结构难以制造膜式传感器。此外，CMOS晶圆和MEMS 晶圆的组合可能导致从PECVD氧化物中扩散氢（H2)的排气问题。由氢引入的随后MEMS器 件内的压力水平改变可能会降低器件的性能。


【发明内容】

[0003] 根据本发明的一个方面，提供了一种用于形成微机电系统(MEMS)器件的方法，包 括：提供具有第一部分和第二部分的衬底；在衬底的第一部分上制造膜式传感器；以及在 衬底的第二部分上制造体硅传感器。
[0004] 优选地，制造膜式传感器还包括：提供位于衬底上方的导电基底；提供位于导电 基底上方的牺牲层；提供位于牺牲层上方的参考元件；提供位于参考元件上方的介电层； 使用延伸穿过介电层和参考元件到达牺牲层的多个孔，去除牺牲层位于参考元件和导电基 底之间的部分，从而在参考兀件和导电基底之间形成膜式传感器的第一腔体；在介电层上 方形成密封层，以密封膜式传感器的第一腔体；以及图案化位于参考元件上方的密封层。
[0005] 优选地，制造体硅传感器还包括：在密封层和介电层上方形成氧化层；图案化氧 化层，以提供体硅传感器的第一腔体；将硅层接合至氧化层；以及图案化位于衬底的第二 部分上方的娃层，以形成体娃传感器的多个娃结构。
[0006] 优选地，在衬底的第一部分上制造膜式传感器包括：制造选自由压力传感器、声传 感器、射频共振器以及射频振荡器组成的组中的器件。
[0007] 优选地，在衬底的第二部分上制造体硅传感器包括：制造选自由加速计、陀螺仪、 磁性传感器、射频共振器以及射频振荡器组成的组中的第二器件。
[0008] 优选地，图案化密封层还包括：将密封层图案化为膜式传感器和体硅传感器的吸 气剂。
[0009] 优选地，使用孔以去除牺牲层位于参考元件和导电基底之间的部分包括：各向同 性蚀刻。
[0010] 优选地，形成密封层还包括：将钛用作密封层。
[0011] 优选地，图案化密封层包括：对密封层执行干蚀刻工艺。
[0012] 优选地，图案化氧化层还包括：对氧化层执行化学机械抛光。
[0013] 优选地，该方法还包括：提供位于硅层上方的多个接合焊盘；提供从接合焊盘延 伸穿过硅层和氧化层的多个通孔，以使膜式传感器的电极和体硅传感器的电极与接合焊盘 电连接；提供覆盖结构；以及将覆盖结构接合至硅层。
[0014] 优选地，提供覆盖结构还包括：提供硅覆盖层；提供位于硅覆盖层上方的锗层；图 案化锗层；以及在锗层和硅覆盖层内限定膜式传感器的第二腔体和体硅传感器的第二腔 体。
[0015] 优选地，将覆盖结构接合至硅层还包括：使用接合焊盘将覆盖结构的锗层接合至 娃层。
[0016] 优选地，该方法还包括：打开覆盖结构的硅覆盖层，以暴露膜式传感器。
[0017] 根据本发明的另一方面，提供了一种微机电系统(MEMS)器件，包括：衬底，具有第 一部分和第二部分；膜式传感器，设置在衬底的第一部分上；以及体娃传感器，设置在衬底 的第二部分上。
[0018] 优选地，膜式传感器包括：上部金属层和下部金属层，被配置作为膜式传感器的电 极；密封腔体，设置在上部金属层和下部金属层之间；以及密封层，密封腔体。
[0019] 优选地，体硅传感器包括：多个硅结构，被配置作为设置在衬底的第二部分处的密 封层上方的电极。
[0020] 优选地，密封层是钛。
[0021] 优选地，膜式传感器选自由压力传感器、声传感器、射频共振器以及射频振荡器组 成的组。
[0022] 优选地，体硅传感器选自由加速计、陀螺仪、磁性传感器、射频共振器以及射频振 荡器组成的组。
[0023] 优选地，该器件还包括：多个接合焊盘，设置在硅结构上方；以及多个通孔，从接 合焊盘开始延伸并穿过娃结构，以将膜式传感器和体娃传感器的电极电连接至接合焊盘。
[0024] 优选地，该器件还包括：覆盖结构，设置在接合焊盘上方。
[0025] 优选地，覆盖结构还包括：硅覆盖层；以及锗层，位于硅覆盖层和接合焊盘之间。

【专利附图】

【附图说明】
[0026] 图1是示出了根据本发明实施例的具有多个金属层和多晶娃层（poly layer)以 形成MEMS器件的示例性结构的截面图。
[0027] 图2是示出了根据本发明实施例的去除牺牲层以形成MEMS器件的截面图。
[0028] 图3是示出了根据本发明实施例的提供密封层以形成MEMS器件的截面图。
[0029] 图4是示出了根据本发明实施例的去除部分密封层以形成MEMS器件的截面图。
[0030] 图5是示出了根据本发明实施例的提供氧化层以形成MEMS器件的截面图。
[0031] 图6是示出了根据本发明实施例的去除部分氧化层以形成MEMS器件的截面图。
[0032] 图7是示出了根据本发明实施例的去除部分密封层以形成MEMS器件的截面图。
[0033] 图8是示出了根据本发明实施例的去除部分氧化层以形成MEMS器件的截面图。
[0034] 图9是示出了根据本发明实施例的将硅层接合至氧化层以形成MEMS器件的截面 图。
[0035] 图10是示出了根据本发明实施例的去除部分硅层以形成MEMS器件的截面图。
[0036] 图11是示出了根据本发明实施例的提供通孔以形成MEMS器件的截面图。
[0037] 图12是示出了根据本发明实施例的提供接合焊盘以形成MEMS器件的截面图。
[0038] 图13是示出了根据本发明实施例的去除部分硅层以形成MEMS器件的截面图。
[0039] 图14是示出了根据本发明实施例的提供位于硅覆盖层上方的锗层以形成MEMS器 件的截面图。
[0040] 图15是示出了根据本发明实施例的去除部分锗层以形成MEMS器件的截面图。
[0041] 图16是示出了根据本发明实施例的去除部分硅覆盖层以形成MEMS器件的截面 图。
[0042] 图17是示出了根据本发明实施例的提供氧化覆盖层以形成MEMS器件的截面图。
[0043] 图18是示出了根据本发明实施例的打开部分氧化覆盖层以形成MEMS器件的截面 图。
[0044] 图19是示出了根据本发明实施例的去除部分硅覆盖层以形成MEMS器件的截面 图。
[0045] 图20是示出了根据本发明实施例的去除部分硅覆盖层以形成MEMS器件的截面 图。
[0046] 图21是示出了根据本发明实施例的去除部分氧化覆盖层以形成MEMS器件的截面 图。
[0047] 图22是示出了根据本发明实施例的将锗层接合至接合焊盘以形成MEMS器件的截 面图。
[0048] 图23是示出了根据本发明实施例的对硅覆盖层执行开盘式研磨 (grind-t〇-〇pen)工艺以形成MEMS器件的截面图。
[0049] 图24是示出了根据本发明实施例的去除部分介电层以形成MEMS器件的截面图。
[0050] 图25是示出了根据本发明实施例的打开部分硅覆盖层以形成MEMS器件的截面 图。
[0051] 图26是示出了根据本发明实施例的MEMS器件的截面图。
[0052] 图27是根据本发明实施例的形成MEMS器件的流程图。
[0053] 图28是根据本发明示例性实施例的制造膜式传感器的操作的流程图。
[0054] 图29是根据本发明示例性实施例的制造体硅传感器的操作的流程图。
[0055] 图30是根据本发明示例性实施例的提供覆盖结构的操作的流程图。

【具体实施方式】
[0056] 现在详细地参考在附图中示出的示例性实施例。在可能的情况下，附图中相同的 参考标号将用于代表相同或类似的部件。
[0057] 在本发明的示例性实施例中，例如，可通过金属层和氧化层之间的高蚀刻选择性 获得膜式传感器的间隙。由于薄膜层，因此可利用CMOS晶圆来制造膜式传感器。另外，可 利用MEMS晶圆的体硅来制造体硅传感器。因此，通过兼容工艺，可在同一晶圆上形成膜式 传感器和体硅传感器。
[0058] 在本发明的示例性实施例中，例如，可通过简单金属湿蚀刻技术实现膜式传感器 中的膜的不同厚度。金属层可用作牺牲层，因此可形成膜式传感器的感测间隙。例如，可通 过金属湿蚀刻技术的高蚀刻选择性实现传感器的多感测范围。
[0059] 在本发明的示例性实施例中，钛材料不仅可用作膜式传感器的密封材料，还可用 作吸气剂（getter)。金属密封层可提供比氧化物密封层更好的真空级，并且还可减少可能 由膜式传感器的操作引起的充电问题。另外，钛可吸收从CMOS晶圆的氧化层中排出的氢 气，并且使膜式传感器和体硅传感器的腔体的真空级保持在相对稳定的水平。
[0060] 在示例性实施例中，MEMS器件包括膜式传感器和体硅传感器。例如，膜式传感器 可以是压力传感器、声传感器、射频共振器或射频振荡器。例如，体硅传感器可以是加速计、 陀螺仪、磁性传感器、射频共振器以及射频振荡器。
[0061] 图1是不出根据本发明的实施例的具有多个金属层和一个多晶娃层（poly layer)以形成MEMS器件的示例性结构的截面图。如图1所示，可在MEMS器件100中提供 衬底102。可在衬底102上方提供导电基底104。可在导电基底104上方提供牺牲层106。 可在牺牲层106上方提供参考元件108。可在参考元件108上方提供介电层110。衬底102 可由硅形成。导电基底104和参考元件108可以是能够形成电容的任何导电层，包括但不 限于例如铝-铜和铜。
[0062] 在不例性实施例中，可利用具有六个金属层121至126和一个多晶娃层114的半 导体工艺，并且部分金属层121至126可用作导电基底104和参考元件108。本领域技术人 员在阅读这一详细说明时将会认识到，可使用其个数的金属层和多晶硅层。金属层121至 126的厚度例如可以约为8000A、20000A或40000A。在示出的示例性实施例中，可使 用不含钝化层的工艺。然而，例如，可通过执行湿蚀刻以去除钝化层，来使用含钝化层的工 艺。
[0063] 图2是示出根据本发明的实施例的去除牺牲层以形成MEMS器件的截面图。如图1 至图2所示，可去除部分CMOS晶圆通孔206,并且形成孔202。然后，可使用孔202去除位 于参考元件108和导电基底104之间的部分牺牲层106。孔202可延伸穿过牺牲层110和 参考元件108到达牺牲层106以在参考元件108和导电基底104之间形成膜式传感器的第 一腔体204。在示例性实施例中，可通过各向同性蚀刻去除部分牺牲层106。在示例性实施 例中，CMOS晶圆通孔206可由钨形成。
[0064] 在示例性实施例中，可通过湿蚀刻去除部分钨通孔和部分牺牲层106。在示例性实 施例中，可将第四金属层124用作牺牲层106。可改变牺牲层106的所述部分的去除范围， 以提供具有改变的敏感度和特性的压力传感器(其是一种膜式传感器)。例如，可形成具有 不同厚度、间隙和敏感度的压力传感器。
[0065] 图3是示出了根据本发明实施例的提供密封层以形成MEMS器件的截面图。如图 3所示，密封层302可在介电层110之上形成，并且可密封膜式传感器的第一腔体204。在 示例性实施例中，密封层302可由钛形成，其还可用作膜式传感器和体硅传感器的吸气剂。 钛可吸收来自由氧化物形成的介电层110中的氢。因此，由于排出氢导致第一腔体204中 的真空压力水平变化被减小，所以可提高MEMS器件的性能。在示例性实施例中，密封层302 的厚度可介于约3000A至10()0() A之间。
[0066] 图4是示出根据本发明的实施例的去除部分密封层以形成MEMS器件的截面图。如 图4所示，可使用掩模(未示出）来限定密封层302的蚀刻区域。然后，例如，可通过干蚀刻 工艺来去除部分密封层302。
[0067] 图5是示出了根据本发明实施例的提供氧化层以形成MEMS器件的截面图。如图 5所示，可在密封层302和介电层110上方形成氧化层502,以为体硅传感器提供运动空间。 在示例性实施例中，介电层110可由氧化物形成，并且可以与氧化层502的材料相同。在示 例性实施例中，氧化层502的厚度可介于约3 μ m至8 μ m之间。在示例性实施例中，可对氧 化层502执行化学机械抛光，以备熔融接合。
[0068] 图6是示出了根据本发明实施例的去除部分氧化层以形成MEMS器件的截面图。如 图6所示，可使用掩模(未示出）来限定氧化层502的蚀刻区域。然后，例如，可通过干蚀刻 工艺去除氧化层502位于参考元件108上方的部分，以暴露部分密封层302。可去除密封层 302,以提高膜式传感器的压力平衡。
[0069] 图7是示出了根据本发明实施例的去除部分密封层以形成MEMS器件的截面图。如 图7所示，可使用掩模(未示出）来限定密封层302的蚀刻区域。然后，例如，可通过湿蚀刻 工艺去除密封层302位于参考元件108上方的部分，以提高膜式传感器的压力平衡。
[0070] 图8是示出了根据本发明实施例的去除部分氧化层以形成MEMS器件的截面图。 如图8所示，可使用掩模(未示出）来限定氧化层502的蚀刻区域。然后，例如，可通过干蚀 刻工艺去除部分氧化层502,以暴露密封层302。在示例性实施例中，可由还可用作膜式传 感器和体硅传感器的吸气剂的钛来形成密封层302。钛可吸收来自由氧化物形成的介电层 110或来自氧化层502中的氢。因此，由于排出氢气导致第一腔体204中的真空压力水平变 化减小，所以可提商MEMS器件的性能。
[0071] 在示例性实施例中，例如，可通过干蚀刻工艺去除氧化层502的另一部分，以用于 进一步的电焊盘连接。在示例性实施例中，可图案化氧化层，以提供体硅传感器802的第一 腔体。
[0072] 图9是示出了根据本发明实施例的将硅层接合至氧化层以形成MEMS器件的截面 图。如图9所示，例如，可通过氧化物-硅熔融接合，将硅层902接合至氧化层502。在示例 性实施例中，硅层902最初的厚度可介于约600 μ m至700 μ m之间。然后，可将硅层902减 薄至约20 μ m至50 μ m。
[0073] 图10是示出了根据本发明实施例的去除部分硅层以形成MEMS器件的截面图。如 图10所示，可使用掩模(未示出）来限定硅层902、氧化层502以及介电层110的蚀刻区域。 然后，例如，可通过干蚀刻工艺来去除部分硅层902、部分氧化层502以及部分介电层110， 以暴露金属层125并且形成孔1002。孔1002可从硅层902延伸穿过氧化层502和介电层 110到达金属层125。
[0074] 图11是示出了根据本发明实施例的提供通孔以形成MEMS器件的截面图。如图 11所示，可形成从硅层902延伸穿过氧化层502和介电层110并且到达金属层125的通孔 1102,以使体硅传感器和膜式传感器可电连接。例如，通孔1102可由钨形成。
[0075] 图12是示出了根据本发明实施例的提供接合焊盘以形成MEMS器件的截面图。如 图12所示，可使用掩模(未示出）来限定接合焊盘1202的沉积区域。然后，例如，接合焊盘 1202可通过沉积工艺在硅层902上方形成，并且准备用于共晶接合。接合焊盘1202可以 是能够形成电容的任何导电层，包括但不限于例如铝-铜。接合焊盘1202的厚度可介于约 6000A 和 IOO(K)A 之间。
[0076] 图13是示出了根据本发明的施例的去除部分硅层以形成MEMS器件的截面图。如 图13所示，可使用掩模(未示出)来限定硅结构1301和膜式传感器的蚀刻区域以及电连接。 然后，例如，可通过干蚀刻工艺来去除部分硅层902。因此，可图案化位于衬底的第二部分 上方的硅层902,以形成体硅传感器的硅结构1301。此外，可提供通孔1102,以从接合焊盘 1202延伸穿过硅层902和氧化层502,从而将膜式传感器的电极和体硅传感器的电极与接 合焊盘1202电连接。在示例性实施例中，膜式传感器的电极可连接至导电基底104和参考 兀件108,而体娃传感器的电极可以是娃结构1301的一部分1302、1304。
[0077] 图14是示出了根据本发明实施例的在硅覆盖层上方提供锗层以形成MEMS器件的 截面图。如图14所示，可提供硅覆盖层1402。可在硅覆盖层1402上方提供锗层1404。锗 层1404的厚度可介于约3(K)〇A至8000A之间。
[0078] 图15是示出了根据本发明实施例的去除部分锗层以形成MEMS器件的截面图。如 图15所示，可使用掩模(未示出）来限定锗层1404的蚀刻区域。然后，例如，可通过干蚀刻 工艺去除部分锗层1404。
[0079] 图16是示出了根据本发明实施例的去除部分硅覆盖层以形成MEMS器件的截面 图。如图16所示，可使用掩模(未示出）来限定硅覆盖层1402的蚀刻区域。然后，例如，可 通过干蚀刻工艺去除约3 μ m至10 μ m的部分硅覆盖层1402,以限定膜式传感器的第二腔体 1602和体硅传感器的第二腔体1604。
[0080] 图17是示出了根据本发明实施例的提供氧化覆盖层以形成MEMS器件的截面图。 如图17所示，可通过氧化沉积形成约I OOOOA至20000A的氧化覆盖层1702,以用作深沟 槽的硬掩模，并且准备打开膜式传感器。
[0081] 图18是示出了根据本发明实施例的打开部分氧化覆盖层以形成MEMS器件的截面 图。如图18所示，可使用掩模(未示出）来限定打开部分氧化覆盖层1702的蚀刻区域。然 后，例如，可通过干蚀刻工艺去除约Π )〇〇〇Α至20000A的部分氧化覆盖层1702。
[0082] 图19是示出了根据本发明实施例的去除部分硅覆盖层以形成MEMS器件的截面 图。如图19所示，可使用掩模(未示出)来限定深硅蚀刻窗的蚀刻区域。然后，例如，可通过 干蚀刻工艺去除硅覆盖层1402中约100 μ m至140 μ m的部分。
[0083] 图20是示出了根据本发明实施例的去除部分硅覆盖层以形成MEMS器件的截面 图。如图20所示，氧化覆盖层1702可用作硬掩模。然后，例如，可通过干蚀刻工艺去除硅 覆盖层1402中约30 μ m至60 μ m的部分。
[0084] 图21是示出了根据本发明实施例的去除部分氧化覆盖层以形成MEMS器件的截面 图。如图21所示，例如，可通过湿蚀刻工艺将氧化覆盖层1702去除约IOOOOA至20000A 。可提供覆盖结构2102。
[0085] 图22是示出了根据本发明实施例的将锗层接合至接合焊盘以形成MEMS器件的截 面图。如图22所示，覆盖结构2102可通过共晶结合而接合至硅层902。更具体地，覆盖结 构2102中的锗层1404可接合至位于硅层902上方的接合焊盘1202。在示例性实施例中， 接合焊盘1202可由铝-铜形成，从而可执行Al/Cu/Ge共晶接合。
[0086] 图23是示出了根据本发明实施例的对硅覆盖层执行开盘式研磨工艺以形成MEMS 器件的截面图。如图23所不，可对覆盖结构2102的娃覆盖层1402执行开盘式研磨（GTO) 工艺，以分开膜式传感器和体娃传感器。
[0087] 图24是示出了根据本发明实施例的去除部分介电层以形成MEMS器件的截面图。 如图24所示，可通过晶圆级回蚀工艺去除位于部分金属层125上方的介电层，使得金属层 125的该部分被暴露以用于电连接。
[0088] 图25是示出了根据本发明实施例的打开部分硅覆盖层以形成MEMS器件的截面 图。如图25所示，在示例性实施例中，在MEMS器件100中形成膜式传感器2502和体硅传 感器2504。可通过晶圆级回蚀工艺打开覆盖结构2102中的部分硅覆盖层1402,以暴露膜 式传感器2502。
[0089] 图26是示出了根据本发明实施例的MEMS器件的截面图。如图26所示，可在本 发明的示例性实施例中提供MEMS器件2600。衬底2601可具有第一部分2606和第二部分 2608。可在衬底2601的第一部分2606上设置膜式传感器2602。可在衬底2601的第二部 分2608上设置体娃传感器2604。膜式传感器2602可包括上部金属层2610、下部金属层 2612、密封腔体2614和密封层2616。上部金属层2610和下部金属层2612可用作膜式传感 器2602的电极。密封腔体2614可设置在上部金属层2610和下部金属层2612之间。密封 层2616可基本上密封密封腔体2614。在不例性实施例中，密封层2616例如可以是钛。
[0090] 在示例性实施例中，体硅传感器2604可包括硅结构2618,其被配置为设置在衬底 2601的第二部分2608处的密封层2616之上的电极。
[0091] 在示例性实施例中，MEMS器件2600还可包括接合焊盘2620和通孔2622。接合焊 盘2620可设置在硅结构2618上方。通孔2622可以从接合焊盘2620延伸并且穿过硅结构 2618,以将膜式传感器2602和体硅传感器2604的电极电连接至接合焊盘2620。
[0092] 在示例性实施例中，MEMS器件2600还可包括覆盖结构2624。覆盖结构2624可设 置在接合焊盘2620上方。
[0093] 在示例性实施例中，覆盖结构2624可包括硅覆盖层2626和锗层2628。锗层2628 可设置在硅覆盖层2626和接合焊盘2620之间。
[0094] 图27是根据本发明示例性实施例的形成MEMS器件的流程图。如图27所示，提供 了形成MEMS器件的方法2700。方法2700可包括以下程序：提供具有第一部分和第二部分 的衬底（S2702);在衬底的第一部分上制造膜式传感器（S2704);以及在衬底的第二部分上 制造体硅传感器（S2706)。
[0095] 图28是根据本发明示例性实施例的制造膜式传感器的操作的流程图。如图28所 示，提供制造膜式传感器的操作S2704。操作2704可包括以下程序：提供位于衬底上方的 导电基底（S2802);提供位于导电基底上方的牺牲层（S2804);提供位于牺牲层上方的参考 元件（S2806);提供位于参考元件上方的介电层（S2808);使用延伸穿过介电层和参考元件 到达牺牲层的多个孔，以去除牺牲层位于参考元件和导电基底之间的一部分，从而在参考 兀件和导电基底之间形成膜式传感器的第一腔体（S2810);在介电层上方形成密封层，以密 封膜式传感器的第一腔体（S2812);以及图案化位于参考元件上方的密封层（S2814)。
[0096] 在示例性实施例中，使用孔去除牺牲层在参考元件和导电基底之间的一部分的操 作可包括各向同性蚀刻。在示例性实施例中，图案化密封层的步骤包括例如对密封层执行 干蚀刻工艺。
[0097] 图29是根据本发明示例性实施例的制造体硅传感器的操作的流程图。如图29 所示，提供制造体硅传感器的操作S2706。操作S2706可包括以下程序：在密封层和介电 层上方形成氧化层（S2902);图案化氧化层，以提供体硅传感器的第一腔体（S2904);将硅 层接合至氧化层（S2906);图案化位于衬底的第二部分上方的娃层，以形成体娃传感器的多 个硅结构（S2908);提供位于硅层上方的多个接合焊盘（S2910);提供从接合焊盘延伸穿过 硅层和氧化层的多个通孔，以将膜式传感器的电极和体硅传感器的电极与接合焊盘电连接 (S2912);提供覆盖结构（S2914);以及将覆盖结构接合至硅层（S2916)。
[0098] 在示例性实施例中，图案化密封层的操作还包括将密封层图案化为膜式传感器和 体硅传感器的吸气剂。在示例性实施例中，形成密封层的步骤还包括将钛用作密封层。在 示例性实施例中，图案化氧化层的步骤还包括对氧化层执行化学机械抛光。
[0099] 图30是根据本发明示例性实施例的提供覆盖结构的操作的流程图。如图30所示， 提供制造体硅传感器的操作S2912。操作S2912可包括以下程序：提供硅覆盖层（S3002); 提供位于硅覆盖层上方的锗层（S3004);图案化锗层（S3006);在锗层和硅覆盖层内限定膜 式传感器的第二腔体和体硅传感器的第二腔体（S3008);以及打开覆盖结构的硅覆盖层以 暴露膜式传感器（S3010)。
[0100] 在示例性实施例中，将覆盖结构接合至硅层的操作还包括使用接合焊盘将覆盖结 构的锗层接合至硅层。
[0101] 撰写的说明书使用实例以公开包括最佳模式的本发明，并且还使本领域普通技术 人员能够制造和使用本发明。本发明可保护的专利范围可包括本领域普通技术人员想到的 其他实例。
[0102] 相关领域的技术人员将认识到，在没有一个或多个具体细节或者通过其他替代和 /或附加方法、材料和部件的情况下实践多种实施例。不必详细地示出或描述熟知的结构、 材料或操作，以避免使本公开的多个实施例的多个方面模糊。图中所示的多个实施例是说 明性的实例表示，但不必须按比例绘制。在一个或多个实施例中，可以以任何合适的方式对 具体特征、结构、材料或特性进行组合。在其他实施例中，可包括多个额外层和/或结构，和 /或可省略所描述的特征。可以以最有助于理解本发明的方式来将多种操作依次描述为多 个单独的操作。然而，说明的顺序不应该被解释为暗示这些操作必须是有顺序依赖性的。具 体地，这些操作不需要按照介绍的顺序执行。本发明描述的操作可以以与所描述的实施例 不同的顺序、连续地或并行执行。可执行和/或描述多种附加操作。在附加实施例中，可省 略操作。
[0103] 撰写的说明书和以下权利要求可包括诸如左、右、顶部、底部、之上、之下、上部、下 部、第一、第二等的术语，其仅被用于说明目的但不被解释为限制性的。例如，指定相对垂直 位置的术语可以指衬底或集成电路的器件侧(或有源表面)是该衬底的"顶"面；在标准陆地 参照系中，衬底可以实际上为任何定向，使得衬底的"顶"侧可以低于"底"侧，并且可以仍然 在术语"顶部"的意义内。除非另有具体说明，否则本文中使用的术语"上"（包括在权利要 求中）可以不表示第二层上的第一层直接位于第二层"上"并且与所述第二层直接接触；在 第一层和第一层上的第二层之间可以存在第三层或其他结构。可以以多个位置和方向来制 造、使用、或运送本发明所描述的器件或物品的实施例。本领域普通技术人员将认识到图中 所示的多种部件的多种等效组合和替代。
【权利要求】
1. 一种用于形成微机电系统（MEMS)器件的方法，包括： 提供具有第一部分和第二部分的衬底； 在所述衬底的第一部分上制造膜式传感器；以及 在所述衬底的第二部分上制造体硅传感器。
2. 根据权利要求1所述的方法，其中，制造所述膜式传感器还包括： 提供位于所述衬底上方的导电基底； 提供位于所述导电基底上方的牺牲层； 提供位于所述牺牲层上方的参考元件； 提供位于所述参考元件上方的介电层； 使用延伸穿过所述介电层和所述参考元件到达所述牺牲层的多个孔，去除所述牺牲层 位于所述参考元件和所述导电基底之间的部分，从而在所述参考元件和所述导电基底之间 形成所述膜式传感器的第一腔体； 在所述介电层上方形成密封层，以密封所述膜式传感器的所述第一腔体；以及 图案化位于所述参考元件上方的密封层。
3. 根据权利要求2所述的方法，其中，制造所述体硅传感器还包括： 在所述密封层和所述介电层上方形成氧化层； 图案化所述氧化层，以提供所述体硅传感器的第一腔体； 将硅层接合至所述氧化层；以及 图案化位于所述衬底的第二部分上方的所述硅层，以形成所述体硅传感器的多个硅结 构。
4. 根据权利要求1所述的方法，其中，在所述衬底的第一部分上制造所述膜式传感器 包括：制造选自由压力传感器、声传感器、射频共振器以及射频振荡器组成的组中的器件。
5. 根据权利要求1所述的方法，其中，在所述衬底的第二部分上制造所述体硅传感器 包括：制造选自由加速计、陀螺仪、磁性传感器、射频共振器以及射频振荡器组成的组中的 第二器件。
6. 根据权利要求3所述的方法，其中，图案化所述密封层还包括：将所述密封层图案化 为所述膜式传感器和所述体硅传感器的吸气剂。
7. 一种微机电系统（MEMS)器件，包括： 衬底，具有第一部分和第二部分； 膜式传感器，设置在所述衬底的第一部分上；以及 体硅传感器，设置在所述衬底的第二部分上。
8. 根据权利要求15所述的器件，其中，所述膜式传感器包括： 上部金属层和下部金属层，被配置作为所述膜式传感器的电极； 密封腔体，设置在所述上部金属层和所述下部金属层之间；以及 密封层，密封所述腔体。
9. 根据权利要求15所述的器件，其中，所述膜式传感器选自由压力传感器、声传感器、 射频共振器以及射频振荡器组成的组。
10. 根据权利要求15所述的器件，其中，所述体硅传感器选自由加速计、陀螺仪、磁性 传感器、射频共振器以及射频振荡器组成的组。
【文档编号】B81C1/00GK104340953SQ201310482360
【公开日】2015年2月11日 申请日期:2013年10月15日 优先权日:2013年8月1日
【发明者】刘育嘉, 朱家骅, 彭荣辉, 张贵松, 郑钧文 申请人:台湾积体电路制造股份有限公司