IV族衬底上的III‑NMEMS结构的制作方法

文档序号:13628543
IV族衬底上的III‑N MEMS结构的制作方法

微机电系统(MEMS)涉及极小器件的技术,例如由尺寸为1微米(或更小)到100微米量级的部件构成的器件。同样,MEMS器件能够从没有移动元件的相对简单的结构,变化到具有例如在集成微电子器件控制下的多个移动元件的极复杂系统。典型地,MEMS器件具有至少一个有某种机械功能的元件,无论该元件是否能够移动。MEMS器件被认为是第一级封装的管芯级部件,并且包括压力传感器、加速度计、陀螺仪、麦克风、数字镜面显示器、微流体器件等。可以被定义为换能器的MEMS传感器和致动器是将一种形式的能量转换成另一种形式的能量的器件。在MEMS传感器的背景下,该器件通常将测量的机械信号转换成电信号。基于MEMS的传感器(例如,加速度计、陀螺仪、压力传感器等)用于很宽范围的应用中,例如在移动电子设备、汽车电子设备、医疗设备、无线设备、惯性导航系统、计算机外围设备(例如,喷墨墨盒)用户接口的领域中,并且一般用于检测三维空间中的位移。

附图说明

图1示出了根据本公开内容的各个实施例形成集成电路的方法。

图2A-C、图3A-C、图4A-B、图5、图6A-C和图7示出了根据本公开内容的各个实施例,在执行图1的方法时形成的示例结构。需注意,图2A-C、图3A-C、图4A-B和图6A-C示出了集成电路结构的截面侧视图,而图5和图7示出了集成电路结构的顶部正视图。

图8是透射电子显微镜(TEM)图像,示出了根据本公开内容的实施例形成的集成电路结构的截面侧视图。

图9示出了根据本公开内容的各个实施例的移动计算平台的片上系统(SoC)实施方式的功能方框图。

图10示出了根据本公开内容各个实施例,以使用本文所公开的技术形成的集成电路结构或器件实现的计算系统。

具体实施方式

公开了用于在IV族衬底(例如,硅、硅锗或锗衬底)上形成III族材料-氮化物(III-N)的微机电系统(MEMS)结构的技术。根据实施例,该技术包括在衬底上以及任选地在浅沟槽隔离(STI)材料上形成III-N层,然后通过蚀刻释放III-N层以形成悬置于衬底上方的III-N层的自由部分。在一些情况下,使用湿法蚀刻工艺,该工艺选择性地蚀刻衬底和/或STI材料,但不蚀刻III-N材料(或者以显著地较慢的速率蚀刻III-N材料)。可以在III-N层上形成压阻元件,例如,以检测III-N层的自由/悬置部分中的振动或挠曲。因此,可以使用该技术来形成MEMS传感器,例如,加速度计、陀螺仪和压力传感器。根据本公开内容,许多变型和配置将显而易见。

总体概述

当MEMS器件可以连同集成电路(例如,各种微电子器件)一起被并入硅(Si)衬底上时,例如,在片上系统(SoC)实施方式中,微机电系统(MEMS)器件的潜力增大了。此外,使用III族材料-氮化物(III-N)材料用于MEMS器件有特定益处。例如,氮化镓(GaN)是一种高带隙材料(带隙为3.4eV),其具有大的弹性模量、高的压电和压阻系数以及化学惰性,使得GaN对于MEMS器件应用具有吸引力。然而,针对III-N MEMS器件的当前方案不能与Si互补金属氧化物半导体(CMOS)器件集成于单个片上系统(SoC)实施方式中。

因此,根据本公开内容的一个或多个实施例,公开了用于在IV族衬底上形成III-N MEMS结构的技术。因此,该技术能够在Si、SiGe或Ge衬底上实现基于III-N的MEMS器件。在实施例中,该技术包括从下方的衬底材料和/或浅沟槽隔离(STI)材料释放III-N MEMS结构以形成悬置结构。例如,可以使用选择性地蚀刻衬底和/或STI材料的湿法(化学)蚀刻工艺来释放III-N基底层。由于在III-N材料(例如,GaN)和IV族衬底材料(例如,Si)之间的蚀刻选择性,以及在III-N材料(例如,GaN)和STI材料(例如,二氧化硅)之间的蚀刻选择性,这是可以实现的。换言之,可以使用去除衬底和/或STI材料但不去除III-N材料(或以显著地较慢的相对速率去除III-N)的蚀刻剂来执行湿法蚀刻工艺。在一些实施例中,可以使用各向同性湿法蚀刻工艺来释放III-N MEMS层,而在其它实施例中,可以使用各向异性湿法蚀刻工艺。选择性蚀刻工艺的结果是,III-N MEMS基底层的一部分悬置于衬底上方,这里将其称为自由部分或自由端,而该层的一部分仍然在衬底上,这里称为固定部分或固定端,由此生成自由部分/自由端能够移动的悬臂式结构。在一些情况下,单个自由部分可以从单个固定部分延伸,而在其它情况下,多个自由部分可以从单个固定部分延伸。

在一些实施例中,基底III-N MEMS层可以是GaN、氮化铝镓(AlGaN)、氮化铝铟(AlInN)、氮化铝(A1N)、氮化铟镓(InGaN)、氮化铝铟镓(AlInGaN)或根据本公开内容将显而易见的任何其它适当的III-N材料。在一些实施例中,根据最终用途或目标应用,基底III-N MEMS层可以具有大致0.5-2微米的厚度或任何其它适当厚度。在一些实施例中,根据最终用途或目标应用,基底III-N MEMS层可以具有从该层的固定部分延伸大约2-200微米或某个其它适当量的自由端。在一些实施例中,用于基底III-N MEMS层的材料、厚度和/或沉积工艺可以确定基底层能够从固定部分延伸的距离。例如,GaN可以能够实现从固定部分延伸大于200微米的自由部分,因为其具有快速外延生长速率和高刚度/刚性。在一些示例实施例中,III-N MEMS基底层的自由端可以能够实现高达例如几十或几百千赫兹的宽范围的振动频率。

根据本公开内容将会显而易见的是,悬置结构包括III-N基底层,在其之上可以形成压阻元件以用于各种MEMS传感器应用(例如,仅举数例,加速度计、陀螺仪、压力传感器)。根据本公开内容将显而易见的是,可以使用本文描述的各种压阻元件来检测MEMS结构中的结构振动或挠曲(例如,由于结构中的应变所致)。在一些实施例中,压阻元件可以包括基底III-N层上的单个层。例如,根据最终用途或目标应用,该单个层可以是氮化铝(A1N)、氮化铝镓(AlGaN)、氮化铟铝(InAlN)、氮化铟铝镓(InAlGaN)或任何其它适当材料的极化层。在这样的示例实施例中,极化层可以形成二维电子气(2DEG)换能器架构。在另一个示例中,该单个压阻元件层可以是n型掺杂III-N层,例如n型掺杂GaN或氮化铟镓(InGaN)。在一些实施例中,压阻元件可以包括基底III-N层上的多个层。例如,可以形成极化层,接着是任意数量的附加2DEG层组,以形成多量子阱(MQW)架构。在另一个示例中,可以在基底III-N层上形成渐变III-N层,接着是极化层,其中渐变层可以是渐变的,使得所得的结构可以用于三维电子气(3DEG)换能器架构。在一些实施例中,可以在压阻元件上形成接触部以形成MEMS传感器。

在(例如,使用扫描/透射电子显微镜(SEM/TEM)、组分映射、二次离子质谱(SIMS)、原子探针成像、3D层析等)分析时,根据一个或多个实施例配置的结构或器件将有效地展现出本文以不同方式描述的集成电路和MEMS结构。例如,在一些实施例中,可以对形成于Si、SiGe或Ge衬底上并包括悬置III-N区段的III-N MEMS结构进行检测。换言之,可以在III-NMEMS结构的悬置或自由部分和衬底之间检测间隙(例如,空气隙)。此外,III-N MEMS结构可以包括如本文以不同方式描述的压阻元件,例如n型掺杂III-N元件、极化元件以形成2DEG、3DEG架构元件、MQW架构元件或根据本公开内容将显而易见的任何其它压阻元件。因为该III-N MEMS结构可以用于各种传感器应用,所以可以在加速度计、陀螺仪、压力传感器或各种其它传感器设备中发现本文以不同方式描述的结构。在一些情况下,可以在SoC实施方式(例如,单个芯片或芯片组)中发现III-N MEMS结构,例如以微传感器或微致动器的形式。本文以不同方式描述的III-N MEMS结构可以适合各种应用,例如用于移动计算设备(例如,智能电话、平板计算机、游戏/娱乐控制台等),尤其是当它们能够实现与Si、SiGe和Ge衬底的SoC集成,由此实现这种器件的更小的形状因子时。根据本公开内容许多配置和变型将显而易见。

架构和方法

图1示出了根据本公开内容一个或多个实施例形成集成电路的方法100。图2A-C、图3A-C、图4A-B、图5、图6A-C和图7示出了根据各个实施例,在执行图1的方法100时形成的示例集成电路结构。需注意,图2A-C、图3A-C、图4A-B和图6A-C示出了各个集成电路结构的截面侧视图,而图5和图7示出了集成电路结构的顶部正视图(换言之,在集成电路结构上向下看的视图)。根据所形成的结构将显而易见的是,方法100公开了用于在Si、SiGe或Ge衬底上形成III-N MEMS结构的技术。各种MEMS器件可以受益于本文以不同方式描述的技术,包括,但不限于各种MEMS传感器,例如加速度计、陀螺仪和压力传感器。此外,该技术实现了在Si、SiGe和Ge衬底上进行III-N MEMS结构的SoC集成,如本文将更详细地描述的,这可以用于形成其它结构和器件。

在图1中可以看出,根据一些实施例,方法100任选地包括在衬底200中图案化102鳍状物202以及在衬底200上图案化104STI材料210,以形成图2A-C所示的示例所得结构。在图2A的结构中可以看出,在衬底上图案化104STI材料210之前,在衬底200中形成单个鳍状物202。在图2B和图2C的示例结构中,在图案化STI材料210之前,未在衬底200中图案化鳍状物。在一些实施例中,衬底200可以是Si、SiGe或Ge的体衬底。在一些实施例中,衬底200可以是绝缘体上X(XOI)结构,其中X包括Si、SiGe或Ge,绝缘体材料是氧化物材料或电介质材料或某种其它电绝缘材料或某种其它适当的多层结构,其中顶层包括Si、SiGe或Ge。例如,在一些实施例中,该衬底可以是体Si衬底,在体Si衬底的一部分的顶部上具有SiGe或Ge的缓冲层,其中如本文以不同方式描述的,该缓冲层可以用于衬底200。在一些示例应用中,体Si衬底可以具有高电阻率(例如,大于10ohm-cm)。可以利用任何适当的技术(例如,利用一种或多种图案化、掩模、光刻和蚀刻(湿法和/或干法)工艺)从衬底200形成102鳍状物202。在图2A中可以看出,在一些情况下,该结构包括沟槽205,其可以被称为浅沟槽凹陷(STR)沟槽。根据最终用途或目标应用,沟槽205可以形成为具有不同的宽度和深度,并且鳍状物202可以形成为具有不同的宽度和高度。鳍状物202可以形成为具有不同的宽度和高度。注意,尽管在示例结构中示出了单个鳍状物202,但根据最终用途或目标应用,可以形成任意数量的鳍状物,例如两个、五个、十个、几百个、几千个、几百万个等等。进一步要指出,根据最终用途或目标应用,衬底200可以被图案化成具有鳍状物之外其它形状的几何结构。

STI材料210的沉积104可以包括任何适当技术,例如化学气相沉积(CVD)、原子层沉积(ALD)、物理气相沉积(PVD)或任何其它适当的沉积工艺。STI材料210可以包括任何适当的绝缘材料,例如一种或多种氧化物(例如,二氧化硅)和/或氮化物(例如,氮化硅)。在一些实施例中,可以基于衬底材料200来选择STI材料210。例如,在Si衬底200的情况下,STI材料210可以是二氧化硅或氮化硅。注意,STI材料210被示为形成为图2A-C的示例结构中的梯形;然而,本公开内容并非旨在受限于此。

根据一些实施例,图1的方法100继续沉积106III-N材料层220并沉积108压阻层230,以形成图3A-C中所示的所得示例结构。沉积106和108可以包括任何适当的技术,例如在金属有机化学气相沉积(MOCVD)室中生长III-N层220和压阻层230或任何其它适当的沉积工艺。在一些实施例中,可以基于层的期望所得特性来调节生长条件。例如,在一些情况下,可以提高温度和/或可以减小压力和/或可以增大V:III比(例如,N2与Ga前体气流的比例),以使得层220和230的横向或水平分量(lateral component)更快生长,由此在该层的垂直分量中层220和230保持尽可能薄。在一些实施例中,可以沉积106III-N层220,以使得其仅在衬底材料而不在STI材料210上生长,如图3A-C中的情况那样。例如,如图3B所示,已经在STI结构210之间生长了III-N材料220,并在生长106工艺期间部分地溢出至那些结构上。在执行沉积106之前,衬底200的不包括III-N层220的生长的暴露区段(section)可以已经被掩蔽。在一些实施例中,III-N层220可以是氮化镓(GaN)、氮化铝镓(AlGaN)、氮化铝铟(AlInN)、氮化铝(A1N)、氮化铟镓(InGaN)、氮化铝铟镓(AlInGaN)或根据本公开内容显而易见的任何其它适当的材料。在一些实施例中,根据最终用途或目标应用,III-N层220可以具有大约0.5-3微米的厚度T1或任何其它适当厚度。

如下所述,可以将压阻层230图案化成压阻元件,其可以用于检测结构中的结构振动或挠曲(例如,由于结构中的应变)。在一些实施例中,压阻层230可以是基底III-N层220上的单个层。在一些这样的实施例中,根据最终用途或目标应用,该单个压阻层230可以是氮化铝(A1N)、氮化铝镓(AlGaN)、氮化铟铝(InAlN)、氮化铟铝镓(InAlGaN)或任何其它适当材料的极化层。例如,在这样的示例实施例中,极化层可以用于形成二维电子气(2DEG)换能器架构。在压阻层230是极化层的这种实施例中,根据最终用途或目标应用,该层可以具有大约3到20nm的厚度T2,或某个其它适当厚度。在压阻层230是单个层的一些实施例中,该层可以是n型掺杂III-N层,例如n型掺杂GaN或InGaN。例如,在一些这样的实施例中,该材料可以是InxGa1-xN,其中x范围从0到0.15(或从0到15%)。仅举数例,根据最终用途或目标应用,用于III-N材料的示例n型掺杂剂包括Si和氧,这样的掺杂可以大于1E20/立方厘米,或任何其它适当的量。在压阻层230是单层n型掺杂III-N材料的一些这样的实施例中,根据最终用途或目标应用,该材料可以具有大约20到200nm的厚度T2,或某个其它适当厚度。

在一些实施例中,压阻层230可以包括多个层。例如,图3A所示的区段400与图4A(区段400A)和图4B(区段400B)中所示的实施例中的区段是相同的,其中压阻层230包括多个层。在图4A的示例实施例中,区段400A(图3A的区段400的替代结构)中所示的压阻层230包括基底III-N层220上的极化层231,连同两个III-N/极化层组232/233和234/235。换言之,图4A中所示的结构可以是多量子阱(MQW)结构,其中在示例结构中,例如,存在三个2DEG配对(配对220/231、232/233和234/235)。在本示例实施例中,III-N层232和234可以包括结合基底III-N层220提到的任意材料(例如,GaN、AlGaN、AlInN、AlN、InGaN、AlInGaN等)。在本示例实施例中,根据最终用途或目标应用,III-N层232和234可以具有大约5到200nm范围内的厚度T4和T6,或任何其它适当厚度。此外,极化层231、233和235可以包括上文结合单个极化层前述的任意材料(例如,AlN、AlGaN、InAlN、InAlGaN等)。在本示例实施例中,根据最终用途或目标应用,极化层231、233和235可以具有大约3到20nm范围内的厚度T3、T5和T7,或任何其它适当厚度。在一些实施例中,可以存在较少或附加的2DEG层组。例如,在图4A的实施例中,有三个2DEG组,如前所述,然而,根据最终用途或目标应用,可以仅有2组(例如,如果结构中不存在层234和235)、5组、10组、100组或任意数量n组层。

在图4B的示例实施例中,区段400B(图3A的区段400的替代结构)中所示的压阻层230包括基底III-N层220上的渐变III-N层236和渐变III-N层236上的极化层237。换言之,例如,图4B中所示的结构可以是3DEG结构。在本示例实施例中,渐变层236可以是氮化铟镓(InxGa1-xN),并且层236中铟的含量可以在所指示的生长的P1起始位置处从0%(x=0)或某个其它适当的起始最小铟含量百分比渐变变化并在P2位置处(大致在层236的中间处)增大到大约10%(x=0.1)或某个其它适当的最大铟含量百分比。铟含量也可以以渐变方式从P2位置的最大铟含量百分比降低回到P3位置处的最小铟含量百分比(例如,0%或x=0)。在本示例实施例中,根据最终用途或目标应用,渐变III-N层236可以具有大约15到20nm范围内的厚度T8,或任何其它适当厚度。此外,极化层237可以包括上文结合单个极化层前述的任意材料(例如,AlN、AlGaN、InAlN、InAlGaN等)。在一些实施例中,例如渐变III-N层236为InGaN的实施例中,可以选择极化层237为AlN。在本示例实施例中,根据最终用途或目标应用,极化层230可以具有大约3nm的厚度T9,或任何其它适当厚度。可以使用各种其它压阻层来形成各种压阻元件,例如n型掺杂硅或用作压阻元件的其它适当材料。因此,本文提供的示例并非意在限制本公开内容。

根据实施例,图1的方法100继续将压阻层230图案化110成压阻元件238以形成图5中所示的所得示例结构。如前所述,图2A-C、图3A-C和图4A-B示出了集成电路的截面侧视图,而图5示出了集成电路的顶部正视图。在图5中提供这个视图以例示已经将压阻层230图案化成所示的压阻元件238。图案化110可以包括任何适当的技术,例如各种掩模、光刻和/或蚀刻工艺,以基于例如最终用途或目标应用来形成一个或多个期望的压阻元件。在一些实施例中,可以基于所形成的MEMS器件来图案化110压阻元件。需注意,在一些实施例中,可以形成一个或多个压阻元件取代或替代本文以不同方式描述的压阻元件。例如,在一些这样的实施例中,形成的MEMS器件可以指定使用的元件。

根据一些实施例,图1的方法100继续掩蔽112压阻元件238和蚀刻114以去除III-N层220的一部分下方的STI 210材料和/或衬底200,以形成图6A-C的示例所得结构。在图6A-C中未示出掩蔽过程112的结果,但可以使用任何适当的技术和任何适当的硬掩模材料来执行掩蔽112,例如,仅举几个特定示例,各种氧化物或氮化物材料,例如,氧化硅、氧化钛、氧化铪、氧化铝或氮化钛。需注意,在一些实施例中,蚀刻114可以在工艺112中去除沉积的硬掩模,而在其它实施例中,蚀刻114可以包括一种或多种附加工艺,以去除压阻元件上的硬掩模。蚀刻114可以包括选择性地去除III-N层220的一部分下方的衬底200、202和/或STI 210材料的各向同性或各向异性湿法(或化学)蚀刻,以使得III-N层220的一部分悬置于衬底200上方的空气中。根据期望的配置,可以使用任何适当的蚀刻工艺,可以基于衬底200、STI 210和/或III-N层220的材料来选择蚀刻剂。

图6A示出了对应于图3A的示例结构,其中选择性地蚀刻衬底鳍状物202以形成所得的较小鳍状物203。需注意,用于形成图6A的结构的蚀刻工艺114仅去除衬底材料200,但不去除(或以显著地较低速率去除,例如慢2倍、3倍、5倍、10倍等)STI材料210、III-N层材料220或压阻元件材料238。进一步要指出,由于压阻元件被掩蔽,压阻元件材料238可以在蚀刻工艺114期间未被去除。在图6A中可以看出,对衬底材料具有选择性的蚀刻114生成了悬臂式结构,其中III-N层220和压阻元件238悬置于衬底200的一部分上方,获得了衬底鳍状物203上的固定部分和从中间的固定部分横向延伸的两个自由部分。还可以看出,通过湿法蚀刻114释放的III-N层230的一个自由部分可以延伸并悬置距离D,根据最终用途或目标应用,距离D可以是大约2到200微米,或任何其它适当距离。通过选择性地蚀刻下方的衬底材料200和/或STI材料210以释放III-N基底层220的部分并生成悬置/悬臂式结构,可以实现多种结构和配置。图6B示出了对应于图3B的另一示例结构,其中选择性地蚀刻STI材料210以形成图6B所示的所得结构。需注意,在本示例情况中,蚀刻工艺114对STI材料210具有选择性,使得其去除STI材料210,但不去除(或以显著地较低速率去除,例如慢2倍、3倍、5倍、10倍等)衬底材料200、III-N层材料220或压阻元件材料238。进一步要指出,由于压阻元件被掩蔽,压阻元件材料238可能在蚀刻工艺114期间未被去除。图6C示出了对应于图3C的另一示例结构,其中选择性地蚀刻STI材料210和衬底材料220以形成图6C所示的所得结构。注意,在这一示例情况中,蚀刻114可以包括多个蚀刻工艺,其中之一对STI材料210具有选择性,其中之一对衬底材料200具有选择性(从而在图6C的衬底200中形成沟槽201)。然而,根据特定配置和涉及的材料,可以使用对衬底和STI材料都具有选择性的单种蚀刻剂。

根据实施例,图1的方法100继续在压阻元件238上形成116接触部240以形成图7中所示的所得示例结构。如前所述,图7示出了示例集成电路结构的顶部正视图。可以利用任何适当的技术(例如,各种图案化、掩模和/或沉积工艺,或任何其它适当工艺)来执行接触部240的形成116。例如,接触部240可以是诸如金属或金属合金之类的任何适当材料。注意,在执行蚀刻114之后,还提供了图7中的结构以例示III-N层的自由部分221。基于本公开内容可以理解,III-N层220的固定部分形成于衬底200的一部分上,而III-N层的自由部分221(由交叉阴影绘示)悬置于衬底200上方,从而在衬底和自由部分221之间存在空气隙。压阻元件238延伸到基底III-N层的自由部分221上,允许检测该自由部分221的振动或挠曲。根据最终用途或目标应用,可以执行附加的工艺以完成期望的MEMS器件(例如,传感器(例如,加速度计、陀螺仪、压力传感器等)或适当的MEMS器件)的形成。

图8是透射电子显微镜(TEM)图像,示出了根据本公开内容的实施例形成的集成电路结构的截面侧视图。可以看出,该图像示出了Si衬底200,衬底200包括衬底200上的薄GaN膜220。还可以看出,GaN膜层220具有悬置于衬底200上方的自由部分221,生成图示的空气隙250。在本示例实施例中,尽管自由部分221也可以延伸其它适当距离(例如,2到200微米),GaN层220的自由部分221从固定部分(GaN层仍然在衬底200上的部分)延伸大约100微米。此外,在本示例实施例中,GaN层220/221被示为具有大约2微米的厚度,尽管也可以使用其它适当厚度(例如,0.5到3微米)。悬置于衬底200上方的自由部分221可以在空气隙250中振动或挠曲,这样的振动或挠曲可以由GaN层上的压阻元件来检测。尽管在本示例实施例中,层220/221被例示为GaN,但根据本公开内容将显而易见的是,III-N薄膜层220/221可以是AlGaN、AlInN、AlN、InGaN或AlInGaN或任何其它适当的III-N材料。因此,如本文以不同方式描述的,该技术能够在Si衬底(或SiGe衬底或Ge衬底)上实现III-N MEMS器件的SoC集成。根据本公开内容,许多变型和配置将显而易见。

示例性片上系统(SoC)实施方式

图9示出了根据本公开内容各个实施例的移动计算平台的SoC实施方式的功能方框图。该移动计算平台900可以是被配置用于电子数据显示、电子数据处理和无线电子数据传输中的每者的任何便携式设备。例如,移动计算平台900可以是平板计算机、智能电话、膝上型计算机等的任一种,并且包括显示屏905、SoC 910和电池913,在示例性实施例中,该显示屏905为触摸屏(例如,电容式、电感式、电阻式等),允许接收用户输入。如图所示,SoC 910的集成程度越高,移动计算平台900内有越多的形状因子,其可以出于在充电之间最长工作寿命而被电池913占用或出于最佳功能而被诸如固态驱动器之类的存储器(未示出)占用。

根据其应用,移动计算平台900可以包括其它部件,包括,但不限于易失性存储器(例如,DRAM)、非易失性存储器(例如,ROM)、闪速存储器、图形处理器、数字信号处理器、密码处理器、功率管理集成电路(PMIC)、RF集成电路(RFIC)(可以包括RF发射器和/或接收器)、芯片组、天线、诸如触摸屏显示器之类的显示器、触摸屏控制器、电池、音频编解码器、视频编解码器、功率放大器、全球定位系统(GPS)设备、罗盘、加速度计、陀螺仪、扬声器、相机和大容量存储设备(例如,硬盘驱动器、光盘(CD)、数字通用光盘(DVD)等)。RFIC可以实施多种无线标准或协议中的任何标准或协议,包括,但不限于,Wi-Fi(IEEE 902.11系列)、WiMAX(IEEE 902.16系列)、IEEE 902.20、长期演进(LTE)、Ev-DO、HSPA+、HSDPA+、HSUPA+、EDGE、GSM、GPRS、CDMA、TDMA、EDCT、蓝牙、其衍生物、以及任何被指定为3G、4G、5G和更高版本的其它无线协议。RFIC可以包括多个通信芯片。例如,第一通信芯片可以专用于诸如Wi-Fi和蓝牙之类的短距离的无线通信,第二通信芯片可以专用于诸如GPS、EDGE、GPRS、CDMA、WiMAX、LTE、EV-DO等之类的长距离的无线通信。

在展开图921中进一步例示了SoC 910。根据实施例,SoC 910可以包括其上包括以下各项中的两项或更多项的衬底(芯片)的一部分:一个或多个加速度计915;一个或多个陀螺仪传感器或陀螺仪925;其控制器911;以及一个或多个中央处理器内核920、930。基于本公开内容可以理解,本文以不同方式描述的技术和MEMS结构可以用于提供传感器功能,例如用于芯片910上的加速度计915和陀螺仪925。此外,本文以不同方式描述的蚀刻释放技术允许在Si、SiGe和Ge衬底上形成III-N MEMS结构,实现较小的形状因子和各种SoC实施方式(例如,具有Si CMOS器件)。

示例系统

图10示出了根据本公开内容各个实施例,以使用本文所公开的技术形成的集成电路结构或器件实现的计算系统1000。可以看出,计算系统1000容纳母板1002。母板1002可以包括多个部件,包括,但不限于处理器1004和至少一个通信芯片1006,其中的每个都可以物理和电耦合到母板1002或通过其它方式集成于其中。将要认识到,母板1002可以是例如任何印刷电路板,无论是主板、安装于主板上的子板或仅仅是系统1000的板等。

根据其应用,计算系统1000可以包括一个或多个可以物理和电耦合到或不耦合到母板1002的其它部件。这些其它部件可以包括,但不限于,易失性存储器(例如,DRAM)、非易失性存储器(例如,ROM)、图形处理器、数字信号处理器、密码处理器、芯片组、天线、显示器、触摸屏显示器、触摸屏控制器、电池、音频编解码器、视频编解码器、功率放大器、全球定位系统(GPS)设备、罗盘、加速度计、陀螺仪、扬声器、相机和大容量存储设备(例如,硬盘驱动器、光盘(CD)、数字通用光盘(DVD)等)。计算系统1000中包括的任何部件可以包括根据示例实施例利用公开的技术形成的一个或多个集成电路结构或器件。例如,计算系统1000可以包括任意数量的传感器,例如,各种加速度计、陀螺仪、压力传感器等,并且这样的传感器可以包括本文以不同方式描述的集成电路结构或器件(例如,MEMS结构或器件)中的一种或多种。在一些实施例中,可以将多种功能集成到一个或多个芯片中(例如,注意,通信芯片1006可以是处理器1004的一部分或者通过其它方式集成于其中)。

通信芯片1006能够实现无线通信,用于向计算系统1000传送数据并传送来自计算系统1000的数据。术语“无线”及其派生词可以用于描述可以通过利用经调制的电磁辐射借助于非固体介质来传输数据的电路、设备、系统、方法、技术、通信信道等。该术语未暗示关联的器件不包含任何线,尽管在某些实施例中它们可能不包含。通信芯片1006可以实施多个无线标准或无线协议中的任意一个,该无线标准或无线协议包括(但不限于)Wi-Fi(IEEE 802.11族)、WiMAX(IEEE 802.16族)、IEEE 802.20族、长期演进(LTE)、Ev-DO、HSPA+、HSDPA+、HSUPA+、EDGE、GSM、GPRS、CDMA、TDMA、DECT、蓝牙及其派生物以及指定为3G、4G、5G及以上的任何其它的无线协议。计算系统1000可以包括多个通信芯片1006。例如,通信芯片1006可以专用于诸如Wi-Fi和蓝牙之类的较短范围的无线通信,并且通信芯片1006可以专用于诸如GPS、EDGE、GPRS、CDMA、WiMAX、LTE、Ev-TO及其它之类的较长范围的无线通信。

计算系统1000的处理器1004包括封装于处理器1004之内的集成电路管芯。在一些实施例中,处理器的集成电路管芯包括板载电路,其是以利用本文以不同方式描述的公开技术形成的一个或多个集成电路结构或器件来实现的。术语“处理器”可以表示处理来自寄存器和/或存储器的电子数据从而将该电子数据转换为可以存储在寄存器和/或存储器中的其它电子数据的任意设备或设备的一部分。

通信芯片1006还可以包括封装于通信芯片1006之内的集成电路管芯。根据一些这样的示例实施例,通信芯片的集成电路管芯包括利用本文以不同方式描述的公开技术形成的一个或多个集成电路结构或器件。根据本公开内容将理解,注意,可以将多标准无线能力直接集成到处理器1004中(例如,其中任何芯片1006的功能被集成到处理器1004中,而不是具有独立的通信芯片)。进一步要注意的是,处理器1004可以是具有这样的无线能力的芯片组。简而言之,可以使用任意数量的处理器1004和/或通信芯片1006。类似地,任何一个芯片或芯片组可以具有集成于其中的多个功能。

在各个实施方式中,计算设备1000可以是膝上型计算机、上网本、笔记本、智能电话、平板计算机、个人数字助理(PDA)、超级移动PC、手机、台式计算机、服务器、打印机、扫描仪、监视器、机顶盒、娱乐控制单元、数字相机、便携式音乐播放器、数字视频记录器、或处理数据或采用利用本文以不同方式描述的公开技术形成的一个或多个集成电路结构或器件的任何其它电子设备。

其它示例实施例

以下示例涉及其它实施例,根据其许多变换和配置是显而易见的。

示例1是一种集成电路,包括:衬底;III族材料-氮化物(III-N)层,其包括衬底上的固定部分和悬置于衬底上方的自由部分;以及III-N层上的压阻元件。

示例2包括示例1所述的主题,其中,衬底是硅、硅锗和锗的其中之一。

示例3包括示例1-2中任一项所述的主题,其中,III-N层是氮化镓。

示例4包括示例1-2中任一项所述的主题,其中,III-N层是氮化铝镓、氮化铝铟、氮化铝、氮化铟镓和氮化铝铟镓的其中之一。

示例5包括示例1-4中任一项所述的主题,其中,III-N层具有大约0.5到2微米的厚度。

示例6包括示例1-5中任一项所述的主题,其中,III-N层的自由部分从固定部分延伸大约2到100微米。

示例7包括示例1-6中任一项所述的主题,其中,压阻元件是单层氮化铝、单层氮化铝镓、单层氮化铟铝和单层氮化铟铝镓的其中之一。

示例8包括示例1-6中任一项所述的主题,其中,该压阻元件是单层n型掺杂氮化镓和单层n型掺杂氮化铟镓的其中之一。

示例9包括示例1-6中任一项所述的主题,其中,压阻元件包括III-N层上的极化层以及至少一个附加III-N层和极化层,以形成多量子阱(MQW)架构。

示例10包括示例1-6中任一项所述的主题,其中,压阻元件包括铟渐变的氮化镓层和极化层,以形成三维电子气(3DEG)架构。

示例11包括示例1-10中任一项所述的主题,还包括压阻元件上的金属接触部。

示例12包括示例1-11中任一项所述的主题,其中,衬底包括片上系统(SoC)实施方式中的控制器和处理器的至少其中之一。

示例13是一种微机电系统(MEMS)传感器,其包括示例1-12中任一项所述的主题。

示例14是一种计算系统,其包括示例1-13中任一项所述的主题。

示例15是一种微机电系统(MEMS)器件,包括:III族材料-氮化物(III-N)层,其包括衬底上的固定部分和悬置于衬底上方的自由部分;以及III-N层上的压阻元件。

示例16包括示例15所述的主题,其中,衬底是硅、硅锗和锗的其中之一。

示例17包括示例15-16中任一项所述的主题,其中,III-N层是氮化镓。

示例18包括示例15-16中任一项所述的主题,其中,III-N层是氮化铝镓、氮化铝铟、氮化铝、氮化铟镓和氮化铝铟镓的其中之一。

示例19包括示例15-18中任一项所述的主题,其中,III-N层具有大约0.5到2微米的厚度。

示例20包括示例15-19中任一项所述的主题,其中,III-N层的自由部分从固定部分延伸大约2到100微米。

示例21包括示例15-20中任一项所述的主题,其中,压阻元件是单层氮化铝、单层氮化铝镓、单层氮化铟铝和单层氮化铟铝镓的其中之一。

示例22包括示例15-20中任一项所述的主题,其中,压阻元件是单层n型掺杂氮化镓和单层n型掺杂氮化铟镓的其中之一。

示例23包括示例15-20中任一项所述的主题,其中,压阻元件包括III-N层上的极化层以及至少一个附加III-N层和极化层,以形成多量子阱(MQW)架构。

示例24包括示例15-20中任一项所述的主题,其中,压阻元件包括铟渐变的氮化镓层和极化层,以形成三维电子气(3DEG)架构。

示例25包括示例15-24中任一项所述的主题,还包括压阻元件上的金属接触部。

示例26包括示例15-25中任一项所述的主题,其中,衬底包括片上系统(SoC)实施方式中的控制器和处理器的至少其中之一。

示例27包括示例15-26中任一项所述的主题,其中,MEMS器件是MEMS传感器。

示例28是一种计算系统,其包括示例15-27中任一项所述的主题。

示例29是一种形成集成电路的方法,该方法包括:在衬底上沉积III族材料-氮化物(III-N)层;在III-N层上形成至少一个压阻元件;以及蚀刻位于III-N层至少部分之下的下方材料以释放III-N层的部分,使得III-N层的该部分悬置于衬底上方,其中,该下方材料是衬底和衬底上的浅沟槽隔离(STI)材料的至少其中之一。

示例30包括示例29所述的主题,还包括在沉积III-N层之前在衬底中图案化一个或多个鳍状物。

示例31包括示例29-30中任一项所述的主题,还包括在沉积III-N层之前在衬底上图案化STI材料。

示例32包括示例29-31中任一项所述的主题,还包括在蚀刻下方材料之前掩蔽至少一个压阻元件。

示例33包括示例29-32中任一项所述的主题,还包括至少一个压阻元件上形成接触部。

示例34包括示例29-33中任一项所述的主题,其中,衬底是硅、硅锗和锗的其中之一。

示例35包括示例29-34中任一项所述的主题,还包括形成微机电系统(MEMS)传感器。

出于例示和描述的目的给出了对示例实施例的前述描述。其并非旨在为详尽的或将本公开内容限制于所公开的精确形式。根据本公开内容,很多修改和变型形式都是可能的。旨在本公开内容的范围并非由本具体实施方式来限定,而由所附权利要求书来限定。将来提交的要求享有本申请优先权的申请可以通过不同方式主张所公开的主题权利,并且通常可以包括如本文以不同的方式公开或以其它方式展示的一个或多个限制的任意集合。

...
当前第1页1 2 3 
网友询问留言 已有0条留言
  • 还没有人留言评论。精彩留言会获得点赞!
1