半导体结构及其制造方法与流程

本发明实施例涉及半导体结构及其制造方法。

背景技术：

涉及半导体器件的电子设备对于许多现代化的应用来说是必不可少的。材料和设计的技术进步产生了多代半导体器件，其中，每一代都具有比先前一代更小且更复杂的电路。在进步和创新过程中，功能密度(即，每芯片面积的互连器件的数量)通常增大，而几何尺寸(即，可以使用制造工艺创建的最小组件)却已减小。这些进步增加了处理和制造半导体器件的复杂程度。

目前已经开发了微机电系统(mems)器件，并且该器件也普遍应用于电子设备中。mems器件是一种微型器件，其尺寸通常在从约小于1微米至几毫米的范围内。mems器件包括使用半导体材料，以形成机械部件和电部件的制造方法。mems器件可以包括许多元件(例如，固定或可移动元件)以实现电子-机械功能。mems器件广泛用于各种应用。mems应用包括运动传感器、压力传感器、打印机喷嘴等。其他的mems应用包括惯性传感器，诸如用于测量线性加速度的加速度计和用于测量角速度的陀螺仪。此外，mems应用延伸至诸如可移动反光镜的光学应用和诸如射频(rf)开关的rf应用等。

随着技术演变，鉴于电路的更小的尺寸以及功能和数量的增加，器件的设计变得更加复杂。器件涉及许多复杂的步骤并且增加了制造的复杂程度，制造复杂性的增加可能会引起诸如高产量损失、翘曲、低信噪比(snr)或其他问题的缺陷。因此，需要不断修改电子设备中的器件的结构和制造方法，以提高器件性能以及降低制造成本和处理时间。

技术实现要素：

根据本发明的一个实施例，提供了一种半导体器件，包括：板，包括多个孔；膜，与所述板相对设置并且包括多个波纹；电介质，围绕并覆盖所述膜的边缘；衬底；以及金属导体，包括：第一部分，延伸穿过所述电介质；以及第二部分，位于所述衬底上方，其中，所述第二部分与所述第一部分接合。

根据本发明的另一实施例，还提供了一种单片传感器，包括：微电子机械系统(mems)器件，包括：板，包括多个孔；膜，与所述板相对设置并且包括多个波纹与多个孔；第一导体，设置在所述板下面；以及第一腔体，位于所述板和所述膜之间；以及互补金属氧化物半导体(cmos)器件，包括：衬底；互连件，设置在所述衬底上方；以及第二导体，电连接至所述互连件并且从所述互连件处朝向所述膜伸出，其中，所述第一导体以金属及氧化物接合的方式与所述第二导体连接。

根据本发明的又一实施例，还提供了一种制造半导体结构的方法，包括：提供第一衬底；在所述第一衬底上方设置板；在所述板上方设置第一牺牲层；在所述第一牺牲层的表面上方形成多个凹槽；在所述第一牺牲层上方设置和图案化膜；设置第二牺牲层以围绕所述膜并且覆盖所述第一牺牲层；以及形成穿过所述第二牺牲层或所述膜的多个导体。

附图说明

当结合附图进行阅读时，从以下详细描述可最佳理解本发明的各个方面。应该强调的是，根据工业中的标准实践，对各种部件没有按比例绘制并且仅仅用于说明的目的。事实上，为了清楚讨论，各个部件的尺寸可以任意增大或减小。

图1是根据一些实施例的半导体结构的示意图。

图2是根据一些实施例的半导体结构的示意图。

图3是根据一些实施例的图2中的半导体结构的顶视图。

图4是根据一些实施例的制造半导体结构的方法的流程图。

图5a至图5i是根据一些实施例的图4中制造半导体结构的方法的中间结构的截面图。

图6是根据一些实施例的制造半导体器件的方法的流程图。

图7a至图7j是根据一些实施例的图6中制造半导体器件的方法的中间结构的截面图。

具体实施方式

下列公开提供了许多用于实现所提供主题的不同特征的不同实施例或实例。下面将描述元件和布置的特定实例以简化本发明。当然这些仅仅是实例并不旨在限定本发明。例如，在以下描述中，在第二部件上方或上形成第一部件可以包括第一部件和第二部件直接接触的实施例，也可以包括在第一部件和第二部件之间形成额外的部件使得第一部件和第二部件可以不直接接触的实施例。而且，本发明在各个实例中可重复参考数字和/或字母。这种重复仅是为了简明和清楚，其自身并不表示所论述的各个实施例和/或配置之间的关系。

此外，为便于描述，在此可以使用诸如“在...之下”、“在...下方”、“下部”、“在...之上”、“上部”等的空间相对术语，以描述如图所示的一个元件或部件与另一个(或另一些)元件或部件的关系。空间相对术语旨在包括除了附图中所示的方位之外，在使用中或操作中的器件的不同方位。装置可以以其它方式定位(旋转90度或在其他方位)，并且通过在本文中使用的空间关系描述符可同样地作相应地解释。

在本发明中，公开了一种半导体结构。一种半导体结构包括微机电系统mems器件。mems器件包括板和膜。板是固定的，而膜响应于诸如声压的周围环境变化相对于板是可移动的。在一些实施例中，半导体结构是麦克风并且响应为撞击在膜上的声波。mems器件的板包括半导体层。在制造或使用期间板不会产生不期望的弯曲，并且可以保持板的直线度。因此，减小了噪音，增大了snr。

此外，在形成板和膜期间，板和膜由处理衬底(诸如硅衬底)支撑。处理衬底的厚度大于板和膜的厚度。在形成板和膜之后，将减薄和部分地去除处理衬底，并且处理衬底与诸如cmos衬底的另一衬底接合。因此，减小了器件的整体厚度。也减小了麦克风的形状因数。

图1是根据本发明的一些实施例的半导体结构10的示意性透视图。半导体结构10包括封闭mems器件100的外壳15。虚线中描述了外壳15。在外壳15上可以有一些孔从而为mems器件100与外壳15外部的环境连通提供沟道。在一些实施例中，半导体结构10配置为感测大气压。在一些实施例中，半导体结构10配置为感测诸如声波的声压。在一些实施例中，半导体结构10是麦克风的一部分。由mems器件100接收声压并且之后将声压转换成电信号。在一些实施例中，mems器件100具有小于约100μm的厚度。在一些实施例中，mems器件100具有小于约2μm的厚度。在一些实施例中，mems器件100设置在另一衬底上方并且与该另一衬底接合。在一些实施例中，mems器件100包括防粘连涂层结构。

图2进一步示出了mems器件100。mems器件100包括板101、膜102和几个导体103(103-1或103-2)。导体103可以作为导体103-1设置在衬底201和板101之间，或者作为导体103-2设置在衬底201和膜102之间。板101是固定元件并且用作mems器件100的底板。板101不能通过由mems器件100接收的声压而移动。在一些实施例中，板101是允许声压穿过的刚性多孔元件。在一些实施例中，板101的厚度为约1μm至约20μm。在一些实施例中，板101的厚度为约0.3μm至约20μm。

在一些实施例中，板101的厚度小，但具有足够的刚性以抵抗制造时扩展开的残余应力和撞击在板101上的声压。在一些实施例中，板101具有刚性，从而使得当声压由mems器件100接收并且穿过板101时，板101不会弯曲。在一些实施例中，板101不会由于与板101相对设置的膜102引起的静摩擦力而弯曲。保持了板101的直线度。

在一些实施例中，板101由合适的掺杂剂掺杂以包括多个掺杂区域。在一些实施例中，板101由诸如硼的p-型掺杂剂或诸如磷的n-型掺杂剂掺杂。在一些实施例中，板101使用相同类型的掺杂剂以防止p-n结并且具有更好的导电性。

防粘连涂层可选地应用在板101或膜102上。在一些实施例中，防粘连涂层是可以防止或减小板101和膜102之间的静摩擦力的自组装单层(sam)涂层。在一些实施例中，板101是圆形、矩形、四边形、三角形、六边形或任何其它合适的形状。在一些实施例中，板101包括半导体层、soi(绝缘体上硅)、多晶硅、氧化物、磊晶或外延硅。

板101包括几个孔101a孔，101a的每个穿过板101。在一些实施例中，孔101a配置为用于由mems器件100接收的声压穿过。孔101a可以减轻由声压引起的板101上的应力，从而使得板101不会由于声压而弯曲。此外，孔101a配置为防止膜102由于声压以及板101和膜102之间的静摩擦力而与板101粘连。

孔101a布置为任何合适的图案。在一些实施例中，孔101a以规则或不规则的阵列布置在板101上方。在一些实施例中，孔101a是圆形、四边形、椭圆形、三角形、六边形或任何其它合适的形状。在一些实施例中，孔101a的宽度为约0.5μm至约5μm。在一些实施例中，相邻的孔101a之间的间距为约1μm至约100μm。在一些实施例中，孔101a的总数量、相邻的孔101a之间的间距或每个孔101a的宽度都是预先确定和设计的，从而使得板101不会由于接收的声压以及板101和膜102之间的静摩擦力而弯曲，并且可以保持板101的直线度。

膜102设置为与板101相对。在一些实施例中，膜102设置在板101和腔体204之间。在一些实施例中，膜102设置为远离板101一定距离，该距离为约0.5μm至约5μm，或约0.3μm至约5μm。在一些实施例中，膜102是圆形、矩形、四边形、三角形、六边形或任何其它合适的形状。在一些实施例中，膜102包括多晶硅。在一些实施例中，膜102有导电性和电容性。在一些实施例中，膜102供应有预定的电荷。在一些实施例中，膜102包括设置在膜102上方的防粘连涂层以阻止或减小板101和膜102之间的静摩擦力。在一些实施例中，防粘连涂层是sam涂层。在一些实施例中，膜102的厚度为约0.1μm至约0.5μm.

膜102是可移动的或可振动的元件。膜相对于板101是可移动的并且用作隔膜。在一些实施例中，膜102配置为感测由mems器件100接收的声压。当声压撞击于膜102上时，对应于撞击在膜102上的声压，膜102将相对于板101移位或振动。在一些实施例中，膜102的移位的幅度和/或频率对应于撞击在膜102上的声压的音量和/或音高。

在一些实施例中，膜102相对于板101的移位将引起膜102和板101之间的电容变化。之后，电容变化将通过与板101和膜102连接的电路转换成电信号。在一些实施例中，撞击在膜102上的声压转变成代表撞击在膜102上的声压的电信号。在一些实施例中，产生的电信号将被传送到另一个器件、另一个衬底或另一个电路用于进一步处理。

在一些实施例中，膜102包括设置为减小板102和膜101之间的接触面积的防粘连结构。此外，防粘连结构可以设置为提供膜102上的恢复力以避免板101和膜102之间的静摩擦力。例如，膜102包括多个波纹102a。波纹102a布置在膜102上方。在一些实施例中，波纹102a面向板101的孔101a并且与板101的孔101a相对。在一些实施例中，波纹102a基本上与板101的孔101a对准或不对准。在一些实施例中，波纹102a从膜102的表面突出或凹进。在一些实施例中，波纹102a是横跨板101的表面延伸的槽。在一些实施例中，波纹102a是板101表面的突出部分或凹进部分。在一些实施例中，波纹102a是板101上的凸块。

在一些实施例中，波纹102a配置为减轻膜102上方的不期望的应力。在一些实施例中，波纹102a防止膜102与板101粘连。在一些实施例中，波纹102a防止膜102的不期望的偏转。在膜102接收声压和由于声压而弯曲后，波纹102a可以促进膜102返回它的初始直线配置。当膜102由于声压而移位时，膜102将产生弯曲。在接收声压之后，期望膜102将会返回初始直线配置。

在一些实施例中，波纹102a是封闭的环、四边形环、环形、椭圆形、金字塔形或任何其它合适的结构。在一些实施例中，波纹102a的宽度为约0.1μm至约10μm。在一些实施例中，相邻的波纹102a之间的间距为约1μm至约200μm。在一些实施例中，波纹102a布置在纳米级结构中。在一些实施例中，在膜102上设置有许多波纹102a。例如，如图2所示，存在两个环形的波纹102a。

在一些实施例中，波纹102a的形状、宽度、间距或者数量都是预先确定和设计的，从而使得膜102不会产生不期望的弯曲。在一些实施例中，选择波纹102a的形状、宽度或数量以优化膜102的直线度和灵敏度。膜102可以准确和迅速地感测声压，并且在感测声压之后，可以回到初始直线配置。

在一些实施例中，膜102包括膜102上方的多个孔洞102b。在一些实施例中，孔洞102b配置为减轻膜102上方的不期望的应力。在一些实施例中，孔洞102b可以防止或最小化膜102与板101粘连。在一些实施例中，孔洞102b基本上与孔101a对准或不对准。在一些实施例中，孔洞102b的总数量选择为使得膜102不会产生不期望的弯曲。在一些实施例中，孔洞102b的总数量少于板101上方的孔101a的总数量。在一些实施例中，选择孔洞102b的总数量以优化膜102的直线度和灵敏度。膜102可以准确和迅速地感测声压，并且在感测声压之后，可以回到初始直线配置。同样，膜102可以防止由于静摩擦力而与板101粘连。

板101或膜102通过导体103与衬底201电连通。除了提供电连通，导体103还对板101或膜102提供机械支撑。在一些实施例中，导体103的从板101的高度为约5μm至约20μm。在一些实施例中，导体103的从膜102的高度为约5μm至约20μm。导体103的每个具有至少两个不同的部分。第一部分103a和第二部分103b组成导体103。第一部分103a和第二部分103b可以包括诸如金、锡、硅、锡、铜、锡铜合金(sncu)或其它合适的材料的导体或半导体材料。在一些实施例中，第一部分103a和第二部分103b包括诸如铜、银或金的金属。例如，第一部分103a以金属至金属的方式与第二部分103b接合。由于来自每侧的原子可以在接合操作期间融合(fused)，在光学显微镜下很难观察到第一部分103a和第二部分103b之间的界面。然而，可以在导体103的截面上应用一些诸如化学染色)或等离子体轰击的表面处理。在诸如sem(扫描电子显微镜)或tem(透射电子显微镜)的更高级的显微镜下可以观察到沿着界面的接缝或空隙。

在一些实施例中，第一部分103a邻近电介质105。第一部分103a的侧壁基本沿着电介质105的厚度延伸。电介质105设置在板101下面并且配置为对板101或膜102提供机械支撑。在一些实施例中，第一部分103a被电介质105围绕作为导体103-1。在一些实施例中，第一部分103a的侧壁从电介质105部分地暴露。如导体103-2所示，第一部分103a的侧壁与电介质105接触以及相对的侧壁暴露于腔体204。第一部分103a可以是阻挡件以阻止化学物质从腔体204穿透进入电介质105内。

与第一部分导体103a相比，第二部分导体103b接近衬底201。第二部分导体103b从互连件203延伸。互连件203和衬底201共同形成半导体器件。在一些实施例中，互连件203包括导线、通孔或金属间电介质。衬底201包括掺杂的半导体阱、区和晶体管栅极。互连件203为构建在半导体器件201中的器件提供后端(backend)连接。板101或膜102通过互连件203与衬底201连通。导电焊盘202可以设置在互连件203的最上层上作为与板101或膜102连通的终端。第二部分导体103b从焊盘202并且沿着板101在衬底201上方堆叠的方向延伸。导电焊盘202可以包括铜、银、金、铝或它们的合金。

可选地，第二部分导体103b被电介质214围绕。电介质214设置在第一部分导体103a和互连件203之间。第二部分导体103b还从电介质214暴露并且具有位于电介质214上面的部分103b-1。如图2所示,上面的部分103b-1与第一部分导体103a接触。上面的部分103b-1是插入电介质214和电介质105之间的导电层。然而，对于一些其他实施例，在第二部分导体103b中没有上面的部分。第二部分导体103b像电介质214中的插塞并且仅有一端从电介质214暴露。暴露的一端与第一部分导体103a接触。

在一些实施例中，第二部分导体103b是环状的。参照图3，该图是图2中的mems器件100的顶视图。第二部分导体103b是圆环并且腔体204限定在环中。诸如板101和膜102的mems结构通过导体103与衬底201中的器件集成。不包括接合引线部件，单片mems器件100的尺寸可以缩小并且厚度可以减小至200μm以下。

再次参照图2，电介质105可以设置在膜102的边缘或板101的边缘上。电介质105在板101和膜102之间形成连续的刚性结构。在一些实施例中，电介质105夹住膜102的边缘。在一些实施例中，膜105设置为围绕导体103和膜102的外围部分。可选地，电介质105可以围绕膜102。电介质105为板101、膜102和导体103彼此之间提供局部隔离。在一些实施例中，电介质105设置在板101外围部分上方或围绕板101。在一些实施例中，电介质105设置在板101和器件衬底106(以后将示出)之间。电介质105的厚度为约1μm到约20μm。

在本发明中，公开了制造诸如图2中mems器件100的半导体器件的方法500。方法包括许多步骤，而描述和说明不应该被视为限制步骤的顺序。图4是制造mems器件100的部分的方法500的实施例。方法500包括多步操作(501、502、503、504、505、506和507)。

在操作501中，接收或提供如图5a和图5b所示的第一衬底106。在一些实施例中，第一衬底106是处理衬底或处理晶圆。在一些实施例中，第一衬底106包括硅。在一些实施例中，第一衬底106是硅衬底。第一衬底106具有约400μm至约1000μm的厚度。

在图5b中，参照操作502将层107设置在第一衬底106上方。在一些实施例中，层107包括外延硅层、绝缘体上硅(soi)或其他合适的材料。在一些实施例中，层107的厚度为约1μm至约5μm。相对衬底106，107具有蚀刻选择性。如图5c所示，第一板101设置在第一衬底106和层107上方。在一些实施例中，第一板101是厚度为约5μm至约50μm的键合硅(bondedsilicon)。

在操作503中，如图5d所示，第一牺牲层105a设置在板101上方。在一些实施例中，通过诸如化学汽相沉积(cvd)等的任何合适的沉积技术设置第一牺牲层105a。在一些实施例中，第一牺牲层105a包括诸如氧化硅的介电材料。在一些实施例中，第一牺牲层105a具有约0.3μm至约5μm的厚度。在一些实施例中，第一牺牲层105a具有约0.3μm至约10μm的厚度。

在操作504中，如图5e所示，在第一牺牲层105a的表面上方形成多个凹槽105c。在一些实施例中，凹槽105c从第一牺牲层105a的表面缩进。在一些实施例中，从表面去除第一牺牲层105a的一些部分以形成凹槽105c。在一些实施例中，通过光刻及湿或干蚀刻操作形成凹槽105c。

在操作505中，如图5f所示，膜102在第一牺牲物层105a上方设置并且之后被图案化。在一些实施例中，膜102通过任何合适的沉积操作设置在第一牺牲层105a上方。在一些实施例中，膜102包括多晶硅。在一些实施例中，膜102掺杂任何合适的掺杂剂。在一些实施例中，膜102的厚度为约0.1μm至约0.5μm。

在一些实施例中，在沉积操作之后，通过光刻和蚀刻操作图案化膜102，从而在膜102上方形成多个波纹102a和多个孔洞102b。在一些实施例中，去除膜102的一些部分以形成孔洞102b。孔洞102b暴露第一牺牲层105a的部分。

在操作506中，如图5g所示，第二牺牲层105b设置在第一牺牲层105a的部分(通过孔洞102b暴露)上方并且环绕膜102。在一些实施例中，第二牺牲层105b覆盖第一牺牲层105a。在一些实施例中，第二牺牲层105b通过任何合适的沉积操作设置在膜102和第一牺牲层105a上方。在一些实施例中，第二牺牲层105b包括与第一牺牲层105a相同或不同的材料。在一些实施例中，第二牺牲层105b包括诸如氧化硅的介电材料。在一些实施例中，第二牺牲层105b具有约0.3μm至约5μm的厚度。在一些实施例中，第二牺牲层105b具有约0.3μm至约10μm的厚度。在一些实施例中，将第二牺牲层105b平坦化至与沉积时相比的减小的高度。在一些实施例中，第二牺牲层105b通过化学机械抛光(cmp)操作抛光。

在操作507中，如图5h和图5i所示，形成多个导体的部分。在一些实施例中，如图5h所示，形成穿过第一牺牲层105a或第二牺牲层105b的多个通孔105d。在一些实施例中，通过诸如光刻和蚀刻的任何合适的操作形成通孔105d。在一些实施例中，部分地去除第一牺牲层105a或第二牺牲层105b并且停止在板101处以形成通孔105d。在一些实施例中，部分地去除第一牺牲层105a或第二牺牲层105b并且停止在膜102处以形成通孔105e。

在一些实施例中，如图5i所示，由诸如铜的导电材料沉积和填充通孔105d以形成多个导电插塞(或第一部分导体)103a。在一些实施例中，导电插塞103a穿过第一牺牲层105a或第二牺牲层105b。在一些实施例中，导电插塞103a从板101延伸穿过膜102。在一些实施例中，导电插塞103a从膜102延伸或穿过膜102。在一些实施例中，导电插塞103a包括被配置为提供板101和金属插塞103a之间的欧姆接触的硅化物部分。

在一些实施例中，通过部分地去除第一牺牲层105a或第二牺牲层105b并且之后设置铜来形成导电插塞103a。在一些实施例中，通过光刻和蚀刻操作部分地去除第一牺牲层105a或第二牺牲层105b。在一些实施例中，通过任何合适的沉积操作设置铜。在一些实施例中，导电插塞具有约1μm至约50μm的高度。

图6是制造mems器件100的部分的方法600的实施例。方法600包括多步操作(601、602、603、604、605和606)。在操作601中，如图7a所示，提供或接收第二衬底201。在一些实施例中，第二衬底201包括诸如cmos器件的多个有源器件。在一些实施例中，第二衬底201包括设置在第二衬底201上方的互连件203和设置在层203上部层级中的多个导电焊盘202。

在操作602中，如图7b所示，部分地去除互连件203。在一些实施例中，通过祝福管科或蚀刻的任何合适的操作部分地去除层203。

在操作603中，如图7c所示，保护层205设置在互连件203、焊盘202和第二衬底201上方。在一些实施例中，保护层205配置为防止第二衬底201、层203、焊盘202或设置在第二衬底201上方的其它组件被蚀刻或去除。在一些实施例中，保护层205是蚀刻停止层以防止第二衬底201和设置在第二衬底201上方的组件受到氟化氢酸性蒸汽的攻击。

在一些实施例中，如图7d所示，附加介电层206设置在保护层205上方。在一些实施例中，如图7e所示，去除设置在焊盘202上的保护层205和附加介电层206。焊盘202从互连件203、保护层205和介电层206中的穿孔206a暴露。

如图7f所示，在穿孔206a内填充导电材料并形成第二部分导体103b。穿孔206a可以被对应图2的描述中的上面的部分过填充。

在操作604中，如图7g所示，翻转第一衬底106，从而接合第一部分导体103a和第二部分导体103b。

在操作605中，如图7h所示，减薄第一衬底106和第二衬底201。在一些实施例中，通过研磨操作减薄第一衬底106和第二衬底201。在如图7i所示的一些实施例中，完全或部分地去除第一衬底106。在一些实施例中，通过研磨或蚀刻操作去除第一衬底106的一些部分或全部。在一些实施例中，通过干或湿蚀刻减薄或去除第一衬底106。在一些实施例中，第一衬底106的干或湿蚀刻停止在板101处。在一些实施例中，第二衬底201的厚度从约800μm减薄至约100μm。在一些实施例中，第二衬底201的厚度从约800μm减薄至约50μm。

在操作606中，如图7i所示，部分地去除板101以具有多个穿孔101a。在一些实施例中，如图7j所示，通过部分地去除第一牺牲层105a或第二牺牲层105b来形成第一腔体104。同样通过部分地去除第二衬底201、保护层205和层206来形成第二腔体204。在一些实施例中，第二腔204穿过第二衬底201和层203。在一些实施例中，第二腔204与第一腔104对准。形成如图2所示的单片mems器件。

在本发明中，公开了一种半导体器件包括具有多个孔的板。半导体器件还包括与板相对设置并且包括多个波纹的膜、围绕并覆盖膜一个边缘的电介质和衬底。半导体器件还包括金属导体，金属导体包括延伸穿过电介质的第一部分和位于衬底上方的第二部分，其中，第二部分与第一部分接合。

在本发明中，公开了一种半导体包括单片传感器，单片传感器包括微电子机械系统(mems)器件和互补金属氧化物半导体(cmos)器件。mems器件包括具有多个孔的板。mems器件还包括与板相对设置并且包括多个波纹的膜。mems器件还包括设置在板下面的第一导体和位于板和膜之间的第一腔体。此外，cmos器件包括衬底、设置在衬底上方的互连件和电连接至互连件并且从互连件处朝向膜伸出的第二导体。第一导体以金属接合的方式连接到第二导体。

本发明的制造半导体结构的方法包括：提供第一衬底，在第一衬底上方设置板，在板上方设置第一牺牲层；在第一牺牲层的表面上方形成多个凹槽；在第一牺牲层上方设置和图案化膜；设置第二牺牲层以围绕膜并且覆盖第一牺牲层；以及形成穿过第二牺牲层或膜的多个导体。提供了第二衬底。提供第二衬底上方的保护层并且提供了保护层上方的介电层。第二导体通过介电层填充在孔中。翻转第一衬底，并且将导体与第二导体接合。通过部分地去除第一牺牲层和第二牺牲层来形成第一腔体。通过部分地去除第二衬底、保护层和介电层来形成第二腔体。

根据本发明的一个实施例，提供了一种半导体器件，包括：板，包括多个孔；膜，与所述板相对设置并且包括多个波纹；电介质，围绕并覆盖所述膜的边缘；衬底；以及金属导体，包括：第一部分，延伸穿过所述电介质；以及第二部分，位于所述衬底上方，其中，所述第二部分与所述第一部分接合。

在上述半导体器件中，所述膜配置为相对于所述板是可移动的。

在上述半导体器件中，所述膜位于由所述板和表面限定的腔体内。

在上述半导体器件中，所述导体的所述第一部分包括金、锡、硅、铜和锡铜合金中的一种。

在上述半导体器件中，所述导体的所述第二部分包括金、锡、硅、铜和锡铜合金中的一种。

在上述半导体器件中，所述膜对声压敏感。

在上述半导体器件中，所述导体的所述第一部分电连接至所述膜。

在上述半导体器件中，所述板包括绝缘体上硅层、多晶硅、氧化物或外延硅。

在上述半导体器件中，所述导体的所述第一部分配置为环形。

在上述半导体器件中，所述多个波纹的每个从所述膜并朝向所述板突出。

根据本发明的另一实施例，还提供了一种单片传感器，包括：微电子机械系统(mems)器件，包括：板，包括多个孔；膜，与所述板相对设置并且包括多个波纹与多个孔；第一导体，设置在所述板下面；以及第一腔体，位于所述板和所述膜之间；以及互补金属氧化物半导体(cmos)器件，包括：衬底；互连件，设置在所述衬底上方；以及第二导体，电连接至所述互连件并且从所述互连件处朝向所述膜伸出，其中，所述第一导体以金属及氧化物接合的方式与所述第二导体连接。

在上述单片传感器中，从所述微电子机械系统器件到所述互补金属氧化物半导体器件的总厚度小于200μm。

在上述单片传感器中，所述板是固定的，并且所述膜在所述第一腔内相对于所述板是可移动的。

在上述单片传感器中，所述微电子机械系统器件包括设置在所述膜的外围部分周围的电介质。

在上述单片传感器中，所述互补金属氧化物半导体器件包括位于所述互连件和所述第一导体之间的电介质，其中，部分所述第二导体部分地插入在所述互连件和所述第一导体之间。

在上述单片传感器与半导体器件中，所述板具有0.3μm至50μm的厚度。

在上述单片传感器与半导体器件中，所述板设置为远离所述膜0.1μm至5μm的距离。

根据本发明的又一实施例，还提供了一种制造半导体结构的方法，包括：提供第一衬底；在所述第一衬底上方设置板；在所述板上方设置第一牺牲层；在所述第一牺牲层的表面上方形成多个凹槽；在所述第一牺牲层上方设置和图案化膜；设置第二牺牲层以围绕所述膜并且覆盖所述第一牺牲层；以及形成穿过所述第二牺牲层或所述膜的多个导体。

在上述方法中，设置和图案化所述膜包括形成与所述第一腔对准的多个波纹。

在上述方法中，设置和图案化所述板包括形成穿过所述板并且与所述第一腔对准的多个孔。

上述内容概括了几个实施例的特征使得本领域技术人员可更好地理解本公开的各个方面。本领域技术人员应该理解，可以很容易地使用本发明作为基础来设计或更改其他的处理和结构以用于达到与本发明所介绍实施例相同的目的和/或实现相同优点。本领域技术人员也应该意识到，这些等效结构并不背离本发明的精神和范围，并且在不背离本发明的精神和范围的情况下，可以进行多种变化、替换以及改变。